JPH06224442A - 不揮発性メモリを内蔵するｍｏｓ型集積回路とその製造方法 - Google Patents
不揮発性メモリを内蔵するｍｏｓ型集積回路とその製造方法Info
- Publication number
- JPH06224442A JPH06224442A JP5027308A JP2730893A JPH06224442A JP H06224442 A JPH06224442 A JP H06224442A JP 5027308 A JP5027308 A JP 5027308A JP 2730893 A JP2730893 A JP 2730893A JP H06224442 A JPH06224442 A JP H06224442A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- gate
- integrated circuit
- nonvolatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】 普通のＭＯＳトランジスタ３の性能低下を伴
うことなく不揮発性メモリ２の信頼度を高める。 【構成】 不揮発性メモリ２の第１のゲート絶縁膜５と
第２のゲート絶縁膜９のうちの少なくとも一方、例えば
第１のゲート絶縁膜５は窒素原子を含有し、通常のＭＯ
Ｓトランジスタ３のゲート絶縁膜６は窒素原子を含有し
ない。 【効果】 ゲート絶縁膜は窒素を含有するとＴＤＤＢ特
性、ホットキャリア耐性が高まるのでより高い信頼度を
要求される不揮発性メモリ２の信頼度が高まる。尚、窒
素含有により電気駆動能力は弱まるが、信頼度に余裕の
ある普通のＭＯＳトランジスタ３はゲート絶縁膜６が窒
素を含有していないので電気駆動能力が低下しない。
うことなく不揮発性メモリ２の信頼度を高める。 【構成】 不揮発性メモリ２の第１のゲート絶縁膜５と
第２のゲート絶縁膜９のうちの少なくとも一方、例えば
第１のゲート絶縁膜５は窒素原子を含有し、通常のＭＯ
Ｓトランジスタ３のゲート絶縁膜６は窒素原子を含有し
ない。 【効果】 ゲート絶縁膜は窒素を含有するとＴＤＤＢ特
性、ホットキャリア耐性が高まるのでより高い信頼度を
要求される不揮発性メモリ２の信頼度が高まる。尚、窒
素含有により電気駆動能力は弱まるが、信頼度に余裕の
ある普通のＭＯＳトランジスタ３はゲート絶縁膜６が窒
素を含有していないので電気駆動能力が低下しない。
Description
【０００１】
【産業上の利用分野】本発明は、不揮発性メモリを内蔵
するＭＯＳ型集積回路、特に普通のＭＯＳトランジスタ
の性能低下を伴うことなく不揮発性メモリの信頼度を高
くすることのできる、不揮発性メモリを内蔵するＭＯＳ
型集積回路と、その製造方法に関する。
するＭＯＳ型集積回路、特に普通のＭＯＳトランジスタ
の性能低下を伴うことなく不揮発性メモリの信頼度を高
くすることのできる、不揮発性メモリを内蔵するＭＯＳ
型集積回路と、その製造方法に関する。
【０００２】
【従来の技術】ＭＯＳ型集積回路として図５に示すよう
に不揮発性メモリを内蔵したものがある。不揮発性メモ
リは、一般に、第１のゲート絶縁膜上にフローティング
ゲート（第１のゲート）を形成し、該フローティングゲ
ート上に第２のゲート絶縁膜を介してコントロールゲー
ト（第２のゲート）を形成した謂わば二重ゲート構造を
有し、その点で普通のＭＯＳトランジスタとは大きく異
なっている。尚、本明細書において普通のＭＯＳトラン
ジスタとは多重ゲート構造を有しないＭＯＳトランジス
タを指す。
に不揮発性メモリを内蔵したものがある。不揮発性メモ
リは、一般に、第１のゲート絶縁膜上にフローティング
ゲート（第１のゲート）を形成し、該フローティングゲ
ート上に第２のゲート絶縁膜を介してコントロールゲー
ト（第２のゲート）を形成した謂わば二重ゲート構造を
有し、その点で普通のＭＯＳトランジスタとは大きく異
なっている。尚、本明細書において普通のＭＯＳトラン
ジスタとは多重ゲート構造を有しないＭＯＳトランジス
タを指す。
【０００３】そして、不揮発性メモリは、普通のＭＯＳ
トランジスタとは、ゲート絶縁膜に要求される信頼度が
異なり、ゲート絶縁膜の信頼度が高くなければならな
い。というのは、第１にコントロールゲートに印加され
るコントロール電圧は例えば十数ボルトと高く、ゲート
絶縁膜に加わる電界強度が高いので耐圧の面から信頼度
が要求され、第２に第１のゲート絶縁膜にはトンネル効
果により電子が通過し、記憶、読み出し、消去動作に大
きな影響を与えるので、特に第１のゲート絶縁膜にはよ
り高い信頼度が要求されるからである。
トランジスタとは、ゲート絶縁膜に要求される信頼度が
異なり、ゲート絶縁膜の信頼度が高くなければならな
い。というのは、第１にコントロールゲートに印加され
るコントロール電圧は例えば十数ボルトと高く、ゲート
絶縁膜に加わる電界強度が高いので耐圧の面から信頼度
が要求され、第２に第１のゲート絶縁膜にはトンネル効
果により電子が通過し、記憶、読み出し、消去動作に大
きな影響を与えるので、特に第１のゲート絶縁膜にはよ
り高い信頼度が要求されるからである。
【０００４】しかし、従来の不揮発性メモリ内蔵ＭＯＳ
型集積回路は、不揮発性メモリのゲート絶縁膜と普通の
ＭＯＳトランジスタのゲート絶縁膜とは共に普通の酸化
膜ＳｉＯ2 により形成されていた。
型集積回路は、不揮発性メモリのゲート絶縁膜と普通の
ＭＯＳトランジスタのゲート絶縁膜とは共に普通の酸化
膜ＳｉＯ2 により形成されていた。
【０００５】
【発明が解決しようとする課題】ところで、従来の不揮
発性メモリ内蔵ＭＯＳ型集積回路は、不揮発性メモリの
ゲート絶縁膜、特に第１のゲート絶縁膜に高い信頼度が
要求されるにも拘らず普通のＭＯＳトランジスタのゲー
ト絶縁膜と同じように普通のシリコン酸化膜ＳｉＯ2 に
より形成されていたので、不揮発性メモリのゲート絶縁
膜の信頼度が充分でないという問題があった。
発性メモリ内蔵ＭＯＳ型集積回路は、不揮発性メモリの
ゲート絶縁膜、特に第１のゲート絶縁膜に高い信頼度が
要求されるにも拘らず普通のＭＯＳトランジスタのゲー
ト絶縁膜と同じように普通のシリコン酸化膜ＳｉＯ2 に
より形成されていたので、不揮発性メモリのゲート絶縁
膜の信頼度が充分でないという問題があった。
【０００６】本発明はこのような問題点を解決すべく為
されたものであり、普通のＭＯＳトランジスタの性能低
下を伴うことなく不揮発性メモリの信頼度を高めること
を目的とする。
されたものであり、普通のＭＯＳトランジスタの性能低
下を伴うことなく不揮発性メモリの信頼度を高めること
を目的とする。
【０００７】
【課題を解決するための手段】請求項１の不揮発性メモ
リを内蔵するＭＯＳ型集積回路は、不揮発性メモリの第
１のゲート絶縁膜と第２のゲート絶縁膜のうちの少なく
とも一方は窒素原子を含有し、普通のＭＯＳトランジス
タのゲート絶縁膜は窒素原子を含有しないことを特徴と
する。請求項２の不揮発性メモリを内蔵するＭＯＳ型集
積回路は、請求項１のＭＯＳ型集積回路において、不揮
発性メモリの第１のゲート絶縁膜と第２のゲート絶縁膜
が共に窒素原子を含有することを特徴とする。
リを内蔵するＭＯＳ型集積回路は、不揮発性メモリの第
１のゲート絶縁膜と第２のゲート絶縁膜のうちの少なく
とも一方は窒素原子を含有し、普通のＭＯＳトランジス
タのゲート絶縁膜は窒素原子を含有しないことを特徴と
する。請求項２の不揮発性メモリを内蔵するＭＯＳ型集
積回路は、請求項１のＭＯＳ型集積回路において、不揮
発性メモリの第１のゲート絶縁膜と第２のゲート絶縁膜
が共に窒素原子を含有することを特徴とする。
【０００８】請求項３の不揮発性メモリを内蔵するＭＯ
Ｓ型集積回路の製造方法は、不揮発性メモリを形成すべ
き領域の表面と、同じくＭＯＳトランジスタを形成すべ
き領域の表面に同時に窒素原子を含有したゲート絶縁膜
を形成する工程と、該ゲート絶縁膜の不揮発性メモリを
形成すべき領域上に第１のゲートとなる電極と該電極の
表面を覆う第２のゲート絶縁膜を形成する工程と、普通
のＭＯＳトランジスタを形成すべき領域のゲート絶縁膜
を除去し、そこに窒素原子を含有しないゲート絶縁膜を
形成する工程と、を少なくとも有することを特徴とす
る。請求項４の不揮発性メモリを内蔵するＭＯＳ型集積
回路の製造方法は、請求項３のＭＯＳ型集積回路の製造
方法において、第１のゲートとなる電極の表面を覆う第
２のゲート絶縁膜として窒素原子を含有したゲート絶縁
膜を形成することを特徴とする。
Ｓ型集積回路の製造方法は、不揮発性メモリを形成すべ
き領域の表面と、同じくＭＯＳトランジスタを形成すべ
き領域の表面に同時に窒素原子を含有したゲート絶縁膜
を形成する工程と、該ゲート絶縁膜の不揮発性メモリを
形成すべき領域上に第１のゲートとなる電極と該電極の
表面を覆う第２のゲート絶縁膜を形成する工程と、普通
のＭＯＳトランジスタを形成すべき領域のゲート絶縁膜
を除去し、そこに窒素原子を含有しないゲート絶縁膜を
形成する工程と、を少なくとも有することを特徴とす
る。請求項４の不揮発性メモリを内蔵するＭＯＳ型集積
回路の製造方法は、請求項３のＭＯＳ型集積回路の製造
方法において、第１のゲートとなる電極の表面を覆う第
２のゲート絶縁膜として窒素原子を含有したゲート絶縁
膜を形成することを特徴とする。
【０００９】
【作用】請求項１の不揮発性メモリを内蔵するＭＯＳ型
集積回路によれば、窒素原子を含有するゲート絶縁膜は
窒素原子を含有しないものに比較してＴＤＤＢ特性、ホ
ットキャリア耐性が優れ、不揮発性メモリの第１のゲー
ト絶縁膜と第２のゲート絶縁膜のうちの少なくとも一方
が窒素原子を含有するので、不揮発性メモリの信頼度を
高くすることができる。そして、普通のＭＯＳトランジ
スタはゲート絶縁膜が窒素原子を含有しないので性能低
下が生じない。即ち、ゲート絶縁膜が窒素原子を含有す
る場合、信頼度が高くなる反面においてＭＯＳトランジ
スタの電気駆動能力は移動度の低下により減少する。し
かし、ゲート絶縁膜の信頼度に余裕のある普通のＭＯＳ
トランジスタのゲート絶縁膜には窒素原子を含有させな
いので普通のＭＯＳトランジスタの性能が低下すること
はない。
集積回路によれば、窒素原子を含有するゲート絶縁膜は
窒素原子を含有しないものに比較してＴＤＤＢ特性、ホ
ットキャリア耐性が優れ、不揮発性メモリの第１のゲー
ト絶縁膜と第２のゲート絶縁膜のうちの少なくとも一方
が窒素原子を含有するので、不揮発性メモリの信頼度を
高くすることができる。そして、普通のＭＯＳトランジ
スタはゲート絶縁膜が窒素原子を含有しないので性能低
下が生じない。即ち、ゲート絶縁膜が窒素原子を含有す
る場合、信頼度が高くなる反面においてＭＯＳトランジ
スタの電気駆動能力は移動度の低下により減少する。し
かし、ゲート絶縁膜の信頼度に余裕のある普通のＭＯＳ
トランジスタのゲート絶縁膜には窒素原子を含有させな
いので普通のＭＯＳトランジスタの性能が低下すること
はない。
【００１０】請求項２の不揮発性メモリを内蔵するＭＯ
Ｓ型集積回路の製造方法によれば、不揮発性メモリの第
１のゲート絶縁膜と第２のゲート絶縁膜の両方が窒素原
子を含有するので、不揮発性メモリの信頼度をより高く
することができる。請求項３の不揮発性メモリを内蔵す
るＭＯＳ型集積回路の製造方法によれば、不揮発性メモ
リを形成すべき領域の表面と、ＭＯＳトランジスタを形
成すべき領域の表面に同時に窒素原子を含有したゲート
絶縁膜を形成した後、該ゲート絶縁膜の不揮発性メモリ
を形成すべき領域上の部分にフローティングゲートとな
る電極とこれを覆う第２のゲート絶縁膜を形成し、その
後、で通常のＭＯＳトランジスタを形成すべき領域のゲ
ート絶縁膜を除去してそこに窒素原子を含有しないゲー
ト絶縁膜を形成するので、不揮発性メモリの第１のゲー
ト絶縁膜に窒素原子を含有させ、通常のＭＯＳトランジ
スタのゲート絶縁膜に窒素原子を含有させないようにす
ることができる。
Ｓ型集積回路の製造方法によれば、不揮発性メモリの第
１のゲート絶縁膜と第２のゲート絶縁膜の両方が窒素原
子を含有するので、不揮発性メモリの信頼度をより高く
することができる。請求項３の不揮発性メモリを内蔵す
るＭＯＳ型集積回路の製造方法によれば、不揮発性メモ
リを形成すべき領域の表面と、ＭＯＳトランジスタを形
成すべき領域の表面に同時に窒素原子を含有したゲート
絶縁膜を形成した後、該ゲート絶縁膜の不揮発性メモリ
を形成すべき領域上の部分にフローティングゲートとな
る電極とこれを覆う第２のゲート絶縁膜を形成し、その
後、で通常のＭＯＳトランジスタを形成すべき領域のゲ
ート絶縁膜を除去してそこに窒素原子を含有しないゲー
ト絶縁膜を形成するので、不揮発性メモリの第１のゲー
ト絶縁膜に窒素原子を含有させ、通常のＭＯＳトランジ
スタのゲート絶縁膜に窒素原子を含有させないようにす
ることができる。
【００１１】請求項４の不揮発性メモリを内蔵するＭＯ
Ｓ型集積回路の製造方法によれば、請求項３のＭＯＳ型
集積回路の製造方法において、フローティングゲートと
なる電極を覆う第２のゲート絶縁膜にも窒素原子を含有
させるので、不揮発性メモリの第１のゲート絶縁膜と第
２のゲート絶縁膜の両方に窒素原子を含有させることが
でき、不揮発性メモリの信頼度をより高めることができ
る。
Ｓ型集積回路の製造方法によれば、請求項３のＭＯＳ型
集積回路の製造方法において、フローティングゲートと
なる電極を覆う第２のゲート絶縁膜にも窒素原子を含有
させるので、不揮発性メモリの第１のゲート絶縁膜と第
２のゲート絶縁膜の両方に窒素原子を含有させることが
でき、不揮発性メモリの信頼度をより高めることができ
る。
【００１２】
【実施例】以下、本発明不揮発性メモリを内蔵するＭＯ
Ｓ型集積回路とその製造方法を図示実施例に従って詳細
に説明する。図１は本発明ＭＯＳ型集積回路の一つの実
施例を示す断面図である。図面において、１は半導体基
板、２は不揮発性メモリ、３は普通のＭＯＳトランジス
タ、４はフィールド絶縁膜、５は不揮発性メモリ２の第
１のゲート絶縁膜で、窒素原子を含有したシリコン酸化
物ＳｉＯ2 からなる。６は普通のＭＯＳトランジスタ３
のゲート絶縁膜で、窒素原子を含有しないシリコン酸化
物ＳｉＯ2 からなる。
Ｓ型集積回路とその製造方法を図示実施例に従って詳細
に説明する。図１は本発明ＭＯＳ型集積回路の一つの実
施例を示す断面図である。図面において、１は半導体基
板、２は不揮発性メモリ、３は普通のＭＯＳトランジス
タ、４はフィールド絶縁膜、５は不揮発性メモリ２の第
１のゲート絶縁膜で、窒素原子を含有したシリコン酸化
物ＳｉＯ2 からなる。６は普通のＭＯＳトランジスタ３
のゲート絶縁膜で、窒素原子を含有しないシリコン酸化
物ＳｉＯ2 からなる。
【００１３】７は不揮発性メモリ２のフローティングゲ
ート（第１のゲート）で、ポリシリコンからなる。８は
ＭＯＳトランジスタ３のゲートで、ポリシリコンからな
る。９は不揮発性メモリ２のフローティングゲート７の
表面に形成された第２のゲート絶縁膜で、窒素原子を含
有したシリコン酸化物ＳｉＯ2 からなる。１０は第２の
ゲート絶縁膜９上に形成されたコントロールゲート（第
２のゲート）で、ポリシリコンからなる。尚、１２、１
２は不揮発性メモリ２のソース、ドレイン、１３、１３
はＭＯＳトランジスタ３のソース、ドレインである。本
不揮発性メモリを内蔵するＭＯＳ型集積回路は、従来の
不揮発性メモリを内蔵したＭＯＳ型集積回路とは、第１
のゲート絶縁膜５及び第２のゲート絶縁膜９が窒素原子
を含有したシリコン酸化物ＳｉＯ2 からなる点で大きく
異なっている。尚、普通のＭＯＳトランジスタ３のゲー
ト絶縁膜は窒素原子を含有しないシリコン酸化物ＳｉＯ
2 からなる。
ート（第１のゲート）で、ポリシリコンからなる。８は
ＭＯＳトランジスタ３のゲートで、ポリシリコンからな
る。９は不揮発性メモリ２のフローティングゲート７の
表面に形成された第２のゲート絶縁膜で、窒素原子を含
有したシリコン酸化物ＳｉＯ2 からなる。１０は第２の
ゲート絶縁膜９上に形成されたコントロールゲート（第
２のゲート）で、ポリシリコンからなる。尚、１２、１
２は不揮発性メモリ２のソース、ドレイン、１３、１３
はＭＯＳトランジスタ３のソース、ドレインである。本
不揮発性メモリを内蔵するＭＯＳ型集積回路は、従来の
不揮発性メモリを内蔵したＭＯＳ型集積回路とは、第１
のゲート絶縁膜５及び第２のゲート絶縁膜９が窒素原子
を含有したシリコン酸化物ＳｉＯ2 からなる点で大きく
異なっている。尚、普通のＭＯＳトランジスタ３のゲー
ト絶縁膜は窒素原子を含有しないシリコン酸化物ＳｉＯ
2 からなる。
【００１４】このように、第１のゲート絶縁膜５及び第
２のゲート絶縁膜９を窒素原子を含有したシリコン酸化
物ＳｉＯ2 により形成するのは、窒素原子を含有させる
ことによりゲート絶縁膜のＴＤＤＢ特性、ホットキャリ
ア耐性等が向上し、不揮発性メモリの信頼性が大幅に向
上するからであり、このこと、即ち窒素原子を含有させ
ることによりゲート絶縁膜のＴＤＤＢ特性、ホットキャ
リア耐性等が向上することは１９９１ ＩＥＥＥ ＩＥ
ＤＭ９１−３５９〜３６２によって紹介されている。一
方、普通のＭＯＳトランジスタのゲート絶縁膜６を窒素
原子を含有しないシリコン酸化物ＳｉＯ2 により形成す
るのは、第１にゲート絶縁膜に窒素原子を含有させると
ゲート絶縁膜の信頼性が高まる反面においてＭＯＳトラ
ンジスタの電気駆動能力が移動度の低下によって減少す
ること、第２に低電源電圧で動作するＭＯＳトランジス
タは高電源電圧で動作するＭＯＳトランジスタに比較し
てゲート絶縁膜に要求される信頼度が低くて済み、信頼
度に大きな余裕があるからである。
２のゲート絶縁膜９を窒素原子を含有したシリコン酸化
物ＳｉＯ2 により形成するのは、窒素原子を含有させる
ことによりゲート絶縁膜のＴＤＤＢ特性、ホットキャリ
ア耐性等が向上し、不揮発性メモリの信頼性が大幅に向
上するからであり、このこと、即ち窒素原子を含有させ
ることによりゲート絶縁膜のＴＤＤＢ特性、ホットキャ
リア耐性等が向上することは１９９１ ＩＥＥＥ ＩＥ
ＤＭ９１−３５９〜３６２によって紹介されている。一
方、普通のＭＯＳトランジスタのゲート絶縁膜６を窒素
原子を含有しないシリコン酸化物ＳｉＯ2 により形成す
るのは、第１にゲート絶縁膜に窒素原子を含有させると
ゲート絶縁膜の信頼性が高まる反面においてＭＯＳトラ
ンジスタの電気駆動能力が移動度の低下によって減少す
ること、第２に低電源電圧で動作するＭＯＳトランジス
タは高電源電圧で動作するＭＯＳトランジスタに比較し
てゲート絶縁膜に要求される信頼度が低くて済み、信頼
度に大きな余裕があるからである。
【００１５】しかして、本実施例によれば、普通のＭＯ
Ｓトランジスタの能力低下を伴うことなく不揮発性メモ
リ２の信頼性を高めることができる。図２（Ａ）乃至
（Ｅ）は図１に示したＭＯＳ型集積回路の製造方法の要
部の前半を工程順に示す断面図である。
Ｓトランジスタの能力低下を伴うことなく不揮発性メモ
リ２の信頼性を高めることができる。図２（Ａ）乃至
（Ｅ）は図１に示したＭＯＳ型集積回路の製造方法の要
部の前半を工程順に示す断面図である。
【００１６】（Ａ）半導体基板１の選択酸化により不揮
発性メモリを形成すべき領域２及びＭＯＳトランジスタ
を形成すべき領域３を除き半導体基板１の表面部にフィ
ールド絶縁膜４を形成し、その後、不揮発性メモリを形
成すべき領域２及びＭＯＳトランジスタを形成すべき領
域３の表面部にシリコン酸化物ＳｉＯ2 からなるゲート
絶縁膜（厚さ１０ｍｍ）６を形成する。この形成は、通
常のウェットあるいはドライＯ2 雰囲気で加熱処理する
ことにより行う。図２（Ａ）はゲート絶縁膜６形成後の
状態を示す。
発性メモリを形成すべき領域２及びＭＯＳトランジスタ
を形成すべき領域３を除き半導体基板１の表面部にフィ
ールド絶縁膜４を形成し、その後、不揮発性メモリを形
成すべき領域２及びＭＯＳトランジスタを形成すべき領
域３の表面部にシリコン酸化物ＳｉＯ2 からなるゲート
絶縁膜（厚さ１０ｍｍ）６を形成する。この形成は、通
常のウェットあるいはドライＯ2 雰囲気で加熱処理する
ことにより行う。図２（Ａ）はゲート絶縁膜６形成後の
状態を示す。
【００１７】（Ｂ）次に、ＮＨ3 の雰囲気中あるいはＮ
2 Ｏ雰囲気中で高温熱処理を行うことにより、ゲート絶
縁膜６中に窒素原子を導入してこれを窒素原子を含有し
たゲート絶縁膜５にする。図２（Ｂ）は窒素原子を含有
したゲート絶縁膜５の形成後の状態を示す断面図であ
る。尚、ゲート絶縁膜６、６への窒素原子の導入をＮＨ
3 雰囲気中での高温熱処理により行う場合は、温度は９
００〜１０００℃、処理時間は１〜３０分間にすると良
い。また、Ｎ2 Ｏ雰囲気中で高温熱処理を行う場合は、
温度は１０００〜１２００℃、処理時間は１〜３０分程
度にすると良い。
2 Ｏ雰囲気中で高温熱処理を行うことにより、ゲート絶
縁膜６中に窒素原子を導入してこれを窒素原子を含有し
たゲート絶縁膜５にする。図２（Ｂ）は窒素原子を含有
したゲート絶縁膜５の形成後の状態を示す断面図であ
る。尚、ゲート絶縁膜６、６への窒素原子の導入をＮＨ
3 雰囲気中での高温熱処理により行う場合は、温度は９
００〜１０００℃、処理時間は１〜３０分間にすると良
い。また、Ｎ2 Ｏ雰囲気中で高温熱処理を行う場合は、
温度は１０００〜１２００℃、処理時間は１〜３０分程
度にすると良い。
【００１８】（Ｃ）次に、図２（Ｃ）に示すように、不
揮発性メモリ２のフローティングゲートとなるポリシリ
コン層７をＣＶＤにより形成する。 （Ｄ）次に、図２（Ｄ）に示すように、ポリシリコン層
７をレジスト膜１１をマスクとして選択的にエッチング
することにより、不揮発性メモリ２以外の部分上のポリ
シリコン膜７を除去する。
揮発性メモリ２のフローティングゲートとなるポリシリ
コン層７をＣＶＤにより形成する。 （Ｄ）次に、図２（Ｄ）に示すように、ポリシリコン層
７をレジスト膜１１をマスクとして選択的にエッチング
することにより、不揮発性メモリ２以外の部分上のポリ
シリコン膜７を除去する。
【００１９】（Ｅ）次に、レジスト膜１１を除去し、酸
化処理により図２（Ｅ）に示すように、不揮発性メモリ
２上のポリシリコン膜７の表面にシリコン酸化物からな
る第２のゲート絶縁膜９を形成する。尚、この酸化処理
によりＭＯＳトランジスタ３のゲート絶縁膜５の厚さも
若干厚くなる。
化処理により図２（Ｅ）に示すように、不揮発性メモリ
２上のポリシリコン膜７の表面にシリコン酸化物からな
る第２のゲート絶縁膜９を形成する。尚、この酸化処理
によりＭＯＳトランジスタ３のゲート絶縁膜５の厚さも
若干厚くなる。
【００２０】図３（Ａ）乃至（Ｆ）は図１に示すＭＯＳ
型集積回路の製造方法の要部の後半を工程順に示す断面
図である。 （Ａ）次に、図２（Ｃ）の工程と同様の窒化処理により
第２のゲート絶縁膜９に窒素原子を含有させる。図３
（Ａ）は第２のゲート絶縁膜９の窒化処理後の状態を示
す。 （Ｂ）次に、図３（Ａ）に示すように、第２のゲート絶
縁膜９をレジスト膜１１によりマスクした状態でシリコ
ン酸化物ＳｉＯ2 のエッチングをすることによりＭＯＳ
トランジスタを形成すべき領域３上の窒素原子を含有し
たゲート絶縁膜５を除去する。
型集積回路の製造方法の要部の後半を工程順に示す断面
図である。 （Ａ）次に、図２（Ｃ）の工程と同様の窒化処理により
第２のゲート絶縁膜９に窒素原子を含有させる。図３
（Ａ）は第２のゲート絶縁膜９の窒化処理後の状態を示
す。 （Ｂ）次に、図３（Ａ）に示すように、第２のゲート絶
縁膜９をレジスト膜１１によりマスクした状態でシリコ
ン酸化物ＳｉＯ2 のエッチングをすることによりＭＯＳ
トランジスタを形成すべき領域３上の窒素原子を含有し
たゲート絶縁膜５を除去する。
【００２１】（Ｃ）次に、レジスト膜１１を除去し、そ
の後、加熱酸化処理によりＭＯＳトランジスタを形成す
べき領域３上にシリコン酸化物からなるゲート絶縁膜６
を形成する。図３（Ｃ）はそのゲート絶縁膜６形成後の
状態を示す。 （Ｄ）次に、図３（Ｄ）に示すように、不揮発性メモリ
２のコントロールゲート及びＭＯＳトランジスタ３のゲ
ートとなるポリシリコン層１０をＣＶＤにより形成す
る。
の後、加熱酸化処理によりＭＯＳトランジスタを形成す
べき領域３上にシリコン酸化物からなるゲート絶縁膜６
を形成する。図３（Ｃ）はそのゲート絶縁膜６形成後の
状態を示す。 （Ｄ）次に、図３（Ｄ）に示すように、不揮発性メモリ
２のコントロールゲート及びＭＯＳトランジスタ３のゲ
ートとなるポリシリコン層１０をＣＶＤにより形成す
る。
【００２２】（Ｅ）次に、図３（Ｅ）に示すように、上
記ポリシリコン層１０の不揮発性メモリ２を形成すべき
領域上及びＭＯＳトランジスタ２のゲートを形成すべき
領域上をレジスト膜１１によりマスクし、その状態でポ
リシリコン層１０をエッチングすることによりＭＯＳト
ランジスタ２のゲート８を形成する。 （Ｆ）次に、図３（Ｆ）に示すように、ＭＯＳトランジ
スタ２上と、不揮発性メモリ２のコントロールゲートを
形成すべき部分上とをレジスト膜１１によりマスクし、
その状態でポリシリコン層を選択的にエッチングするこ
とによりコントロールゲート１０を形成する。尚、その
後は通常のＣＭＯＳＩＣ製造プロセスに従って製造を進
めることにより図１に示すＭＯＳ型集積回路を得ること
ができる。
記ポリシリコン層１０の不揮発性メモリ２を形成すべき
領域上及びＭＯＳトランジスタ２のゲートを形成すべき
領域上をレジスト膜１１によりマスクし、その状態でポ
リシリコン層１０をエッチングすることによりＭＯＳト
ランジスタ２のゲート８を形成する。 （Ｆ）次に、図３（Ｆ）に示すように、ＭＯＳトランジ
スタ２上と、不揮発性メモリ２のコントロールゲートを
形成すべき部分上とをレジスト膜１１によりマスクし、
その状態でポリシリコン層を選択的にエッチングするこ
とによりコントロールゲート１０を形成する。尚、その
後は通常のＣＭＯＳＩＣ製造プロセスに従って製造を進
めることにより図１に示すＭＯＳ型集積回路を得ること
ができる。
【００２３】図３は本発明不揮発性メモリを内蔵するＭ
ＯＳ型集積回路の他の実施例を示す断面図である。本実
施例は、図１に示した実施例とは第２のゲート絶縁膜が
窒素原子を含有しないシリコン酸化物９ａからなる点で
のみ異なっている。この図４に示すＭＯＳ型集積回路
は、図３（Ａ）に示す第２のゲート絶縁膜９の窒化処理
を省略することにより得ることができる。
ＯＳ型集積回路の他の実施例を示す断面図である。本実
施例は、図１に示した実施例とは第２のゲート絶縁膜が
窒素原子を含有しないシリコン酸化物９ａからなる点で
のみ異なっている。この図４に示すＭＯＳ型集積回路
は、図３（Ａ）に示す第２のゲート絶縁膜９の窒化処理
を省略することにより得ることができる。
【００２４】本実施例によれば、少なくとも不揮発性メ
モリ２の電子がトンネル効果で通過する第１のゲート絶
縁膜５の信頼度を高めることができ、その分従来よりも
不揮発性メモリの信頼度を高めることができる。尚、第
２のゲート絶縁膜９ａを、シリコン酸化膜と窒化膜とを
積層した所謂ＯＮＯ構造に、あるいはそれ以外の材料に
より形成するようにすることもでき、本発明は種々の態
様で実施することができる。
モリ２の電子がトンネル効果で通過する第１のゲート絶
縁膜５の信頼度を高めることができ、その分従来よりも
不揮発性メモリの信頼度を高めることができる。尚、第
２のゲート絶縁膜９ａを、シリコン酸化膜と窒化膜とを
積層した所謂ＯＮＯ構造に、あるいはそれ以外の材料に
より形成するようにすることもでき、本発明は種々の態
様で実施することができる。
【００２５】
【発明の効果】請求項１の不揮発性メモリを内蔵するＭ
ＯＳ型集積回路は、不揮発性メモリの第１のゲート絶縁
膜と第２のゲート絶縁膜のうちの少なくとも一方は窒素
原子を含有し、普通のＭＯＳトランジスタのゲート絶縁
膜は窒素原子を含有しないことを特徴とするものであ
る。従って、請求項１のＭＯＳ型集積回路によれば、窒
素原子を含有するゲート絶縁膜は窒素原子を含有しない
ものに比較してＴＤＤＢ特性、ホットキャリア耐性が優
れ、不揮発性メモリの第１のゲート絶縁膜と第２のゲー
ト絶縁膜のうちの少なくとも一方が窒素原子を含有する
ので、不揮発性メモリの信頼度を高くすることができ
る。そして、普通のＭＯＳトランジスタはゲート絶縁膜
が窒素原子を含有しないしないので性能低下が生じな
い。
ＯＳ型集積回路は、不揮発性メモリの第１のゲート絶縁
膜と第２のゲート絶縁膜のうちの少なくとも一方は窒素
原子を含有し、普通のＭＯＳトランジスタのゲート絶縁
膜は窒素原子を含有しないことを特徴とするものであ
る。従って、請求項１のＭＯＳ型集積回路によれば、窒
素原子を含有するゲート絶縁膜は窒素原子を含有しない
ものに比較してＴＤＤＢ特性、ホットキャリア耐性が優
れ、不揮発性メモリの第１のゲート絶縁膜と第２のゲー
ト絶縁膜のうちの少なくとも一方が窒素原子を含有する
ので、不揮発性メモリの信頼度を高くすることができ
る。そして、普通のＭＯＳトランジスタはゲート絶縁膜
が窒素原子を含有しないしないので性能低下が生じな
い。
【００２６】請求項２の不揮発性メモリを内蔵するＭＯ
Ｓ型集積回路は、請求項１のＭＯＳ型集積回路におい
て、不揮発性メモリの第１のゲート絶縁膜と第２のゲー
ト絶縁膜が共に窒素原子を含有することを特徴とするも
のである。従って、請求項２のＭＯＳ型集積回路によれ
ば、不揮発性メモリの第１のゲート絶縁膜と第２のゲー
ト絶縁膜の両方が窒素原子を含有するので、不揮発性メ
モリの信頼度をより高くすることができる。
Ｓ型集積回路は、請求項１のＭＯＳ型集積回路におい
て、不揮発性メモリの第１のゲート絶縁膜と第２のゲー
ト絶縁膜が共に窒素原子を含有することを特徴とするも
のである。従って、請求項２のＭＯＳ型集積回路によれ
ば、不揮発性メモリの第１のゲート絶縁膜と第２のゲー
ト絶縁膜の両方が窒素原子を含有するので、不揮発性メ
モリの信頼度をより高くすることができる。
【００２７】請求項３の不揮発性メモリを内蔵するＭＯ
Ｓ型集積回路の製造方法は、不揮発性メモリを形成すべ
き領域の表面と、同じくＭＯＳトランジスタを形成すべ
き領域の表面に同時に窒素原子を含有したゲート絶縁膜
を形成する工程と、該ゲート絶縁膜の不揮発性メモリを
形成すべき領域上の部分に第１のゲートとなる電極と該
電極の表面を覆う第２のゲート絶縁膜を形成する工程
と、普通のＭＯＳトランジスタを形成すべき領域のゲー
ト絶縁膜を除去し、そこに窒素原子を含有しないゲート
絶縁膜を形成する工程を有することを特徴とするもので
ある。従って、請求項３のＭＯＳ型集積回路の製造方法
によれば、不揮発性メモリを形成すべき領域の表面と、
ＭＯＳトランジスタを形成すべき領域の表面に同時に窒
素原子を含有したゲート絶縁膜を形成した後、該ゲート
絶縁膜の不揮発性メモリを形成すべき領域上の部分に第
１のゲートとなる電極とこれを覆う第２のゲート絶縁膜
を形成し、その後、通常のＭＯＳトランジスタを形成す
べき領域のゲート絶縁膜を除去してそこに窒素原子を含
有しないゲート絶縁膜を形成するので、不揮発性メモリ
の第１のゲート絶縁膜に窒素原子を含有させ、通常のＭ
ＯＳトランジスタのゲート絶縁膜に窒素原子を含有させ
ないようにすることができる。
Ｓ型集積回路の製造方法は、不揮発性メモリを形成すべ
き領域の表面と、同じくＭＯＳトランジスタを形成すべ
き領域の表面に同時に窒素原子を含有したゲート絶縁膜
を形成する工程と、該ゲート絶縁膜の不揮発性メモリを
形成すべき領域上の部分に第１のゲートとなる電極と該
電極の表面を覆う第２のゲート絶縁膜を形成する工程
と、普通のＭＯＳトランジスタを形成すべき領域のゲー
ト絶縁膜を除去し、そこに窒素原子を含有しないゲート
絶縁膜を形成する工程を有することを特徴とするもので
ある。従って、請求項３のＭＯＳ型集積回路の製造方法
によれば、不揮発性メモリを形成すべき領域の表面と、
ＭＯＳトランジスタを形成すべき領域の表面に同時に窒
素原子を含有したゲート絶縁膜を形成した後、該ゲート
絶縁膜の不揮発性メモリを形成すべき領域上の部分に第
１のゲートとなる電極とこれを覆う第２のゲート絶縁膜
を形成し、その後、通常のＭＯＳトランジスタを形成す
べき領域のゲート絶縁膜を除去してそこに窒素原子を含
有しないゲート絶縁膜を形成するので、不揮発性メモリ
の第１のゲート絶縁膜に窒素原子を含有させ、通常のＭ
ＯＳトランジスタのゲート絶縁膜に窒素原子を含有させ
ないようにすることができる。
【００２８】請求項４の不揮発性メモリを内蔵するＭＯ
Ｓ型集積回路の製造方法は、請求項３のＭＯＳ型集積回
路の製造方法において、第１のゲートとなる電極の表面
を覆う第２のゲート絶縁膜として窒素原子を含有したゲ
ート絶縁膜を形成することを特徴とするものである。従
って、請求項４のＭＯＳ型集積回路の製造方法によれ
ば、第１のゲートとなる電極を覆う第２のゲート絶縁膜
に窒素原子を含有させるので、不揮発性メモリの第１の
ゲート絶縁膜と第２のゲート絶縁膜の両方に窒素原子を
含有させることができ、不揮発性メモリの信頼度をより
高めることができる。
Ｓ型集積回路の製造方法は、請求項３のＭＯＳ型集積回
路の製造方法において、第１のゲートとなる電極の表面
を覆う第２のゲート絶縁膜として窒素原子を含有したゲ
ート絶縁膜を形成することを特徴とするものである。従
って、請求項４のＭＯＳ型集積回路の製造方法によれ
ば、第１のゲートとなる電極を覆う第２のゲート絶縁膜
に窒素原子を含有させるので、不揮発性メモリの第１の
ゲート絶縁膜と第２のゲート絶縁膜の両方に窒素原子を
含有させることができ、不揮発性メモリの信頼度をより
高めることができる。
【図１】本発明不揮発性メモリを内蔵するＭＯＳ型集積
回路の一つの実施例を示す断面図である。
回路の一つの実施例を示す断面図である。
【図２】（Ａ）乃至（Ｅ）は図１に示すＭＯＳ型集積回
路の製造方法の要部の前半を工程順に示す断面図であ
る。
路の製造方法の要部の前半を工程順に示す断面図であ
る。
【図３】（Ａ）乃至（Ｆ）は図１に示すＭＯＳ型集積回
路の製造方法の要部の後半を工程順に示す断面図であ
る。
路の製造方法の要部の後半を工程順に示す断面図であ
る。
【図４】本発明不揮発性メモリを内蔵するＭＯＳ型集積
回路の他の実施例を示す断面図である。
回路の他の実施例を示す断面図である。
【図５】不揮発性メモリを内蔵するＭＯＳ型集積回路の
平面図である。
平面図である。
１ 半導体基板 ２ 不揮発性メモリ ３ ＭＯＳトランジスタ ４ フィールド絶縁膜 ５ 第１のゲート絶縁膜 ６ ＭＯＳトランジスタのゲート絶縁膜 ７ 第１のゲート（フローティングゲート） ８ ゲート ９、９ａ 第２のゲート絶縁膜 １０ 第２のゲート（コントロールゲート）
Claims (4)
- 【請求項１】 第１のゲート絶縁膜上に第１のゲートを
形成し、該ゲート上に第２のゲート絶縁膜を介して第２
のゲートを形成した構造の不揮発性メモリを内蔵したＭ
ＯＳ型集積回路において、 上記不揮発性メモリの第１のゲート絶縁膜と第２のゲー
ト絶縁膜のうちの少なくとも一方は窒素原子を含有し、 普通のＭＯＳトランジスタのゲート絶縁膜は窒素原子を
含有しないことを特徴とする不揮発性メモリを内蔵した
ＭＯＳ型集積回路 - 【請求項２】 不揮発性メモリの第１のゲート絶縁膜と
第２のゲート絶縁膜が共に窒素原子を含有することを特
徴とする請求項１記載のＭＯＳ型集積回路 - 【請求項３】 半導体基板のフィールド絶縁膜で囲まれ
た不揮発性メモリを形成すべき領域の表面と、同じく普
通のＭＯＳトランジスタを形成すべき領域の表面に同時
に窒素原子を含有したゲート絶縁膜を形成する工程と、 上記ゲート絶縁膜の不揮発性メモリを形成すべき領域上
の部分に第１のゲートとなる電極と該電極の表面を覆う
第２のゲート絶縁膜を形成する工程と、 普通のＭＯＳトランジスタを形成すべき領域のゲート絶
縁膜を除去し、そこに窒素原子を含有しないゲート絶縁
膜を形成する工程と、 を少なくとも有することを特徴とする不揮発性メモリを
内蔵するＭＯＳ型集積回路の製造方法 - 【請求項４】 第１のゲートとなる電極の表面を覆う第
２のゲート絶縁膜として窒素原子を含有したゲート絶縁
膜を形成することを特徴とする請求項３記載の不揮発性
メモリを内蔵するＭＯＳ型集積回路の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5027308A JPH06224442A (ja) | 1993-01-24 | 1993-01-24 | 不揮発性メモリを内蔵するｍｏｓ型集積回路とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5027308A JPH06224442A (ja) | 1993-01-24 | 1993-01-24 | 不揮発性メモリを内蔵するｍｏｓ型集積回路とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06224442A true JPH06224442A (ja) | 1994-08-12 |
Family
ID=12217462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5027308A Pending JPH06224442A (ja) | 1993-01-24 | 1993-01-24 | 不揮発性メモリを内蔵するｍｏｓ型集積回路とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06224442A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6417051B1 (en) | 1999-03-12 | 2002-07-09 | Kabushiki Kaisha Toshiba | Method of manufacturing memory device including insulated gate field effect transistors |
| KR100367804B1 (ko) * | 1997-07-18 | 2003-04-21 | 산요 덴키 가부시키가이샤 | 불휘발성반도체기억장치및그제조방법 |
-
1993
- 1993-01-24 JP JP5027308A patent/JPH06224442A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100367804B1 (ko) * | 1997-07-18 | 2003-04-21 | 산요 덴키 가부시키가이샤 | 불휘발성반도체기억장치및그제조방법 |
| US6417051B1 (en) | 1999-03-12 | 2002-07-09 | Kabushiki Kaisha Toshiba | Method of manufacturing memory device including insulated gate field effect transistors |
| US6624468B2 (en) | 1999-03-12 | 2003-09-23 | Kabushiki Kaisha Toshiba | Semiconductor device including insulated gate field effect transistors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100372529B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPS6244701B2 (ja) | ||
| JP4217406B2 (ja) | スプリットゲート型フラッシュメモリ素子およびその製造方法 | |
| JPS63226055A (ja) | 半導体集積回路装置及びその製造方法 | |
| US6680230B2 (en) | Semiconductor device and method of fabricating the same | |
| JP2635809B2 (ja) | 半導体装置及びその製造方法 | |
| US20040147099A1 (en) | Method of producing semiconductor device | |
| JP2005537671A (ja) | フラッシュメモリーセル、および、個別の側壁を酸化する方法 | |
| JP3068454B2 (ja) | 異なった絶縁体を有する部品を有するｍｏｓ型集積回路の製造方法 | |
| JPH08316226A (ja) | 素子分離領域の形成方法及び半導体装置の製造方法 | |
| JP2001284463A (ja) | 半導体装置およびその製造方法 | |
| JP2001176983A (ja) | 半導体装置及びその製造方法 | |
| JPH04271177A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPS6197967A (ja) | 半導体装置およびその製造方法 | |
| JPH11317463A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| US6645817B2 (en) | Method of manufacturing a semiconductor device comprising MOS-transistors having gate oxides of different thicknesses | |
| JPH0831539B2 (ja) | 不揮発性メモリの製造方法 | |
| JPH06196689A (ja) | 絶縁ゲート電界効果半導体装置およびその製造方法 | |
| JPS60124965A (ja) | 半導体装置の製造方法 | |
| JP3799166B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH06224413A (ja) | Ｍｏｓ型半導体集積回路とその製造方法 | |
| JPH08288412A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH08213611A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH1167936A (ja) | 半導体記憶装置の製造方法 | |
| JP3371169B2 (ja) | 半導体装置の製造方法 |