JPH06224721A - 半導体スイッチ - Google Patents
半導体スイッチInfo
- Publication number
- JPH06224721A JPH06224721A JP977593A JP977593A JPH06224721A JP H06224721 A JPH06224721 A JP H06224721A JP 977593 A JP977593 A JP 977593A JP 977593 A JP977593 A JP 977593A JP H06224721 A JPH06224721 A JP H06224721A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- switch
- gate
- field effect
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
- Thyristors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】半導体スイッチにおいてチップ面積の増大を抑
えながら、低オン抵抗，低歪のスイッチを構成するこ
と。 【構成】ＰＮＰＮ構造のサイリスタにおいて、電界効果
型トランジスタのドレインおよびソースを、それぞれ前
記サイリスタのアノードとカソードに接続し、前記サイ
リスタのゲートと前記電界効果型トランジスタのゲート
により、オン・オフ制御する半導体スイッチ。 【効果】ＰＮＰＮサイリスタ・スイッチに電界効果型ト
ランジスタを組合せることにより、ＰＮＰＮスイッチの
小電流領域での歪を改善できる。
えながら、低オン抵抗，低歪のスイッチを構成するこ
と。 【構成】ＰＮＰＮ構造のサイリスタにおいて、電界効果
型トランジスタのドレインおよびソースを、それぞれ前
記サイリスタのアノードとカソードに接続し、前記サイ
リスタのゲートと前記電界効果型トランジスタのゲート
により、オン・オフ制御する半導体スイッチ。 【効果】ＰＮＰＮサイリスタ・スイッチに電界効果型ト
ランジスタを組合せることにより、ＰＮＰＮスイッチの
小電流領域での歪を改善できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体スイッチに係
り、特に半導体集積回路化に適したものに関する。
り、特に半導体集積回路化に適したものに関する。
【０００２】
【従来の技術】従来の半導体スイッチは、例えば「シリ
コン制御整流器便覧（General Elect-ric Company.著19
60年,東京芝浦電気株式会社訳，株式会社オーム社発行1
961年）２貢から」にあるように、サイリスタ・スイッ
チが知られている。図２に示すサイリスタ・スイッチ
は、通常ゲートに電流を注入することでターン・オンさ
せ、ターン・オフにはサイリスタに流れる電流を保持電
流以下にすることでオフさせる。サイリスタ・スイッチ
は、集積回路化した時、小さいチップ面積で導通時のオ
ン抵抗が低いスイッチが得られ、駆動電流が小さいとい
う特徴がある。他の半導体スイッチとしては、図３のＭ
ＯＳ型トランジスタを用いたＭＯＳスイッチが知られて
いる。ＭＯＳスイッチは、ゲート電圧を制御することで
オン・オフすることができ、低い順バイアス電圧でのオ
ン動作が可能であるとともに、電圧対電流特性にすぐ
れ、低歪であるという特徴がある。
コン制御整流器便覧（General Elect-ric Company.著19
60年,東京芝浦電気株式会社訳，株式会社オーム社発行1
961年）２貢から」にあるように、サイリスタ・スイッ
チが知られている。図２に示すサイリスタ・スイッチ
は、通常ゲートに電流を注入することでターン・オンさ
せ、ターン・オフにはサイリスタに流れる電流を保持電
流以下にすることでオフさせる。サイリスタ・スイッチ
は、集積回路化した時、小さいチップ面積で導通時のオ
ン抵抗が低いスイッチが得られ、駆動電流が小さいとい
う特徴がある。他の半導体スイッチとしては、図３のＭ
ＯＳ型トランジスタを用いたＭＯＳスイッチが知られて
いる。ＭＯＳスイッチは、ゲート電圧を制御することで
オン・オフすることができ、低い順バイアス電圧でのオ
ン動作が可能であるとともに、電圧対電流特性にすぐ
れ、低歪であるという特徴がある。
【０００３】
【発明が解決しようとする課題】しかしながら、サイリ
スタ・スイッチは導通する電流の少ない領域では歪が大
きいという問題があり、もう一方のＭＯＳスイッチにお
いては、高耐圧，低オン抵抗のスイッチを実現するには
チップ面積が大きくなるという問題があった。
スタ・スイッチは導通する電流の少ない領域では歪が大
きいという問題があり、もう一方のＭＯＳスイッチにお
いては、高耐圧，低オン抵抗のスイッチを実現するには
チップ面積が大きくなるという問題があった。
【０００４】本発明は、これら従来技術の問題を解決す
るもので集積回路化したときのチップ面積の増大を抑え
つつ、低オン抵抗で歪の少ない半導体スイッチを提供す
ることにある。
るもので集積回路化したときのチップ面積の増大を抑え
つつ、低オン抵抗で歪の少ない半導体スイッチを提供す
ることにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に本発明は、サイリスタに電界効果型トランジスタを組
合せることにより、サイリスタの小電流領域での歪を改
善したものである。
に本発明は、サイリスタに電界効果型トランジスタを組
合せることにより、サイリスタの小電流領域での歪を改
善したものである。
【０００６】
【作用】電流の多い通常時は、サイリスタが主スイッチ
として働き、低オン抵抗のスイッチとして動作する。サ
イリスタが動作しなくなる電流の少ない領域では、もう
一方の電界効果型トランジスタが動作しつづけるため、
スイッチに流れる電流の大半は電界効果型トランジスタ
を通って流れ、サイリスタに代わり電界効果型トランジ
スタが主スイッチとなる。これにより、サイリスタ・ス
イッチ特有の微小電流領域での歪増大を抑えることがで
きる。
として働き、低オン抵抗のスイッチとして動作する。サ
イリスタが動作しなくなる電流の少ない領域では、もう
一方の電界効果型トランジスタが動作しつづけるため、
スイッチに流れる電流の大半は電界効果型トランジスタ
を通って流れ、サイリスタに代わり電界効果型トランジ
スタが主スイッチとなる。これにより、サイリスタ・ス
イッチ特有の微小電流領域での歪増大を抑えることがで
きる。
【０００７】
【実施例】以下、本発明の一実施例を図１により説明す
る。端子１にサイリスタＳ1のアノードとＮ型ＭＯＳト
ランジスタＭ1のドレインを接続し、端子２にサイリス
タＳ1のカソードとＭＯＳトランジスタＭ1のソースを接
続する。制御端子３にＭＯＳトランジスタＭ1のゲート
と抵抗Ｒ1の一端を接続し、抵抗Ｒ1のもう一端をサイリ
スタＳ1のＰゲートに接続する。
る。端子１にサイリスタＳ1のアノードとＮ型ＭＯＳト
ランジスタＭ1のドレインを接続し、端子２にサイリス
タＳ1のカソードとＭＯＳトランジスタＭ1のソースを接
続する。制御端子３にＭＯＳトランジスタＭ1のゲート
と抵抗Ｒ1の一端を接続し、抵抗Ｒ1のもう一端をサイリ
スタＳ1のＰゲートに接続する。
【０００８】ここで制御端子３の電位を端子２の電位よ
り低く設定すると、サイリスタＳ1がオフでＭＯＳトラ
ンジスタＭ1もオフであり、端子１と端子２の間は、高
抵抗のオフ状態となる。次に、制御端子３の電位を端子
２の電位より充分高く、つまり、ＭＯＳトランジスタＭ
1のゲートしきい値電圧以上に設定すると、ＭＯＳトラ
ンジスタＭ1がオンとなり、サイリスタＳ1も抵抗Ｒ1を
通してＰゲートに電流が注入されるためターン・オンす
る。これにより、端子１と端子２の間は低抵抗のオン状
態となる。
り低く設定すると、サイリスタＳ1がオフでＭＯＳトラ
ンジスタＭ1もオフであり、端子１と端子２の間は、高
抵抗のオフ状態となる。次に、制御端子３の電位を端子
２の電位より充分高く、つまり、ＭＯＳトランジスタＭ
1のゲートしきい値電圧以上に設定すると、ＭＯＳトラ
ンジスタＭ1がオンとなり、サイリスタＳ1も抵抗Ｒ1を
通してＰゲートに電流が注入されるためターン・オンす
る。これにより、端子１と端子２の間は低抵抗のオン状
態となる。
【０００９】スイッチ・オンの状態で、端子１から端子
２へ流れる電流は、サイリスタＳ1およびＭＯＳトラン
ジスタＭ1それぞれを通して流れるが、電流量により動
作が異なる。まず電流小の領域では、端子１と端子２の
電圧降下が少なく、サイリスタＳ1は動作しておらず、
スイッチを流れる電流は全てＭＯＳトランジスタＭ1を
通して流れる。つまり、この領域では、ＭＯＳトランジ
スタ単体のスイッチと等価な特性を有す。電流が増大す
ると、端子１と端子２の電圧降下が増し、ついにはサイ
リスタＳ1がオン状態となる。サイリスタＳ1がオンする
と、低抵抗特性を有すＰＮ接合ダイオードの特性とほぼ
等価となり、スイッチに流れる電流の大半は、サイリス
タＳ1を通して流れるようになる。つまり、本スイッチ
の特性は、電流が少ない領域は、ＭＯＳトランジスタＭ
1、電流が多い領域ではサイリスタＳ1の特性を提し、小
電流領域から大電流領域までオン抵抗が低く、歪の少な
い半導体スイッチが得らる。
２へ流れる電流は、サイリスタＳ1およびＭＯＳトラン
ジスタＭ1それぞれを通して流れるが、電流量により動
作が異なる。まず電流小の領域では、端子１と端子２の
電圧降下が少なく、サイリスタＳ1は動作しておらず、
スイッチを流れる電流は全てＭＯＳトランジスタＭ1を
通して流れる。つまり、この領域では、ＭＯＳトランジ
スタ単体のスイッチと等価な特性を有す。電流が増大す
ると、端子１と端子２の電圧降下が増し、ついにはサイ
リスタＳ1がオン状態となる。サイリスタＳ1がオンする
と、低抵抗特性を有すＰＮ接合ダイオードの特性とほぼ
等価となり、スイッチに流れる電流の大半は、サイリス
タＳ1を通して流れるようになる。つまり、本スイッチ
の特性は、電流が少ない領域は、ＭＯＳトランジスタＭ
1、電流が多い領域ではサイリスタＳ1の特性を提し、小
電流領域から大電流領域までオン抵抗が低く、歪の少な
い半導体スイッチが得らる。
【００１０】ここで、ＭＯＳトランジスタＭ1の動作領
域は、小電流領域に限定されるので、半導体スイッチと
して集積回路化する場合、ＭＯＳトランジスタＭ1のサ
イズは小さなものでよく、チップ面積の増大を抑えるこ
とができる。
域は、小電流領域に限定されるので、半導体スイッチと
して集積回路化する場合、ＭＯＳトランジスタＭ1のサ
イズは小さなものでよく、チップ面積の増大を抑えるこ
とができる。
【００１１】なお、本発明は上記実施例に限らず、例え
ばＮ型ＭＯＳトランジスタの代わりにＰ型ＭＯＳトラン
ジスタを用いても良いし、サイリスタのＰゲートの代わ
りにＮゲートを用いて駆動する場合についても同様の効
果が得られることはいうまでもない。
ばＮ型ＭＯＳトランジスタの代わりにＰ型ＭＯＳトラン
ジスタを用いても良いし、サイリスタのＰゲートの代わ
りにＮゲートを用いて駆動する場合についても同様の効
果が得られることはいうまでもない。
【００１２】
【発明の効果】以上、説明したように本発明よれば、小
さなチップ面積で動作電流領域が広く、しかも、低オン
抵抗で歪の少ない半導体スイッチを得ることができる。
さなチップ面積で動作電流領域が広く、しかも、低オン
抵抗で歪の少ない半導体スイッチを得ることができる。
【図１】本発明の一実施例を示す図である。
【図２】従来の半導体スイッチを示す図である。
【図３】第２の従来の半導体スイッチを示す図である。
１…端子、２…端子、３…制御端子、Ｓ1…サイリス
タ、Ｍ1…ＭＯＳトランジスタ、Ｒ1…抵抗。
タ、Ｍ1…ＭＯＳトランジスタ、Ｒ1…抵抗。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 17/72
Claims (1)
- 【請求項１】ＰＮＰＮ構造のサイリスタにおいて、電界
効果型トランジスタのドレインおよびソースを、それぞ
れ前記サイリスタのアノードとカソードに接続し、前記
サイリスタのゲートと前記電界効果型トランジスタのゲ
ートにより、オン・オフ制御することを特徴した半導体
スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP977593A JPH06224721A (ja) | 1993-01-25 | 1993-01-25 | 半導体スイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP977593A JPH06224721A (ja) | 1993-01-25 | 1993-01-25 | 半導体スイッチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06224721A true JPH06224721A (ja) | 1994-08-12 |
Family
ID=11729626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP977593A Withdrawn JPH06224721A (ja) | 1993-01-25 | 1993-01-25 | 半導体スイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06224721A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4864700A (en) * | 1987-12-28 | 1989-09-12 | Yoshida Kogyo K.K. | Buckle assembly |
| US4894890A (en) * | 1987-10-06 | 1990-01-23 | Yoshida Kogyo K. K. | Buckle assembly |
-
1993
- 1993-01-25 JP JP977593A patent/JPH06224721A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4894890A (en) * | 1987-10-06 | 1990-01-23 | Yoshida Kogyo K. K. | Buckle assembly |
| US4864700A (en) * | 1987-12-28 | 1989-09-12 | Yoshida Kogyo K.K. | Buckle assembly |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4994886A (en) | Composite MOS transistor and application to a free-wheel diode | |
| JP3262579B2 (ja) | 金属酸化物半導体電界効果型トランジスタ回路 | |
| EP0650111A2 (en) | Off-line bootstrap startup circuit | |
| US4672584A (en) | CMOS integrated circuit | |
| US5349230A (en) | Diode circuit for high speed switching transistor | |
| JPH08265123A (ja) | ドライバ回路 | |
| JP3149773B2 (ja) | 電流制限回路を備えた絶縁ゲートバイポーラトランジスタ | |
| JPS62115765A (ja) | 半導体装置 | |
| US7723802B2 (en) | Semiconductor device | |
| JPH09129762A (ja) | 半導体装置 | |
| JPS6188563A (ja) | 半導体スイツチ | |
| US5172290A (en) | Gate-source protective circuit for a power mosfet | |
| US6466060B2 (en) | Switching device with separated driving signal input and driving circuit of the same | |
| US6201677B1 (en) | Insulated gate type semiconductor apparatus with a control circuit | |
| US5357157A (en) | Power MOSFET circuit including short circuiting means for detecting the potential of the source terminal | |
| JPH0758326A (ja) | センサ素子付き半導体装置 | |
| JPH06224721A (ja) | 半導体スイッチ | |
| JP2980106B2 (ja) | 集積ｍｏｓパワー・トランジスタを電圧勾配から保護するための構成部品 | |
| JPH1117198A (ja) | 集積ｍｏｓパワー・トランジスタを含むコンポーネントのロジック・ウエルの保護 | |
| JP2581233B2 (ja) | 横型伝導度変調ｍｏｓｆｅｔ | |
| JPH084122B2 (ja) | 半導体装置 | |
| JPH0630440B2 (ja) | 半導体スイツチ | |
| US5543642A (en) | P-channel transistor | |
| JPH02128515A (ja) | インバータ回路 | |
| JP2700026B2 (ja) | 絶縁ゲートバイポーラ導通形トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000404 |