JPH06224873A - 送受タイミング同期方法および制御回路 - Google Patents
送受タイミング同期方法および制御回路Info
- Publication number
- JPH06224873A JPH06224873A JP4340910A JP34091092A JPH06224873A JP H06224873 A JPH06224873 A JP H06224873A JP 4340910 A JP4340910 A JP 4340910A JP 34091092 A JP34091092 A JP 34091092A JP H06224873 A JPH06224873 A JP H06224873A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- clock
- transmission
- reception
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims description 11
- 238000004891 communication Methods 0.000 claims abstract description 12
- 238000010295 mobile communication Methods 0.000 claims abstract description 3
- 230000001360 synchronised effect Effects 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【目的】基地局を経由して通信が行われるＴＤＭＡ移動
通信において、バースト送受信の相手局または上位のネ
ットワークのタイミングに送受タイミング同期をとる際
に生ずる受信側での雑音によるジッターの影響を排除
し、かつ、ＩＣ化，低消費電力化を図る。 【構成】ＴＤＭＡの１フレーム中の自局宛のバースト信
号（１）に含まれた同期信号のフレームタイミングＦＴ
と、自局で発生したフレームクロックＦＣとの位相差を
検出し、当該バースト信号終了後のガードスペースａ
点，ｂ点でその位相差が０になるように自局のクロック
出力を制御して同期させる。
通信において、バースト送受信の相手局または上位のネ
ットワークのタイミングに送受タイミング同期をとる際
に生ずる受信側での雑音によるジッターの影響を排除
し、かつ、ＩＣ化，低消費電力化を図る。 【構成】ＴＤＭＡの１フレーム中の自局宛のバースト信
号（１）に含まれた同期信号のフレームタイミングＦＴ
と、自局で発生したフレームクロックＦＣとの位相差を
検出し、当該バースト信号終了後のガードスペースａ
点，ｂ点でその位相差が０になるように自局のクロック
出力を制御して同期させる。
Description
【０００１】
【産業上の利用分野】本発明は、時分割多重方式等によ
り相互にバースト通信を行う通信系において、相手局も
しくはネットワークに対し、自局の送受タイミングの速
度を同期化する場合に必要となるタイミング同期方法及
び制御回路に関する。
り相互にバースト通信を行う通信系において、相手局も
しくはネットワークに対し、自局の送受タイミングの速
度を同期化する場合に必要となるタイミング同期方法及
び制御回路に関する。
【０００２】
【従来の技術】時分割多重方式等によるバースト通信で
連続情報を授受する場合、送信側の連続情報である連続
送信情報に対し、これを時間軸上で圧縮したバースト情
報、及び該バースト情報を受信し時間軸でもとの連続情
報に伸張した連続受信情報の双方は、速度に関して同期
していることが必要である。上記の連続送信情報，バー
スト情報，及び連続受信情報のタイミング関係の例を図
３に示す。図３は１フレーム当り４個のスロットで構成
される４チャネル時分割多重方式の場合であって、１フ
レーム長の連続送信情報が１スロットのバースト情報に
圧縮され、再び１フレーム長の連続受信情報に伸張され
る様子を示している。なお、図中、中段のバースト情報
には、受信側に必要なバースト受信タイミング抽出用の
プリアンブル、及びバースト情報部分を識別するための
同期信号（図の斜線部分）等の、いわゆるオーバーヘッ
ド信号が一般的に付加される。また、スロットとスロッ
トの間には、当該スロットを占有する通信端末の処理遅
延の偏差や伝送遅延の偏差を許容するための無信号区間
であるカードスペースも必要である。
連続情報を授受する場合、送信側の連続情報である連続
送信情報に対し、これを時間軸上で圧縮したバースト情
報、及び該バースト情報を受信し時間軸でもとの連続情
報に伸張した連続受信情報の双方は、速度に関して同期
していることが必要である。上記の連続送信情報，バー
スト情報，及び連続受信情報のタイミング関係の例を図
３に示す。図３は１フレーム当り４個のスロットで構成
される４チャネル時分割多重方式の場合であって、１フ
レーム長の連続送信情報が１スロットのバースト情報に
圧縮され、再び１フレーム長の連続受信情報に伸張され
る様子を示している。なお、図中、中段のバースト情報
には、受信側に必要なバースト受信タイミング抽出用の
プリアンブル、及びバースト情報部分を識別するための
同期信号（図の斜線部分）等の、いわゆるオーバーヘッ
ド信号が一般的に付加される。また、スロットとスロッ
トの間には、当該スロットを占有する通信端末の処理遅
延の偏差や伝送遅延の偏差を許容するための無信号区間
であるカードスペースも必要である。
【０００３】図３に示したタイミング関係を実現する一
例として、相手局からの受信信号に同期した送受タイミ
ングを生成する場合をとりあげる。この場合に用いられ
るタイミング同期制御回路の従来の構成例を図４に示
す。図中、４１は電圧制御発振回路（ＶＣＯ）であっ
て、制御電圧入力によって制御された周波数を有する発
振波を出力する。４２は、（ＶＣＯ）４１の出力をバー
スト通信のシンボルタイミングの周波数まで分周する分
周回路、４３は受信系から与えられるシンボルタイミン
グ入力ＳＴと分周回路４２の出力との位相比較を行なう
位相比較器、４４は該位相比較器４３の出力から高調波
成分を除去するループフィルタであり、通常１次もしく
は２次の低域ろ波器（ＬＰＦ）で構成され、その出力は
ＶＣＯ４１の制御電圧入力に帰還される。４５は送受タ
イミング生成回路であって、ＶＣＯ４１の出力をクロッ
ク源とし、図３に示したフレームの構成に必要な各種送
受タイミング出力ＴＯを生成して出力する。
例として、相手局からの受信信号に同期した送受タイミ
ングを生成する場合をとりあげる。この場合に用いられ
るタイミング同期制御回路の従来の構成例を図４に示
す。図中、４１は電圧制御発振回路（ＶＣＯ）であっ
て、制御電圧入力によって制御された周波数を有する発
振波を出力する。４２は、（ＶＣＯ）４１の出力をバー
スト通信のシンボルタイミングの周波数まで分周する分
周回路、４３は受信系から与えられるシンボルタイミン
グ入力ＳＴと分周回路４２の出力との位相比較を行なう
位相比較器、４４は該位相比較器４３の出力から高調波
成分を除去するループフィルタであり、通常１次もしく
は２次の低域ろ波器（ＬＰＦ）で構成され、その出力は
ＶＣＯ４１の制御電圧入力に帰還される。４５は送受タ
イミング生成回路であって、ＶＣＯ４１の出力をクロッ
ク源とし、図３に示したフレームの構成に必要な各種送
受タイミング出力ＴＯを生成して出力する。
【０００４】以上の構成において，ＶＣＯ４１，分周回
路４２，位相比較器４３，ループフィルタ４４はＰＬＬ
（Ｐhase Ｌocked Ｌoop)を構成しており、受信系か
ら与えられるシンボルタイミング入力ＳＴに位相同期し
た送受タイミング出力ＴＯを得ることができる。このと
き、ＶＣＯ４１の出力周波数は、分周回路４２の分周数
をＫとおくと、ＳＴの周波数のＫ倍に設定される。
路４２，位相比較器４３，ループフィルタ４４はＰＬＬ
（Ｐhase Ｌocked Ｌoop)を構成しており、受信系か
ら与えられるシンボルタイミング入力ＳＴに位相同期し
た送受タイミング出力ＴＯを得ることができる。このと
き、ＶＣＯ４１の出力周波数は、分周回路４２の分周数
をＫとおくと、ＳＴの周波数のＫ倍に設定される。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、シンボルタイミング入力ＳＴに逐次位相
同期したＶＣＯ出力を送受タイミングの生成源としてい
るので、受信系での雑音による影響でＳＴのジッターが
大きくなった場合、送信系のタイミング生成にも少なか
らぬ影響を与えることになる。上記ジツターの影響はル
ープフィルタ４４、分周数Ｋ，ＶＣＯ４１の利得等によ
って定まるＰＬＬのループ帶域幅により可変できるが、
一般にループ帯域幅を狭くしてジッターの影響を低く抑
圧すると、同期引込の応答速度が遅くなり、系の同期確
立に時間を要するようになる。また、ループフィルタ４
４，ＶＣＯ４１等は一般にＩＣ化に不向きであり、回路
全体の小形化に限界がある等の不具合がある。
来の構成では、シンボルタイミング入力ＳＴに逐次位相
同期したＶＣＯ出力を送受タイミングの生成源としてい
るので、受信系での雑音による影響でＳＴのジッターが
大きくなった場合、送信系のタイミング生成にも少なか
らぬ影響を与えることになる。上記ジツターの影響はル
ープフィルタ４４、分周数Ｋ，ＶＣＯ４１の利得等によ
って定まるＰＬＬのループ帶域幅により可変できるが、
一般にループ帯域幅を狭くしてジッターの影響を低く抑
圧すると、同期引込の応答速度が遅くなり、系の同期確
立に時間を要するようになる。また、ループフィルタ４
４，ＶＣＯ４１等は一般にＩＣ化に不向きであり、回路
全体の小形化に限界がある等の不具合がある。
【０００６】図４の構成のＰＬＬの部分を単純にデイジ
タルＰＬＬに置き換える方法も考えられるが、シンホル
毎のサンプリングでリアルタイムに位相同期を実行する
構成であるため、送受信中のタイミング生成に影響を与
えることは回避できず、上記ジッターの問題は全く解決
できない。このことは、自局の送受タイミングを上位の
ネットワークのタイミングに同期させる場合にも同様に
問題となる。一般にデイジタル通信ネットワークにおけ
るクロック同期系は、基準クロック源の精度が極めて高
いにもかかわらず、従続同期ループの段数が多くなるに
つれ、基準クロックから遠いループでは、ワンダリング
などの現象により一時的に精度が下がることが知られて
いる。このため、従来の構成ではバースト通信の送信系
のタイミング精度が規格を満足しない場合も発生する。
タルＰＬＬに置き換える方法も考えられるが、シンホル
毎のサンプリングでリアルタイムに位相同期を実行する
構成であるため、送受信中のタイミング生成に影響を与
えることは回避できず、上記ジッターの問題は全く解決
できない。このことは、自局の送受タイミングを上位の
ネットワークのタイミングに同期させる場合にも同様に
問題となる。一般にデイジタル通信ネットワークにおけ
るクロック同期系は、基準クロック源の精度が極めて高
いにもかかわらず、従続同期ループの段数が多くなるに
つれ、基準クロックから遠いループでは、ワンダリング
などの現象により一時的に精度が下がることが知られて
いる。このため、従来の構成ではバースト通信の送信系
のタイミング精度が規格を満足しない場合も発生する。
【０００７】本発明の目的は、従来の構成で問題となる
ジッターの影響を回避することができる送受タイミング
同期方法、及びＩＣ化が容易な送受タイミング同期制御
回路を提供することにある。
ジッターの影響を回避することができる送受タイミング
同期方法、及びＩＣ化が容易な送受タイミング同期制御
回路を提供することにある。
【０００８】
【課題を解決するための手段】本発明の送受タイミング
同期方法は、ＴＤＭＡ移動通信におけるバースト信号を
受信して自局の受信処理及び送信同期信号用のクロック
を前記受信バースト信号に同期させるために、フレーム
を構成する複数のバースト信号のうち自局宛の前記バー
スト信号に含まれる同期信号と前記クロックから得られ
るフレームクロックとの位相差をフレーム毎に検出し、
当該バースト信号終了後のガードスペースで前記位相差
が０になるように前記クロックの出力タイミングを制御
するようにしたしたことを特徴とするものである。
同期方法は、ＴＤＭＡ移動通信におけるバースト信号を
受信して自局の受信処理及び送信同期信号用のクロック
を前記受信バースト信号に同期させるために、フレーム
を構成する複数のバースト信号のうち自局宛の前記バー
スト信号に含まれる同期信号と前記クロックから得られ
るフレームクロックとの位相差をフレーム毎に検出し、
当該バースト信号終了後のガードスペースで前記位相差
が０になるように前記クロックの出力タイミングを制御
するようにしたしたことを特徴とするものである。
【０００９】さらに、上記同期方法を実施するための本
発明の送受タイミング同期制御回路は、バースト受信入
力信号を同期基準として送受タイミングの同期をとるた
めに、送受タイミング生成に必要な処理クロック周波数
のＮ倍の周波数のクロック出力を発生するクロック発生
回路と、前記Ｎと外部から与えられる可変数値ΔＮとの
和（Ｎ＋ΔＮ）を分周数として前記クロック発生回路の
出力を分周する可変分周回路と、該可変分周回路の出力
を分周して通信上で定義される１フレームと同一周期の
フレームタイミングクロックを得る分周回路と、該フレ
ームタイミングクロックと前記バースト受信入力信号の
フレームタイミング入力の位相差を検出する位相比較器
と、該位相比較器の出力を一時記憶し、外部から与えら
れるゲートタイミング信号がオン状態のとき該一時記憶
した値を前記可変数値ΔＮとして前記可変分周回路へ出
力するとともに、前記ゲートタイミング信号がオフ状態
に変化したとき該一時記憶値を０にリセットする一時記
憶回路と、前記可変分周回路の出力を用いて所望の送受
タイミング出力と、前記一時記憶回路に供給する前記ゲ
ートタイミング信号とを生成する送受タイミング生成回
路とを備えたことを特徴とするものである。
発明の送受タイミング同期制御回路は、バースト受信入
力信号を同期基準として送受タイミングの同期をとるた
めに、送受タイミング生成に必要な処理クロック周波数
のＮ倍の周波数のクロック出力を発生するクロック発生
回路と、前記Ｎと外部から与えられる可変数値ΔＮとの
和（Ｎ＋ΔＮ）を分周数として前記クロック発生回路の
出力を分周する可変分周回路と、該可変分周回路の出力
を分周して通信上で定義される１フレームと同一周期の
フレームタイミングクロックを得る分周回路と、該フレ
ームタイミングクロックと前記バースト受信入力信号の
フレームタイミング入力の位相差を検出する位相比較器
と、該位相比較器の出力を一時記憶し、外部から与えら
れるゲートタイミング信号がオン状態のとき該一時記憶
した値を前記可変数値ΔＮとして前記可変分周回路へ出
力するとともに、前記ゲートタイミング信号がオフ状態
に変化したとき該一時記憶値を０にリセットする一時記
憶回路と、前記可変分周回路の出力を用いて所望の送受
タイミング出力と、前記一時記憶回路に供給する前記ゲ
ートタイミング信号とを生成する送受タイミング生成回
路とを備えたことを特徴とするものである。
【００１０】
【実施例】（構成）図１は本発明の同期方法を説明する
タイムチャートであり、図２はその一構成例を示すブロ
ック図である。まず、図２の構成から説明する。図中、
１は送受タイミング生成に必要な処理クロック周波数の
Ｎ倍の周波数のクロック出力を発生するクロック発生回
路である。２は可変分周回路であって、外部から与えら
れる可変数値ΔＮと内部で設定される定数Ｎの和（Ｎ＋
ΔＮ）を分周数とし、上記クロック発生回路１からの出
力を分周する。このような回路はプリセット形のカウン
タ回路を用いて容易に実現できる。３は可変分周回路２
の出力を分周してフレームと同一周期のフレームタイミ
ングクロックＦＣを得る分周回路、４は上記ＦＣとフレ
ームタイミングの基準として与えられる受信バースト信
号のフレームタイミング入力ＦＴの位相差を検出する位
相比較器である。本回路はＤタイプフリップフロップの
ように位相差を２値化する回路を用いてもよいし、又、
分周器３の分周出力をＦＴのタイミングでラッチする構
成で位相差を多値化する回路を用いてもよい。５は一時
記憶回路であって、上記位相比較出力を一時記憶し、外
部から与えられるゲートタイミング信号ＧＴがオン状態
のとき、該一時記憶値を前記可変数値ΔＮとして可変分
周回路２に与えるとともに、ＧＴがオフ状態に変化した
とき、一時記憶値を０にリセットする機能を有する。こ
のような機能はフリップフロップで構成されるレジスタ
を用いて容易に実現できる。６は送受タイミング生成回
路であって可変分周回路２の出力を用いて通信回線での
フレーム構成に必要な所望の各種送受タイミング出力Ｔ
Ｏ、および上記ゲートタイミング信号ＧＴを生成する。
タイムチャートであり、図２はその一構成例を示すブロ
ック図である。まず、図２の構成から説明する。図中、
１は送受タイミング生成に必要な処理クロック周波数の
Ｎ倍の周波数のクロック出力を発生するクロック発生回
路である。２は可変分周回路であって、外部から与えら
れる可変数値ΔＮと内部で設定される定数Ｎの和（Ｎ＋
ΔＮ）を分周数とし、上記クロック発生回路１からの出
力を分周する。このような回路はプリセット形のカウン
タ回路を用いて容易に実現できる。３は可変分周回路２
の出力を分周してフレームと同一周期のフレームタイミ
ングクロックＦＣを得る分周回路、４は上記ＦＣとフレ
ームタイミングの基準として与えられる受信バースト信
号のフレームタイミング入力ＦＴの位相差を検出する位
相比較器である。本回路はＤタイプフリップフロップの
ように位相差を２値化する回路を用いてもよいし、又、
分周器３の分周出力をＦＴのタイミングでラッチする構
成で位相差を多値化する回路を用いてもよい。５は一時
記憶回路であって、上記位相比較出力を一時記憶し、外
部から与えられるゲートタイミング信号ＧＴがオン状態
のとき、該一時記憶値を前記可変数値ΔＮとして可変分
周回路２に与えるとともに、ＧＴがオフ状態に変化した
とき、一時記憶値を０にリセットする機能を有する。こ
のような機能はフリップフロップで構成されるレジスタ
を用いて容易に実現できる。６は送受タイミング生成回
路であって可変分周回路２の出力を用いて通信回線での
フレーム構成に必要な所望の各種送受タイミング出力Ｔ
Ｏ、および上記ゲートタイミング信号ＧＴを生成する。
【００１１】
【作用】図２の構成例に基く本発明の作用を図１を用い
て次に説明する。図１は本発明の同期方法を説明するタ
イムチャートである。図中、最上段は受信信号であっ
て、図２の場合と同様、時分割多重数が４の場合を示し
ている。このとき、１フレームは４つのバースト信号、
すなわち、（１），（２），（３），（４）の４スロッ
トで構成され、各スロットには、バースト情報のほか、
プリアンブル，同期信号から成るオーバーヘッド信号が
付加され、バースト信号間にはガードスペースが設けら
れている。また、図のＦＴはフレームタイミング入力、
ＦＣはフレームタイミングクロック、ＧＴはゲートタイ
ミング信号のタイムチャートである。
て次に説明する。図１は本発明の同期方法を説明するタ
イムチャートである。図中、最上段は受信信号であっ
て、図２の場合と同様、時分割多重数が４の場合を示し
ている。このとき、１フレームは４つのバースト信号、
すなわち、（１），（２），（３），（４）の４スロッ
トで構成され、各スロットには、バースト情報のほか、
プリアンブル，同期信号から成るオーバーヘッド信号が
付加され、バースト信号間にはガードスペースが設けら
れている。また、図のＦＴはフレームタイミング入力、
ＦＣはフレームタイミングクロック、ＧＴはゲートタイ
ミング信号のタイムチャートである。
【００１２】さて、今、自局に割り当てられたスロット
を（１）とすると、スロット（１）の同期信号（図の斜
線部）を受信する毎に、その検出結果がフレームタイミ
ングＦＴとなって位相比較器４に入力される。位相比較
器４の他方の入力は可変分周回路２の出力を分周回路３
で分周することにより得られるフレームタイミングクロ
ックＦＣであり、図のＡ，Ｂの各時点でＦＴとＦＣの位
相差が確定する。図の例では、基準となるＦＴに対し、
ＦＣの位相がＡ時点では「遅れ」、Ｂ時点では「進み」
の状態が確定している。このときの位相差は一時記憶回
路５にΔＮとして記憶され、ゲートタイミング信号ＧＴ
が図のａ，ｂの各時点でオン状態になった時に可変分周
回路２に供給される。図の例ではＡ時点の「遅れ」（Δ
Ｎは負）、及びＢ時点の「進み」（ΔＮは正）に対応す
る可変分周回路２の動作は、それぞれａ時点では（Ｎ−
｜ΔＮ｜）分周（位相を進める動作）となり、ｂ時点で
は（Ｎ＋｜ΔＮ｜）分周（位相を遅らせる動作）となる
ので可変分周回路２の出力には、いずれも相手局のタイ
ミングに同期した送受タイミング用の処理周波数が得ら
れ、負帰還制御が実行されることがわかる。但し、｜Δ
Ｎ｜はΔＮの絶対値を示す。
を（１）とすると、スロット（１）の同期信号（図の斜
線部）を受信する毎に、その検出結果がフレームタイミ
ングＦＴとなって位相比較器４に入力される。位相比較
器４の他方の入力は可変分周回路２の出力を分周回路３
で分周することにより得られるフレームタイミングクロ
ックＦＣであり、図のＡ，Ｂの各時点でＦＴとＦＣの位
相差が確定する。図の例では、基準となるＦＴに対し、
ＦＣの位相がＡ時点では「遅れ」、Ｂ時点では「進み」
の状態が確定している。このときの位相差は一時記憶回
路５にΔＮとして記憶され、ゲートタイミング信号ＧＴ
が図のａ，ｂの各時点でオン状態になった時に可変分周
回路２に供給される。図の例ではＡ時点の「遅れ」（Δ
Ｎは負）、及びＢ時点の「進み」（ΔＮは正）に対応す
る可変分周回路２の動作は、それぞれａ時点では（Ｎ−
｜ΔＮ｜）分周（位相を進める動作）となり、ｂ時点で
は（Ｎ＋｜ΔＮ｜）分周（位相を遅らせる動作）となる
ので可変分周回路２の出力には、いずれも相手局のタイ
ミングに同期した送受タイミング用の処理周波数が得ら
れ、負帰還制御が実行されることがわかる。但し、｜Δ
Ｎ｜はΔＮの絶対値を示す。
【００１３】注目すべきことは、負帰還制御を実行する
タイミングである。ＧＴのオン状態が当該受信信号のス
ロット（スロット（１））が終了した後のガードスペー
スで与えられていることである。このようにＧＴのタイ
ミングを与えることにより、送受信中の送受タイミング
生成に影響を与えることのない同期を可能にしている。
即ち、従来のアナログＰＬＬもしくはデイジタルＰＬＬ
を用いる構成におけるリアルタイム位相同期とは全く異
なる間欠的なオフライン処理による位相同期が実現でき
る。
タイミングである。ＧＴのオン状態が当該受信信号のス
ロット（スロット（１））が終了した後のガードスペー
スで与えられていることである。このようにＧＴのタイ
ミングを与えることにより、送受信中の送受タイミング
生成に影響を与えることのない同期を可能にしている。
即ち、従来のアナログＰＬＬもしくはデイジタルＰＬＬ
を用いる構成におけるリアルタイム位相同期とは全く異
なる間欠的なオフライン処理による位相同期が実現でき
る。
【００１４】以上の図１の例は、自局が相手局からの受
信信号に同期した送受タイミングを生成する場合である
が、他の例として上位のネットワークのタイミングに同
期させる場合も全く同様であって、このとき図１のフレ
ームタイミング入力ＦＴはネットワークから自局宛に与
えられることになる。この場合、本発明の構成では、ネ
ットワークのタイミングの精度が一時的に低下しても、
バースト信号の送受信中は同期系が負帰還閉ループ構成
ではなく、完全に自局のクロック発生回路１の周波数精
度に依存した開ループ構成で動作するのでバースト通信
上の規格を満足させることが容易である。
信信号に同期した送受タイミングを生成する場合である
が、他の例として上位のネットワークのタイミングに同
期させる場合も全く同様であって、このとき図１のフレ
ームタイミング入力ＦＴはネットワークから自局宛に与
えられることになる。この場合、本発明の構成では、ネ
ットワークのタイミングの精度が一時的に低下しても、
バースト信号の送受信中は同期系が負帰還閉ループ構成
ではなく、完全に自局のクロック発生回路１の周波数精
度に依存した開ループ構成で動作するのでバースト通信
上の規格を満足させることが容易である。
【００１５】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、相手局もしくは上位のネットワークに対し、雑
音や相手局のタイミング精度に依存しない送受信タイミ
ング生成が可能であるとともに、これを実現する上で、
ＩＣ化，低消費電力化，小形化が容易であるという利点
がある。
よれば、相手局もしくは上位のネットワークに対し、雑
音や相手局のタイミング精度に依存しない送受信タイミ
ング生成が可能であるとともに、これを実現する上で、
ＩＣ化，低消費電力化，小形化が容易であるという利点
がある。
【図１】本発明の同期方法を説明するタイムチャートで
ある。
ある。
【図２】本発明の一構成例図である。
【図３】連続情報とバースト情報のタイミング関係の例
を示す説明図である。
を示す説明図である。
【図４】従来の構成例図である。
１ クロック発生回路 ２ 可変分周回路 ３ 分周回路 ４ 位相比較器 ５ 一時記憶回路 ６ 送受タイミング生成回路 ４１ ＶＣＯ ４２ 分周回路 ４３ 位相比較器 ４４ ループフィルタ ４５ 送受タイミング生成回路
Claims (2)
- 【請求項１】 ＴＤＭＡ移動通信におけるバースト信号
を受信して自局の受信処理及び送信同期信号用のクロッ
クを前記受信バースト信号に同期させるために、 フレームを構成する複数のバースト信号のうち自局宛の
前記バースト信号に含まれる同期信号と前記クロックか
ら得られるフレームクロックとの位相差をフレーム毎に
検出し、当該バースト信号終了後のガードスペースで前
記位相差が０になるように前記クロックの出力タイミン
グを制御するようにした送受タイミング同期方法。 - 【請求項２】 バースト受信入力信号を同期基準として
送受タイミングの同期をとるために、 送受タイミング生成に必要な処理クロック周波数のＮ倍
の周波数のクロック出力を発生するクロック発生回路
と、 前記Ｎと外部から与えられる可変数値ΔＮとの和（Ｎ＋
ΔＮ）を分周数として前記クロック発生回路の出力を分
周する可変分周回路と、 該可変分周回路の出力を分周して通信上で定義される１
フレームと同一周期のフレームタイミングクロックを得
る分周回路と、 該フレームタイミングクロックと前記バースト受信入力
信号のフレームタイミング入力の位相差を検出する位相
比較器と、 該位相比較器の出力を一時記憶し、外部から与えられる
ゲートタイミング信号がオン状態のとき該一時記憶した
値を前記可変数値ΔＮとして前記可変分周回路へ出力す
るとともに、前記ゲートタイミング信号がオフ状態に変
化したとき該一時記憶値を０にリセットする一時記憶回
路と、 前記可変分周回路の出力を用いて所望の送受タイミング
出力と、前記一時記憶回路に供給する前記ゲートタイミ
ング信号とを生成する送受タイミング生成回路とを備え
た送受タイミング同期制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4340910A JP2562773B2 (ja) | 1992-11-30 | 1992-11-30 | 送受タイミング同期方法および制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4340910A JP2562773B2 (ja) | 1992-11-30 | 1992-11-30 | 送受タイミング同期方法および制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06224873A true JPH06224873A (ja) | 1994-08-12 |
| JP2562773B2 JP2562773B2 (ja) | 1996-12-11 |
Family
ID=18341436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4340910A Expired - Lifetime JP2562773B2 (ja) | 1992-11-30 | 1992-11-30 | 送受タイミング同期方法および制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2562773B2 (ja) |
-
1992
- 1992-11-30 JP JP4340910A patent/JP2562773B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2562773B2 (ja) | 1996-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0375770B1 (en) | Fast locking phase-locked loop utilizing frequency estimation | |
| CA2246146C (en) | Direct digital phase synthesis | |
| KR20010079987A (ko) | 클럭 동기화 시스템 및 방법 | |
| JPH04260219A (ja) | 位相同期ループシンセサイザ | |
| JPH08265140A (ja) | 位相同期ループにおいてフィードバック分周比を決定する方法および装置 | |
| US5598448A (en) | Method and apparatus for controlling a digital phase lock loop and within a cordless telephone | |
| JP2929965B2 (ja) | 無線通信端局 | |
| JP2001292188A (ja) | 無線通信装置及びその無線周波数補正方式 | |
| JP2562773B2 (ja) | 送受タイミング同期方法および制御回路 | |
| JP2840569B2 (ja) | 局間クロック同期回路 | |
| JP2562775B2 (ja) | 送受タイミング同期制御回路 | |
| JP2562774B2 (ja) | 送受タイミング同期制御回路 | |
| JP3313318B2 (ja) | Ｐｌｌ回路 | |
| JPH1032489A (ja) | ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ | |
| US5867545A (en) | Phase-locked loop circuit | |
| JPS6059822A (ja) | 周波数変換回路 | |
| JP3034388B2 (ja) | 位相同期発振器 | |
| JPH0267034A (ja) | ビット同期回路 | |
| KR20030033378A (ko) | 피엘엘 위상 고착 시스템 | |
| JPS6348016A (ja) | 周波数シンセサイザ | |
| KR19980083125A (ko) | 동기식 전송모드의 디지털 위상비교기 | |
| JP2000349632A (ja) | 周波数信号生成回路 | |
| JPH05211438A (ja) | ディジタルｐｌｌ装置 | |
| JPH088888A (ja) | クロック選択回路 | |
| JPH06334516A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 16 |