JPH06236926A - 半導体装置の製造方法及びスルーホールの形成方法 - Google Patents
半導体装置の製造方法及びスルーホールの形成方法Info
- Publication number
- JPH06236926A JPH06236926A JP2283293A JP2283293A JPH06236926A JP H06236926 A JPH06236926 A JP H06236926A JP 2283293 A JP2283293 A JP 2283293A JP 2283293 A JP2283293 A JP 2283293A JP H06236926 A JPH06236926 A JP H06236926A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- insulating film
- gas
- etching
- reaction gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 37
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000007789 gas Substances 0.000 claims abstract description 31
- 239000012495 reaction gas Substances 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000000654 additive Substances 0.000 claims abstract description 13
- 230000000996 additive effect Effects 0.000 claims abstract description 13
- 238000001312 dry etching Methods 0.000 claims description 15
- 239000000203 mixture Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 2
- 239000010931 gold Substances 0.000 abstract description 2
- 229910052737 gold Inorganic materials 0.000 abstract description 2
- 239000010936 titanium Substances 0.000 abstract description 2
- 229910052719 titanium Inorganic materials 0.000 abstract description 2
- 230000008569 process Effects 0.000 description 12
- 150000001875 compounds Chemical class 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 テーパ角が大きくエッジのないスルーホール
を形成する。 【構成】 ＧａＡｓ基板１１０に素子を形成した後、絶
縁膜１２０を形成する（図１（ａ））。レジスト１３０
塗布後、スルーホールを設ける部分１４０のレジスト１
３０を除去する（図１（ｂ））。ＲＩＥにて主反応ガス
ＣＦ4 、添加ガスＯ2 ガスの混合ガスを反応ガス２３０
として等方性のエッチングをした後、ＣＦ4 ガスのみで
異方性のエッチングをする。レジスト１３０を除去し
（図１（ｄ））、チタンを５００オングストローム、金
を４５００オングストローム蒸着し配線パターン１６０
を形成して、ＩＣを完成させる。
を形成する。 【構成】 ＧａＡｓ基板１１０に素子を形成した後、絶
縁膜１２０を形成する（図１（ａ））。レジスト１３０
塗布後、スルーホールを設ける部分１４０のレジスト１
３０を除去する（図１（ｂ））。ＲＩＥにて主反応ガス
ＣＦ4 、添加ガスＯ2 ガスの混合ガスを反応ガス２３０
として等方性のエッチングをした後、ＣＦ4 ガスのみで
異方性のエッチングをする。レジスト１３０を除去し
（図１（ｄ））、チタンを５００オングストローム、金
を４５００オングストローム蒸着し配線パターン１６０
を形成して、ＩＣを完成させる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路の層間
配線技術に関する。
配線技術に関する。
【０００２】
【従来の技術】半導体集積回路（ＩＣ）においては、基
板に形成された素子を、その表面に形成された酸化膜，
窒化膜などで保護するとともに、表面の膜で絶縁しこの
膜上に配線を形成して所望の回路が構成されている。特
に、集積度が高くなると、配線に要する面積が大きくな
るため、配線を多層化し、基板内に配置された各素子間
の結合に自由度を与え、高密度のデバイスを形成させる
ことが必要になる。そのために絶縁膜にスルーホール
（コンタクトホール，ＶＩＡホールとも呼ばれる）が設
けられ、このスルーホールを介して基板の素子と絶縁膜
上との間だけでなく、層間の配線が行われている。
板に形成された素子を、その表面に形成された酸化膜，
窒化膜などで保護するとともに、表面の膜で絶縁しこの
膜上に配線を形成して所望の回路が構成されている。特
に、集積度が高くなると、配線に要する面積が大きくな
るため、配線を多層化し、基板内に配置された各素子間
の結合に自由度を与え、高密度のデバイスを形成させる
ことが必要になる。そのために絶縁膜にスルーホール
（コンタクトホール，ＶＩＡホールとも呼ばれる）が設
けられ、このスルーホールを介して基板の素子と絶縁膜
上との間だけでなく、層間の配線が行われている。
【０００３】また、集積度の向上とともにスルーホール
自体も微細化し、エッチングの方法として異方性の大き
いＲＩＥ，ＲＩＢＥが主流となるのだが、スルーホール
の内壁が垂直になる。所望の動作をするＩＣを得るに
は、配線に不良が発生するのを極力抑える必要があり、
そのための代表的なものとしてテーパを付けるものや平
坦化法と呼ばれる方法がある。
自体も微細化し、エッチングの方法として異方性の大き
いＲＩＥ，ＲＩＢＥが主流となるのだが、スルーホール
の内壁が垂直になる。所望の動作をするＩＣを得るに
は、配線に不良が発生するのを極力抑える必要があり、
そのための代表的なものとしてテーパを付けるものや平
坦化法と呼ばれる方法がある。
【０００４】テーパを付けるものに関しては、層間絶縁
膜をＳｉＮ／ＳｉＯ2 などの積層構造とし上層にプラズ
マエッチングを施す方法や、エッチング時のレジスト後
退を利用するもの、等方性エッチングと異方性エッチン
グとをミックスする方法がある。
膜をＳｉＮ／ＳｉＯ2 などの積層構造とし上層にプラズ
マエッチングを施す方法や、エッチング時のレジスト後
退を利用するもの、等方性エッチングと異方性エッチン
グとをミックスする方法がある。
【０００５】平坦化法としては、例えば、塗布法，エッ
チバック法，バイアススパッタ法，リストオフ法などが
ある。これらは、流動物の塗布，エッチング，スパッタ
リングなどにより表面の絶縁膜を平坦化するものであ
る。また、絶縁膜の表面が平坦であっても、その上下間
の配線のために設けられるスルーホールによる凹凸が生
じる。急峻なスルーホールの段差を緩和するために様々
な方法がある。例えば、スルーホールにテーパをつけて
ポリシリコン，金属などの導体を埋め込む方法，選択Ｃ
ＶＤ法，バイアススパッタリング法，リストオフ法など
がある。
チバック法，バイアススパッタ法，リストオフ法などが
ある。これらは、流動物の塗布，エッチング，スパッタ
リングなどにより表面の絶縁膜を平坦化するものであ
る。また、絶縁膜の表面が平坦であっても、その上下間
の配線のために設けられるスルーホールによる凹凸が生
じる。急峻なスルーホールの段差を緩和するために様々
な方法がある。例えば、スルーホールにテーパをつけて
ポリシリコン，金属などの導体を埋め込む方法，選択Ｃ
ＶＤ法，バイアススパッタリング法，リストオフ法など
がある。
【０００６】
【発明が解決しようとする課題】平坦化プロセスでは、
例えば、膜を一旦形成してエッチバックする、という工
程がなされ、また、スルーホール埋込工程では、例え
ば、エッチングした後に金属をスパッタリングし不要部
分を除去する、という工程がなされる。このような従来
の工程では、ＩＣを製造する上で工程が増加するという
問題がある。このことは、設備の面だけでなく製造の面
でもコストの増加を招くことになる。これに対し、スル
ーホールの埋込をしなければ、段差ができて段線を起こ
したり信頼性の低下を招くことになるなどの問題が生じ
ることになる。これは、十分なテーパ角のついたスルー
ホールを得るのが難しいことに起因する。特に、化合物
半導体では、Ｓｉと異なる材料を基板に用いていること
から現在確実に適用し得る方法は限定されたものになっ
ている。
例えば、膜を一旦形成してエッチバックする、という工
程がなされ、また、スルーホール埋込工程では、例え
ば、エッチングした後に金属をスパッタリングし不要部
分を除去する、という工程がなされる。このような従来
の工程では、ＩＣを製造する上で工程が増加するという
問題がある。このことは、設備の面だけでなく製造の面
でもコストの増加を招くことになる。これに対し、スル
ーホールの埋込をしなければ、段差ができて段線を起こ
したり信頼性の低下を招くことになるなどの問題が生じ
ることになる。これは、十分なテーパ角のついたスルー
ホールを得るのが難しいことに起因する。特に、化合物
半導体では、Ｓｉと異なる材料を基板に用いていること
から現在確実に適用し得る方法は限定されたものになっ
ている。
【０００７】また、上述のテーパを付ける方法では、絶
縁膜を変更したりエッチング方法を変更することを必要
としているので、工程が増加し面倒なものになる。
縁膜を変更したりエッチング方法を変更することを必要
としているので、工程が増加し面倒なものになる。
【０００８】本発明は、上述の問題点に鑑み、良好なテ
ーパ角をもつスルーホールを簡便な工程で形成すること
をその目的とする。
ーパ角をもつスルーホールを簡便な工程で形成すること
をその目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置の製造方法は、基板上に絶縁膜
を形成し、この絶縁膜のドライエッチング（特に、反応
性イオンエッチング）をしてスルーホールを形成し、ス
ルーホールを介して絶縁膜の上下間の配線を形成する半
導体装置の製造方法であって、絶縁膜のエッチングに主
として寄与する主反応ガスと主として寄与しない添加ガ
スとが混合されたドライエッチングの反応ガスの組成を
変化させてドライエッチングをすることによりスルーホ
ールを形成する。
に、本発明の半導体装置の製造方法は、基板上に絶縁膜
を形成し、この絶縁膜のドライエッチング（特に、反応
性イオンエッチング）をしてスルーホールを形成し、ス
ルーホールを介して絶縁膜の上下間の配線を形成する半
導体装置の製造方法であって、絶縁膜のエッチングに主
として寄与する主反応ガスと主として寄与しない添加ガ
スとが混合されたドライエッチングの反応ガスの組成を
変化させてドライエッチングをすることによりスルーホ
ールを形成する。
【００１０】配線の上下間の絶縁膜は単層で構成される
ことを特徴としても良い。
ことを特徴としても良い。
【００１１】主反応ガス及び添加ガスを含む反応ガスに
よるドライエッチングに続けて、添加ガスを除いた反応
ガスにてドライエッチングをすることを特徴としても良
い。
よるドライエッチングに続けて、添加ガスを除いた反応
ガスにてドライエッチングをすることを特徴としても良
い。
【００１２】絶縁膜がシリコンを含んだ材料（ＳｉＮ，
ＳｉＯＮ，ＳｉＯ2 など）で形成されている場合、主反
応ガスはフッ素を含むガス（例えば、ＣＦ4 ，Ｃ
2 Ｆ6 ，ＳＦ6 ，Ｃ3 Ｆ8 などやこれらを主たる成分と
して混合したもの）であることを特徴しても良いし、さ
らに添加ガスは酸素を含むガス（例えば、Ｏ2 などやこ
れらを主たる成分として混合したもの）であることを特
徴しても良い。
ＳｉＯＮ，ＳｉＯ2 など）で形成されている場合、主反
応ガスはフッ素を含むガス（例えば、ＣＦ4 ，Ｃ
2 Ｆ6 ，ＳＦ6 ，Ｃ3 Ｆ8 などやこれらを主たる成分と
して混合したもの）であることを特徴しても良いし、さ
らに添加ガスは酸素を含むガス（例えば、Ｏ2 などやこ
れらを主たる成分として混合したもの）であることを特
徴しても良い。
【００１３】本発明のスルーホールの形成方法は、基板
上に絶縁膜を形成し、この絶縁膜をエッチングしてスル
ーホールを形成するスルーホールの形成方法であって、
その反応ガスの組成を変化させてドライエッチングをす
ることによりスルーホールを形成する。
上に絶縁膜を形成し、この絶縁膜をエッチングしてスル
ーホールを形成するスルーホールの形成方法であって、
その反応ガスの組成を変化させてドライエッチングをす
ることによりスルーホールを形成する。
【００１４】
【作用】本発明では、基板上に形成され、シリコン及び
窒素を含んだ絶縁膜がフッ素を含むガスのプラズマによ
ってエッチングされる。このプラズマによるエッチング
の過程は複雑なものであるが、反応ガスの組成を変化さ
せることでエッチングされる形状が変化し、組成変化に
応じた形状のスルーホールが形成される。
窒素を含んだ絶縁膜がフッ素を含むガスのプラズマによ
ってエッチングされる。このプラズマによるエッチング
の過程は複雑なものであるが、反応ガスの組成を変化さ
せることでエッチングされる形状が変化し、組成変化に
応じた形状のスルーホールが形成される。
【００１５】特に、絶縁膜を単層で構成しているので、
多種のものを積層する場合に比べて工程が簡単なものと
なる。
多種のものを積層する場合に比べて工程が簡単なものと
なる。
【００１６】また、主反応ガス及び添加ガスを含む反応
ガスによるドライエッチングでは等方的なエッチングと
なり、添加ガスの組成を減らした反応ガスによるドライ
エッチングでは異方的なエッチングになる。これらのエ
ッチングが組み合わされことになり、テーパ角の付いた
スルーホールが形成される。
ガスによるドライエッチングでは等方的なエッチングと
なり、添加ガスの組成を減らした反応ガスによるドライ
エッチングでは異方的なエッチングになる。これらのエ
ッチングが組み合わされことになり、テーパ角の付いた
スルーホールが形成される。
【００１７】
【実施例】この実施例は、スルーホールの形状をドライ
エッチングでコントロールすることで所望のエッチング
形状を得て、段線やショートをなくし信頼性の向上を図
るものである。この実施例では、絶縁膜としてＳｉＯx
Ｎy を用い、この絶縁膜に対するエッチング用の主反応
ガスとしてＣＦ4 ガスを用いる。以下、本発明の実施例
を図面を参照して説明する。
エッチングでコントロールすることで所望のエッチング
形状を得て、段線やショートをなくし信頼性の向上を図
るものである。この実施例では、絶縁膜としてＳｉＯx
Ｎy を用い、この絶縁膜に対するエッチング用の主反応
ガスとしてＣＦ4 ガスを用いる。以下、本発明の実施例
を図面を参照して説明する。
【００１８】図１は、本実施例の半導体装置の製造工程
の概略を示したものである。この例は、半導体ウェハに
ＧａＡｓを使用し、化合物半導体ＩＣを製造する場合の
ものである。この図をもとに順を追って製造工程を説明
する。
の概略を示したものである。この例は、半導体ウェハに
ＧａＡｓを使用し、化合物半導体ＩＣを製造する場合の
ものである。この図をもとに順を追って製造工程を説明
する。
【００１９】まず、ＧａＡｓ基板１１０に通常の半導体
ウェハプロセス技術にて素子（例えばＭＥＳＦＥＴ，Ｈ
ＥＭＴなど）を形成する。化合物半導体ＩＣでは、通
常、ＣＶＤ法，スパッタ法により絶縁膜としてＳｉ
０2 ，Ｓｉ3 Ｎ4 ，ＳｉＯx Ｎy などが用いられる。こ
こでは、スルーホールを設ける部分近傍にプラズマＣＶ
ＤでＳｉＯx Ｎy の絶縁膜１２０を８０００オングスト
ローム形成している（図１（ａ））。また、図ではＧａ
Ａｓ基板１１０に形成された素子については省略してい
る。つぎに、レジスト１３０を塗布し、通常のフォトリ
ソグラフィ技術にてスルーホールを設ける部分１４０な
ど（絶縁膜１２０を除去すべき部分）についてレジスト
１３０を除去する（図１（ｂ））。
ウェハプロセス技術にて素子（例えばＭＥＳＦＥＴ，Ｈ
ＥＭＴなど）を形成する。化合物半導体ＩＣでは、通
常、ＣＶＤ法，スパッタ法により絶縁膜としてＳｉ
０2 ，Ｓｉ3 Ｎ4 ，ＳｉＯx Ｎy などが用いられる。こ
こでは、スルーホールを設ける部分近傍にプラズマＣＶ
ＤでＳｉＯx Ｎy の絶縁膜１２０を８０００オングスト
ローム形成している（図１（ａ））。また、図ではＧａ
Ａｓ基板１１０に形成された素子については省略してい
る。つぎに、レジスト１３０を塗布し、通常のフォトリ
ソグラフィ技術にてスルーホールを設ける部分１４０な
ど（絶縁膜１２０を除去すべき部分）についてレジスト
１３０を除去する（図１（ｂ））。
【００２０】こうして得られた基板１１０をドライエッ
チングでエッチングする。この場合、通常の平行平板型
反応性イオンエッチング（ＲＩＥ）装置にてエッチング
を行うのであるが、まず、その反応ガス２３０に主反応
ガスにＣＦ4 ガス、添加ガスとしてＯ2 （酸素）ガスの
混合ガスを用いて行う（図１（ｃ））。ＣＦ4 ガスの流
量９５ｓｃｃｍ、Ｏ2 ガスの流量５ｓｃｃｍにして反応
ガス２３０をチャンバー２１０（エッチング室）内に導
入し、チャンバー２１０内の圧力が２５ｐａとなるよう
に排気して調整する。平行平板電極に高周波電源２２０
から１３．５６ＭＨｚの高周波電力を０．１６Ｗ／ｃｍ
2 印加する。このときのエッチングレートは２０００オ
ングストローム／ｍｉｎである。２分間エッチングし４
０００オングストローム除去する。この条件では、絶縁
膜１２０は等方的にエッチングされる。そのため、図２
（ａ）のように絶縁膜１２０上のレジスト１３０が除去
された部分１４０が、図２（ｂ）のようにエッチングさ
れることになる。
チングでエッチングする。この場合、通常の平行平板型
反応性イオンエッチング（ＲＩＥ）装置にてエッチング
を行うのであるが、まず、その反応ガス２３０に主反応
ガスにＣＦ4 ガス、添加ガスとしてＯ2 （酸素）ガスの
混合ガスを用いて行う（図１（ｃ））。ＣＦ4 ガスの流
量９５ｓｃｃｍ、Ｏ2 ガスの流量５ｓｃｃｍにして反応
ガス２３０をチャンバー２１０（エッチング室）内に導
入し、チャンバー２１０内の圧力が２５ｐａとなるよう
に排気して調整する。平行平板電極に高周波電源２２０
から１３．５６ＭＨｚの高周波電力を０．１６Ｗ／ｃｍ
2 印加する。このときのエッチングレートは２０００オ
ングストローム／ｍｉｎである。２分間エッチングし４
０００オングストローム除去する。この条件では、絶縁
膜１２０は等方的にエッチングされる。そのため、図２
（ａ）のように絶縁膜１２０上のレジスト１３０が除去
された部分１４０が、図２（ｂ）のようにエッチングさ
れることになる。
【００２１】そして、Ｏ2 ガスの供給を停止し、ＣＦ4
ガスのみで行う。ＣＦ4 ガスの流量３０ｓｃｃｍ、チャ
ンバー２１０内の圧力７ｐａ、高周波電力０．２３Ｗ／
ｃｍ2 の条件でエッチングをすることにより、絶縁膜１
２０のエッチングは異方性をもつものになり、図２
（ｃ）のように垂直にエッチングされた形状が得られ
る。
ガスのみで行う。ＣＦ4 ガスの流量３０ｓｃｃｍ、チャ
ンバー２１０内の圧力７ｐａ、高周波電力０．２３Ｗ／
ｃｍ2 の条件でエッチングをすることにより、絶縁膜１
２０のエッチングは異方性をもつものになり、図２
（ｃ）のように垂直にエッチングされた形状が得られ
る。
【００２２】この後、Ｏ2 プラズマアッシングによって
レジスト１３０を除去する（図２（ｄ）、図１
（ｄ））。スルーホール１５０は、その端部に等方的な
エッチングより大きなテーパが形成されたものになって
いる。これを拡大したのが図３である。そして、通常の
化合物半導体ＩＣの場合と同様に、チタンを５００オン
グストローム、金を４５００オングストローム蒸着し配
線パターン１６０を形成して、ＩＣを完成させる。
レジスト１３０を除去する（図２（ｄ）、図１
（ｄ））。スルーホール１５０は、その端部に等方的な
エッチングより大きなテーパが形成されたものになって
いる。これを拡大したのが図３である。そして、通常の
化合物半導体ＩＣの場合と同様に、チタンを５００オン
グストローム、金を４５００オングストローム蒸着し配
線パターン１６０を形成して、ＩＣを完成させる。
【００２３】スルーホール１５０は、テーパをもち、配
線１６０は段差が小さいものになる。そのため、断線の
原因となるエッジの発生が抑えられ、スルーホール１５
０の埋込が良好になされている。配線を良好に形成する
ことができ、半導体装置を信頼性が高く、歩留まりの良
いものにすることができる。また、絶縁膜を積層構造で
なく単層構造で形成し反応ガスの組成を変えて異方性、
等方性エッチングを組み合わせているため、前述の従来
のものと比較して簡単な工程で行われる。スルーホール
１５０にテーパをもたせるための工程の変更が簡単なも
ので済む。
線１６０は段差が小さいものになる。そのため、断線の
原因となるエッジの発生が抑えられ、スルーホール１５
０の埋込が良好になされている。配線を良好に形成する
ことができ、半導体装置を信頼性が高く、歩留まりの良
いものにすることができる。また、絶縁膜を積層構造で
なく単層構造で形成し反応ガスの組成を変えて異方性、
等方性エッチングを組み合わせているため、前述の従来
のものと比較して簡単な工程で行われる。スルーホール
１５０にテーパをもたせるための工程の変更が簡単なも
ので済む。
【００２４】シリコン半導体では８００℃程度の高温で
アルミニウムをリフローしリストオフして配線すること
が可能である。しかし、化合物半導体では、比較的低温
のプロセスで行うのが望ましいので、本発明のように低
温のプロセスで配線の可能なものが特に有効である。ま
た、本発明では信頼性が高く、歩留まりの良いものにす
ることができるので、化合物半導体のようなＩＣの製造
をする上で効果的なコスト削減を図ることができる。
アルミニウムをリフローしリストオフして配線すること
が可能である。しかし、化合物半導体では、比較的低温
のプロセスで行うのが望ましいので、本発明のように低
温のプロセスで配線の可能なものが特に有効である。ま
た、本発明では信頼性が高く、歩留まりの良いものにす
ることができるので、化合物半導体のようなＩＣの製造
をする上で効果的なコスト削減を図ることができる。
【００２５】本発明は前述の実施例に限らず様々な変形
が可能である。
が可能である。
【００２６】例えば、配線は、基板と絶縁膜上との２層
配線の例を示したが、その集積度、配線トポロジーなど
に応じて配線は３層，４層など多層配線にしても良い。
配線の例を示したが、その集積度、配線トポロジーなど
に応じて配線は３層，４層など多層配線にしても良い。
【００２７】つぎに、主反応ガス、添加ガスの組み合わ
せは前述の実施例に限らず様々なものを用い得る。Ｓｉ
Ｏx Ｎy については主反応ガスとしてＣＦ4 ，Ｃ
2 Ｆ6 ，ＳＦ6 ，Ｃ3 Ｆ8 など様々なものが可能であ
り、添加ガスはＳｉＯx Ｎy と反応しないものであれば
様々なものを用い得るものと考えられる。また、ＳｉＯ
x Ｎy以外の絶縁膜についても同様に、その絶縁膜と反
応するものを主反応ガス、しないものを添加ガスとする
ことができる。
せは前述の実施例に限らず様々なものを用い得る。Ｓｉ
Ｏx Ｎy については主反応ガスとしてＣＦ4 ，Ｃ
2 Ｆ6 ，ＳＦ6 ，Ｃ3 Ｆ8 など様々なものが可能であ
り、添加ガスはＳｉＯx Ｎy と反応しないものであれば
様々なものを用い得るものと考えられる。また、ＳｉＯ
x Ｎy以外の絶縁膜についても同様に、その絶縁膜と反
応するものを主反応ガス、しないものを添加ガスとする
ことができる。
【００２８】さらに、圧力、印加する高周波電力につい
ても様々な条件にすることができる。また、反応ガスの
組成を様々に変化させることで、スルーホールの形状が
異なったものをうることができる。
ても様々な条件にすることができる。また、反応ガスの
組成を様々に変化させることで、スルーホールの形状が
異なったものをうることができる。
【００２９】
【発明の効果】以上の通り本発明によれば、反応ガスの
組成を変化させることでエッチングされる形状が変化
し、組成変化に応じた形状のスルーホールを形成するこ
とができ、１回のエッチング工程でその端部にテーパー
角をもつスルーホールを形成することができる。そのた
め、断線の原因となるエッジの発生が抑えられるので、
半導体装置に設けられる配線を良好に形成することがで
き、半導体装置を信頼性が高く、歩留まりの良いものに
することができる。
組成を変化させることでエッチングされる形状が変化
し、組成変化に応じた形状のスルーホールを形成するこ
とができ、１回のエッチング工程でその端部にテーパー
角をもつスルーホールを形成することができる。そのた
め、断線の原因となるエッジの発生が抑えられるので、
半導体装置に設けられる配線を良好に形成することがで
き、半導体装置を信頼性が高く、歩留まりの良いものに
することができる。
【図１】本発明の半導体装置の製造工程の概要を示す
図。
図。
【図２】図１でエッチングの様子を示す図。
【図３】スルーホールに配線をした様子を示す図。
１１０…基板、１２０…絶縁膜、１５０…スルーホー
ル、１６０…配線パターン、２３０…反応ガス。
ル、１６０…配線パターン、２３０…反応ガス。
Claims (5)
- 【請求項１】 基板上に絶縁膜を形成し、この絶縁膜の
ドライエッチングをしてスルーホールを形成し、前記ス
ルーホールを介して前記絶縁膜の上下間の配線を形成す
る半導体装置の製造方法であって、 前記絶縁膜のエッチングに主として寄与する主反応ガス
と主として寄与しない添加ガスとが混合された前記ドラ
イエッチングの反応ガスの組成を変化させて前記ドライ
エッチングをすることにより前記スルーホールを形成す
る半導体装置の製造方法。 - 【請求項２】 前記配線の上下間の前記絶縁膜は単層で
構成されることを特徴とする請求項１記載の半導体装置
の製造方法。 - 【請求項３】 前記主反応ガス及び前記添加ガスを含む
反応ガスによる前記ドライエッチングに続けて、前記添
加ガスを除いた反応ガスにて前記ドライエッチングをす
ることを特徴とする請求項２記載の半導体装置の製造方
法。 - 【請求項４】 前記絶縁膜は、シリコンを含んだ材料で
形成され、 前記主反応ガスはフッ素を含むガスであり、 前記添加ガスは酸素を含むガスであることを特徴とする
請求項２記載の半導体装置の製造方法。 - 【請求項５】 基板上に絶縁膜を形成し、この絶縁膜を
エッチングしてスルーホールを形成するスルーホールの
形成方法であって、 その反応ガスの組成を変化させてドライエッチングをす
ることにより前記スルーホールを形成するスルーホール
の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2283293A JPH06236926A (ja) | 1993-02-10 | 1993-02-10 | 半導体装置の製造方法及びスルーホールの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2283293A JPH06236926A (ja) | 1993-02-10 | 1993-02-10 | 半導体装置の製造方法及びスルーホールの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06236926A true JPH06236926A (ja) | 1994-08-23 |
Family
ID=12093679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2283293A Pending JPH06236926A (ja) | 1993-02-10 | 1993-02-10 | 半導体装置の製造方法及びスルーホールの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06236926A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101383303B (zh) | 2007-07-23 | 2012-02-29 | 瑞萨电子株式会社 | 半导体装置及其制造方法 |
-
1993
- 1993-02-10 JP JP2283293A patent/JPH06236926A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101383303B (zh) | 2007-07-23 | 2012-02-29 | 瑞萨电子株式会社 | 半导体装置及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2611615B2 (ja) | 半導体装置の製造方法 | |
| KR100223507B1 (ko) | 반도체 장치 제조 방법 | |
| JPH06283525A (ja) | 金属配線の形成方法 | |
| JP2006013190A (ja) | 半導体装置の製造方法 | |
| JPH0745616A (ja) | 半導体装置の製造方法 | |
| JPH0682759B2 (ja) | 導電性スタツドの形成方法 | |
| JP3346475B2 (ja) | 半導体集積回路の製造方法、半導体集積回路 | |
| KR20010098774A (ko) | 반도체 장치와 그 제조 방법 | |
| JP3312604B2 (ja) | 半導体装置の製造方法 | |
| JPH11162982A (ja) | 半導体装置の製造方法 | |
| US20040048203A1 (en) | Method of manufacturing a semiconductor device for high speed operation and low power consumption | |
| JPH06236926A (ja) | 半導体装置の製造方法及びスルーホールの形成方法 | |
| JP3097338B2 (ja) | コンタクトホールの形成方法 | |
| JP2000077396A (ja) | 半導体装置及びその製造方法 | |
| JP3132446B2 (ja) | 半導体装置の製造方法 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| JPH1041385A (ja) | 半導体装置及びその製造方法 | |
| JP3353524B2 (ja) | 接続孔を形成する工程を有する半導体装置の製造方法 | |
| US7001692B2 (en) | Method of forming a mask having nitride film | |
| CN100419993C (zh) | 制造半导体器件的方法 | |
| JPH06208976A (ja) | 半導体装置の製造方法及びスルーホールの形成方法 | |
| CN113314500B (zh) | 半导体结构与其制作方法 | |
| JP3099813B2 (ja) | 半導体装置の製造方法 | |
| KR100435262B1 (ko) | 다층 배선 구조를 갖는 반도체 소자 및 그 제조방법 | |
| JPH06244286A (ja) | 半導体装置の製造方法 |