JPH0623792B2 - 輝度補間式波形表示装置 - Google Patents
輝度補間式波形表示装置Info
- Publication number
- JPH0623792B2 JPH0623792B2 JP1254973A JP25497389A JPH0623792B2 JP H0623792 B2 JPH0623792 B2 JP H0623792B2 JP 1254973 A JP1254973 A JP 1254973A JP 25497389 A JP25497389 A JP 25497389A JP H0623792 B2 JPH0623792 B2 JP H0623792B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- time axis
- data
- memory
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入力波形信号を逐次サンプリングし、隣合う
時間軸アドレスのサンプリングデータ間を直線的な輝度
補間のためにドットで継ないでビットマップメモリに記
憶させ、このメモリを時間軸アドレス方向へラスタ走査
に対応して読出すことによりドットパターンの波形表示
を行う輝度補間式波形表示装置に関するものである。
時間軸アドレスのサンプリングデータ間を直線的な輝度
補間のためにドットで継ないでビットマップメモリに記
憶させ、このメモリを時間軸アドレス方向へラスタ走査
に対応して読出すことによりドットパターンの波形表示
を行う輝度補間式波形表示装置に関するものである。
この種の装置によれば、入力波形信号の特定領域を繰返
し表示すること等が可能になる。しかしながら、従来ビ
ットマップメモリに対する直線的に輝度補間したドット
波形データの書込みは、補間データをCPU 処理により作
成して一旦メモリに記憶させた後に、ビットマップメモ
リに対応アドレスにアドレス指定を行って転送してい
た。
し表示すること等が可能になる。しかしながら、従来ビ
ットマップメモリに対する直線的に輝度補間したドット
波形データの書込みは、補間データをCPU 処理により作
成して一旦メモリに記憶させた後に、ビットマップメモ
リに対応アドレスにアドレス指定を行って転送してい
た。
したがって、回路処理が複雑であり、処理時間も長かっ
た。
た。
よって、本発明は、簡単な回路構成で輝度補間を行い、
しかも簡単にビットマップメモリに書込める輝度補間式
波形表示装置を提供することを目的とする。
しかも簡単にビットマップメモリに書込める輝度補間式
波形表示装置を提供することを目的とする。
本発明は、この目的を達成するために、ビットマップメ
モリとして、読出し方向と直交方向へ２値データを逐次
クロック入力ごとにシフトさせて書込むことのできるそ
れ自体周知のメモリを利用することを前提にして、第１
図に示すように構成した。即ち、入力波形信号をサンプ
リング回路１で逐次サンプリングして表示面に対応する
時間軸アドレスに対する振幅データを記憶するメモリ２
と、表示面における時間軸アドレス方向に対して直交方
向の所定の振幅アドレス数分のシリアルドットデータを
各時間軸アドレスごとに逐次クロックに同期して作成す
るシリアルドットデータ作成手段であって、メモリ２か
ら隣合う時間軸アドレス振幅データを順に読出すことに
より、これらの振幅データ間を直線的に輝度補間するよ
うにドットデータで継なぐシリアルドットデータ作成手
段３と、シリアルドットデータを所属の時間軸アドレス
の各振幅アドレスにクロック入力に同期してシフトさせ
つつ書込み可能で、かつ読出しモード及び書込みモード
へ同時に設定可能な少なくとも２領域を有する、表示面
に対応したビットマップメモリ４と、２領域の一方を読
出しモード及び他方を書込みモードに同時に設定すると
共に、これらモードを交互に切換え設定するメモリ制御
手段５と、ビットマップメモリを時間軸アドレス方向へ
順に読出してラスタ走査により表示面に表示を行う波形
表示装置６とを備えている。
モリとして、読出し方向と直交方向へ２値データを逐次
クロック入力ごとにシフトさせて書込むことのできるそ
れ自体周知のメモリを利用することを前提にして、第１
図に示すように構成した。即ち、入力波形信号をサンプ
リング回路１で逐次サンプリングして表示面に対応する
時間軸アドレスに対する振幅データを記憶するメモリ２
と、表示面における時間軸アドレス方向に対して直交方
向の所定の振幅アドレス数分のシリアルドットデータを
各時間軸アドレスごとに逐次クロックに同期して作成す
るシリアルドットデータ作成手段であって、メモリ２か
ら隣合う時間軸アドレス振幅データを順に読出すことに
より、これらの振幅データ間を直線的に輝度補間するよ
うにドットデータで継なぐシリアルドットデータ作成手
段３と、シリアルドットデータを所属の時間軸アドレス
の各振幅アドレスにクロック入力に同期してシフトさせ
つつ書込み可能で、かつ読出しモード及び書込みモード
へ同時に設定可能な少なくとも２領域を有する、表示面
に対応したビットマップメモリ４と、２領域の一方を読
出しモード及び他方を書込みモードに同時に設定すると
共に、これらモードを交互に切換え設定するメモリ制御
手段５と、ビットマップメモリを時間軸アドレス方向へ
順に読出してラスタ走査により表示面に表示を行う波形
表示装置６とを備えている。
第２図に示すように、入力波形信号Ａに対してサンプリ
ング回路１でサンプリングされた時間軸アドレス…Tn、
Tn+1、Tn+2…に対する振幅データ…Dn、Dn+1、Dn+2…
（同図ａ）は、逐次メモリ２に記憶される。シリアルド
ットデータ作成手段３は、隣り合う時間軸アドレスの振
幅データ…Dn、Dn+1、Dn+2…から時間軸アドレス…Tn、
Tn+1…に対してクロックに同期して同図ｂに示すシリア
ルドットデータ…SDn、SDn+1…を逐次作成する。そし
て、メモリ制御手段５は、ビットマップメモリ４の一方
の領域をラスタ走査に対応して時間軸アドレス方向に読
出しを行わせ、同時に他方の領域に対してクロックに同
期して各振幅アドレスへ直交方向へ逐次書込みを行う。
それぞれの領域の読出し及び書込みが終了すると、代っ
て書込み及び読出しを行わせる。
ング回路１でサンプリングされた時間軸アドレス…Tn、
Tn+1、Tn+2…に対する振幅データ…Dn、Dn+1、Dn+2…
（同図ａ）は、逐次メモリ２に記憶される。シリアルド
ットデータ作成手段３は、隣り合う時間軸アドレスの振
幅データ…Dn、Dn+1、Dn+2…から時間軸アドレス…Tn、
Tn+1…に対してクロックに同期して同図ｂに示すシリア
ルドットデータ…SDn、SDn+1…を逐次作成する。そし
て、メモリ制御手段５は、ビットマップメモリ４の一方
の領域をラスタ走査に対応して時間軸アドレス方向に読
出しを行わせ、同時に他方の領域に対してクロックに同
期して各振幅アドレスへ直交方向へ逐次書込みを行う。
それぞれの領域の読出し及び書込みが終了すると、代っ
て書込み及び読出しを行わせる。
これにより、表示装置６は、同時ｃに示すように、直線
的に輝度補間したドットパターンの波形をラスタ走査に
より表示する。
的に輝度補間したドットパターンの波形をラスタ走査に
より表示する。
第３図は、本発明の一実施例による輝度補間式波形表示
装置の回路構成を示す。
装置の回路構成を示す。
同図において、11はサンプリング回路であり、入力波形
信号Ａを時間軸アドレス歩進信号Ｓに同期して逐次サン
プリングして保持する。12は、そのサンプリングした振
幅データをブラウン管表示装置18のブラウン管にほぼ１
表示画面分だけ記憶するスタティックRAM である。
信号Ａを時間軸アドレス歩進信号Ｓに同期して逐次サン
プリングして保持する。12は、そのサンプリングした振
幅データをブラウン管表示装置18のブラウン管にほぼ１
表示画面分だけ記憶するスタティックRAM である。
13は、このSRAMの各時間軸アドレスの振幅データを時間
軸アドレス歩進信号Ｓに同期して逐次読出して保持する
ラッチ回路である。13a は、このラッチ回路の保持した
振幅データを時間軸アドレス歩進信号Ｓに１周期分だけ
遅延させて逐次保持するラッチ回路である。14は、時間
軸アドレス歩進信号Ｓよりも高い周波数のクロックＫを
逐次計数し、かつ計算値がプリセットされたラッチ回路
13の保持値に一致すると一致信号を出力するカウンタで
ある。14a もラッチ回路13a の保持値をプリセットされ
て同様な動作を行うカウンタである。15はカウンタ14、
14a が出力する一致信号でセット及びリセットされるフ
リップフロップ回路であり、これらの一方の一致信号か
ら他方の一致信号間はシリアルドットデータSDを 「0」か
ら 「1」にする。これらの各部13、13a、14、14a、15で本
発明のシリアルドットデータ作成手段を構成している。
軸アドレス歩進信号Ｓに同期して逐次読出して保持する
ラッチ回路である。13a は、このラッチ回路の保持した
振幅データを時間軸アドレス歩進信号Ｓに１周期分だけ
遅延させて逐次保持するラッチ回路である。14は、時間
軸アドレス歩進信号Ｓよりも高い周波数のクロックＫを
逐次計数し、かつ計算値がプリセットされたラッチ回路
13の保持値に一致すると一致信号を出力するカウンタで
ある。14a もラッチ回路13a の保持値をプリセットされ
て同様な動作を行うカウンタである。15はカウンタ14、
14a が出力する一致信号でセット及びリセットされるフ
リップフロップ回路であり、これらの一方の一致信号か
ら他方の一致信号間はシリアルドットデータSDを 「0」か
ら 「1」にする。これらの各部13、13a、14、14a、15で本
発明のシリアルドットデータ作成手段を構成している。
16は、ビットマップメモリとしての複数個で構成された
マルチポートダイナミックRAM （日立製作所製HM53461-
12）である。このDRAMは、読出し方向と直交方向へクロ
ックによるシフト動作でシリアルドットデータSDを書込
み可能である。また、振幅方向アドレスの中間アドレス
AMで上下両側に２分割された上側領域16Ｕ（メモリ容量
に応じて１個又は複数個のDRAMで構成）及び下側領域16
Ｄ（同様に、１個又は複数個で構成）がそれぞれ独立に
書込み及び読出しモードに設定可能になっている。
マルチポートダイナミックRAM （日立製作所製HM53461-
12）である。このDRAMは、読出し方向と直交方向へクロ
ックによるシフト動作でシリアルドットデータSDを書込
み可能である。また、振幅方向アドレスの中間アドレス
AMで上下両側に２分割された上側領域16Ｕ（メモリ容量
に応じて１個又は複数個のDRAMで構成）及び下側領域16
Ｄ（同様に、１個又は複数個で構成）がそれぞれ独立に
書込み及び読出しモードに設定可能になっている。
17はメモリ制御回路であり、水平同期信号HSYNC を入力
として、表示画面の1/2に相当するラスタ走査時間ごと
にDRAM16の上側領域16Ｕ及び下側領域16Ｄを交互に読出
し及び書込みモードに設定すると共に、SRAM12の一方の
書込み済みの１画面分の領域を１ブラウン管表示画面の
ラスタ走査時間中に２回読出させる。さらに、このメモ
リ制御回路は、特定の静止波形を表示する場合、SRAM12
の更新を中断して書込み済みの同じ領域から繰返し読み
出しを行ってシリアルドットデータを作成させるように
構成されている。
として、表示画面の1/2に相当するラスタ走査時間ごと
にDRAM16の上側領域16Ｕ及び下側領域16Ｄを交互に読出
し及び書込みモードに設定すると共に、SRAM12の一方の
書込み済みの１画面分の領域を１ブラウン管表示画面の
ラスタ走査時間中に２回読出させる。さらに、このメモ
リ制御回路は、特定の静止波形を表示する場合、SRAM12
の更新を中断して書込み済みの同じ領域から繰返し読み
出しを行ってシリアルドットデータを作成させるように
構成されている。
ブラウン管表示装置18は、DRAM16の読出しモードの領域
を時間軸アドレス方向へ順に読出し、ラスタ走査により
波形表示を行なう。
を時間軸アドレス方向へ順に読出し、ラスタ走査により
波形表示を行なう。
このように構成されたブラウン管波形表示装置の動作は
次の通りである。
次の通りである。
サンプリング回路11でサンプリングされた入力波形信号
Ａは、２画面分をSRAM12に逐次記憶される。メモリ制御
回路17は、例えばDRAM16の上側領域16Ｕを読出しモード
及び下側領域16Ｄを書込みモードに設定すると共にSRAM
12の書込み済みの１表示画面分の領域を書込みの２倍の
速度で読出しを行なわせる。ラッチ回路13，13a には、
逐次隣り合う時間軸アドレスの振幅データが保持され
る。これにより、フリップフロップ回路15からは、一致
信号間を「1」 にするシリアルドットデータSDがDRAM16に
供給される。そして、上側領域16Ｕの読出し走査が行わ
れる間、下側領域16Ｄに対して、次の時間軸アドレス歩
進信号Ｓが発生する間に各時間軸アドレスについてクロ
ックＫの入力ごとに振幅アドレスを逐次歩進させてシリ
アルドットデータSDが高速度で書込まれる。このように
中間アドレスAMまでの全ての時間軸アドレスの書込みが
終了した時点で、SRAM12の次の領域から再度同じ記憶内
容を読出して、逆に上側領域16Ｕの書込みを行ない、下
側領域16Ｄの読出しを行わせる。
Ａは、２画面分をSRAM12に逐次記憶される。メモリ制御
回路17は、例えばDRAM16の上側領域16Ｕを読出しモード
及び下側領域16Ｄを書込みモードに設定すると共にSRAM
12の書込み済みの１表示画面分の領域を書込みの２倍の
速度で読出しを行なわせる。ラッチ回路13，13a には、
逐次隣り合う時間軸アドレスの振幅データが保持され
る。これにより、フリップフロップ回路15からは、一致
信号間を「1」 にするシリアルドットデータSDがDRAM16に
供給される。そして、上側領域16Ｕの読出し走査が行わ
れる間、下側領域16Ｄに対して、次の時間軸アドレス歩
進信号Ｓが発生する間に各時間軸アドレスについてクロ
ックＫの入力ごとに振幅アドレスを逐次歩進させてシリ
アルドットデータSDが高速度で書込まれる。このように
中間アドレスAMまでの全ての時間軸アドレスの書込みが
終了した時点で、SRAM12の次の領域から再度同じ記憶内
容を読出して、逆に上側領域16Ｕの書込みを行ない、下
側領域16Ｄの読出しを行わせる。
例えば、第４図において、時間軸アドレス…Tn及びTn+1
…のデータ…Dn及びDn+1…（同図ａ）が、中間アドレス
AMの上下両側をクロスする場合、同図ｂに示すように、
上側領域16Ｕを読出しモードにする間、下側領域16Ｄに
対して、中間アドレスAMまでシリアルドットデータ…SD
n、SDn+1…が書込まれ、上側領域16Ｕには読出しモード
であることにより、このシリアルドットデータが発生し
ていても書込まれない。次いで、下側領域16Ｄを読出し
モードにする間、再度シリアルドットデータ…SDn、SD
n+1…が発生しても、中間アドレスAMまでは書込まれ
ず、上側領域16Ｕにのみ書込まれる。このようにDRAM16
の上側領域16Ｕ及び下側領域16Ｄを交互に書込み及び読
出し制御することにより、ブラウン管表示装置18は、同
図ｃに示すように、サンプリング波形を直線補間した波
形データを表示する。
…のデータ…Dn及びDn+1…（同図ａ）が、中間アドレス
AMの上下両側をクロスする場合、同図ｂに示すように、
上側領域16Ｕを読出しモードにする間、下側領域16Ｄに
対して、中間アドレスAMまでシリアルドットデータ…SD
n、SDn+1…が書込まれ、上側領域16Ｕには読出しモード
であることにより、このシリアルドットデータが発生し
ていても書込まれない。次いで、下側領域16Ｄを読出し
モードにする間、再度シリアルドットデータ…SDn、SD
n+1…が発生しても、中間アドレスAMまでは書込まれ
ず、上側領域16Ｕにのみ書込まれる。このようにDRAM16
の上側領域16Ｕ及び下側領域16Ｄを交互に書込み及び読
出し制御することにより、ブラウン管表示装置18は、同
図ｃに示すように、サンプリング波形を直線補間した波
形データを表示する。
尚、前述の実施例において、アナログ入力信号が複数チ
ャネルの場合、前述のSRAM及びシリアルドットデータ作
成手段を対応する個数分だけ用意し、各フリップフロッ
プ回路のシリアルドットデータをオアゲートを通してDR
AM16へ供給するように構成する。カウンタ14、14a にラ
ッチ回路13、13a の保持値と上下方向のボジション値と
の加算回路を前置することにより、波形表示位置を調整
可能にできる。
ャネルの場合、前述のSRAM及びシリアルドットデータ作
成手段を対応する個数分だけ用意し、各フリップフロッ
プ回路のシリアルドットデータをオアゲートを通してDR
AM16へ供給するように構成する。カウンタ14、14a にラ
ッチ回路13、13a の保持値と上下方向のボジション値と
の加算回路を前置することにより、波形表示位置を調整
可能にできる。
また、１ブラウン管表示面分に相当する容量のビットマ
ップメモリを２表示面分用意した場合、メモリ制御回路
により双方のビットマップメモリを交互に読出し及び書
込みモードに設定し、書込み時に各時間軸アドレスにつ
いて逐次振幅アドレスの０番地から最大アドレスまでシ
リアルドットデータの書込みを行わせるように構成する
ことができる。この場合、SRAMは、ビットマップメモリ
に対して２倍でなく、同一速度で読出すことができる。
ップメモリを２表示面分用意した場合、メモリ制御回路
により双方のビットマップメモリを交互に読出し及び書
込みモードに設定し、書込み時に各時間軸アドレスにつ
いて逐次振幅アドレスの０番地から最大アドレスまでシ
リアルドットデータの書込みを行わせるように構成する
ことができる。この場合、SRAMは、ビットマップメモリ
に対して２倍でなく、同一速度で読出すことができる。
以上、本発明によれば、マイクロプロセッサを用いるこ
となく、簡単なハードウエア回路で入力波形のサンプリ
ング点間を直線的に輝度補間したシリアルドットデータ
が作成され、そのままクロックに同期してビットマップ
メモリに書込み可能になる。したがって、ドットマップ
データの作成及び書込みが簡単、かつ高速化できる。
となく、簡単なハードウエア回路で入力波形のサンプリ
ング点間を直線的に輝度補間したシリアルドットデータ
が作成され、そのままクロックに同期してビットマップ
メモリに書込み可能になる。したがって、ドットマップ
データの作成及び書込みが簡単、かつ高速化できる。
第１図は本発明の構成を説明する図、第２図はその作用
を説明する図、第３図は本発明の一実施例による直線補
間装置の構成を説明する図及び第４図は同実施例の動作
を説明する図である。
を説明する図、第３図は本発明の一実施例による直線補
間装置の構成を説明する図及び第４図は同実施例の動作
を説明する図である。
Claims (1)
- 【請求項１】入力波形信号を逐次サンプリングして、表
示面に対応する各時間軸アドレスの振幅データを記憶す
るメモリと、 前記表示面における時間軸アドレス方向に対して直交方
向の所定の振幅アドレス数分のシリアルドットデータを
前記各時間軸アドレスごとに逐次クロックに同期して作
成するシリアルドットデータ作成手段であって、前記メ
モリから隣合う前記時間軸アドレスの振幅データを順に
読出すことにより、これらの振幅データ間を直線的に輝
度補間するようにドットデータで継なぐ前記シリアルド
ットデータ作成手段と、 前記シリアルドットデータを所属の前記時間軸アドレス
の各振幅アドレスに前記クロック入力に同期してシフト
させつつ書込み可能で、かつ読出しモード及び書込みモ
ードへ同時に設定可能な少なくとも２領域を有する、前
記表示面に対応したビットマップメモリと、 前記２領域の一方を読出しモード及び他方を書込みモー
ドに同時に設定すると共に、これらモードを交互に切換
え設定するメモリ制御手段と、 前記ビットマップメモリを前記時間軸アドレス方向へ順
に読出してラスタ走査により前記表示面に表示を行う波
形表示装置と、を備えたことを特徴とする輝度補間式波
形表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1254973A JPH0623792B2 (ja) | 1989-09-29 | 1989-09-29 | 輝度補間式波形表示装置 |
| US07/589,450 US5216756A (en) | 1989-09-29 | 1990-09-27 | Luminance interspersion type waveform display apparatus |
| EP90118733A EP0420281B1 (en) | 1989-09-29 | 1990-09-28 | Luminance interpolation type waveform display apparatus |
| DE69021476T DE69021476T2 (de) | 1989-09-29 | 1990-09-28 | Wellenformanzeigeschaltung mit Luminanzinterpolation. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1254973A JPH0623792B2 (ja) | 1989-09-29 | 1989-09-29 | 輝度補間式波形表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03115979A JPH03115979A (ja) | 1991-05-16 |
| JPH0623792B2 true JPH0623792B2 (ja) | 1994-03-30 |
Family
ID=17272442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1254973A Expired - Fee Related JPH0623792B2 (ja) | 1989-09-29 | 1989-09-29 | 輝度補間式波形表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0623792B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006133114A (ja) * | 2004-11-08 | 2006-05-25 | Iwatsu Test Instruments Corp | 波形表示装置 |
-
1989
- 1989-09-29 JP JP1254973A patent/JPH0623792B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03115979A (ja) | 1991-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59160174A (ja) | グラフイツクデイスプレイ装置 | |
| JPH0426273B2 (ja) | ||
| EP0420281B1 (en) | Luminance interpolation type waveform display apparatus | |
| JPH0443593B2 (ja) | ||
| JPH0623792B2 (ja) | 輝度補間式波形表示装置 | |
| JPS5913741B2 (ja) | デイスプレイ装置 | |
| JPH0623793B2 (ja) | ラスタ走査式波形表示装置の輝度補間方法 | |
| JPH0126226B2 (ja) | ||
| JPH0623790B2 (ja) | スクロール機能付波形表示装置 | |
| JPH0724853Y2 (ja) | 映像機器用複合同期信号発生回路 | |
| JPS61254981A (ja) | マルチウインド表示制御装置 | |
| JPS6126869B2 (ja) | ||
| SU1032477A1 (ru) | Устройство дл отображени информации на телевизионном индикаторе | |
| SU1647628A1 (ru) | Устройство дл отображени информации на экране телевизионного индикатора | |
| JPS639292A (ja) | 走査変換回路 | |
| JPH03109593A (ja) | 情報処理装置の表示装置 | |
| JPH0558199B2 (ja) | ||
| JPS63680A (ja) | マルチウインドウ表示装置 | |
| JPS62128684A (ja) | 画像メモリ制御装置 | |
| JPH04186293A (ja) | 画像処理システム | |
| JPS644194B2 (ja) | ||
| JPS5964888A (ja) | 文字表示装置 | |
| JPS63186293A (ja) | ビツトマツプデイスプレイ装置 | |
| JPS58225B2 (ja) | ヒヨウジソウチ | |
| JPH073439B2 (ja) | 波形表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080330 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090330 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |