JPH0624231B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、半導体装置、特にＳＯＩ構造の製造方法に
関する。

（従来の技術） 従来、ＳＯＩ構造の製造方法としては、沖電気研究開発
５０〔1〕Ｐ６３〜６８に示されるようにＦＩＰＯＳ法
が知られている。第２図は、そのＦＩＰＯＳ法を工程順
に示す断面図である。

まず、第２図(a)に示すように、Ｐ型単結晶シリコン基
板１上に窒化シリコン膜２を育成し、その上に、所望の
シリコン島領域を形成すべき領域にてフオトレジスト３
を形成する。

次に、第２図(b)に示すように、フオトレジスト３をマ
スクとして窒化シリコン膜２を除去する。そして、それ
により露出したシリコン基板１の表面部にＰ型の不純物
４をイオン注入する。

その後、フオトレジスト３の除去、Ｐ型不純物４の活性
化処理を経た上で、第２図(c)に示すようにプロトンの
イオン注入を行うことにより、残存窒化シリコン膜２下
のシリコン基板１の表面部にＮ型領域５を形成する。こ
の時、残存窒化シリコン膜２下のシリコン基板１の表面
部には、第２図(b)の工程でＰ型不純物をイオン注入し
たので、Ｎ型領域は形成されない。

しかる後、周知の陽極化成処理により、単結晶シリコン
基板１を、第２図(d)に示すように所定の深さまで、Ｎ
型領域５を残して多孔質シリコン層６に交換する。

その後、酸化処理を施すことにより、第２図(e)に示す
ように、多孔質シリコン層６を多孔質シリコン酸化膜層
７に変換する。この時、第２図(b)の工程でのプロトン
注入により発生したドナーが消滅するので、Ｎ型領域５
はＰ型の単結晶シリコン島８となる。そして、この単結
晶シリコン島８が前記多孔質シリコン酸化膜層７によつ
て下地のシリコン基板１と完全に酸化膜分離された構造
が得られる。この酸化処理後、最後まで残つていた窒化
シリコン膜２が除去される。

（発明が解決しようとする問題点） しかるに、このような方法では、単結晶シリコン島８を
下地シリコン基板１と完全に酸化膜分離するために、一
定の幅以上の単結晶シリコン島８を形成できない欠点が
あり、設計的に制約される問題があつた。また、多孔質
シリコン層６の酸化によつて加えられる応力のため、単
結晶シリコン島８に欠陥が発生し、リーク電流などの問
題をひき起す恐れがあつた。

（問題点を解決するための手段） そこで、この発明では、上記ＦＩＰＯＳ法による最終構
造を得た後、多孔質シリコン酸化膜層の一部をエッチン
グ除去してその酸化膜層上に単結晶シリコン島を露出さ
せ、その露出した単結晶シリコン島と多孔質シリコン酸
化膜層上にアモルファスシリコン層を形成し、そのアモ
ルフアスシリコン層を前記単結晶シリコン島を核とする
固相をエピタキシ化により固相エピタキシ層とする。

（作 用） このような方法によれば、単結晶シリコン島の周辺から
多孔質シリコン酸化膜層が除去されるから、この多孔質
シリコン酸化膜層の形成時に加えられた単結晶シリコン
島への応力は緩和される。また、多孔質シリコン酸化膜
層上に単結晶シリコン島が露出しているので、アモルフ
アスシリコン層の固相エピタキシ化において、横方向の
固相エピタキシ化が進む。したがつて、広い領域の固相
エピタキシ化が可能となり、アモルフアスシリコン層の
全面が固相エピタキシ層となるものであり、したがつ
て、この後に固相エピタキシ層の横方向の分離を行うこ
とにり、自由な幅を有する新たな単結晶シリコン島を得
ることができる。

（実施例） 以下この発明の一実施例を第１図を参照して説明する。

第１図(a)は、Ｐ型単結晶シリコン基板１１上に多孔質
シリコン酸化膜層１２によつて絶縁分離して単結晶シリ
コン島１３を有する構造を示す。この構造は、第２図を
参照して説明したＦＩＰＯＳ法によつて得られる。

このような構造体を得たら、次に、多孔質シリコン酸化
膜層１２を、単結晶シリコン島１３の底面のレベルと同
程度までフツ酸あるいはプラズマなどによりエツチング
除去することにより、第１図(b)に示すように、単結晶
シリコン島１３を多孔質シリコン酸化膜層１２上に露出
させる。

その後、単結晶シリコン島１３および多孔質シリコン酸
化膜層１２の表面を清浄にした後、それらの上に第１図
(c)に示すようにアモルフアスシリコン層１４を形成す
る。このアモルフアスシリコン層１４の形成は蒸着法な
どにより行い、蒸着の場合は超高真空中（１０^-9Tor
r），低温＜２００℃下で行う。その時の成長レートは
５〜２０Å／sec である。また、アモルフアスシリコン
層１４は数千オングストローム〜１μ程度形成する。

続いて、アモルフアスシリコン層１４上に同第１図(c)
に示すようにフオトレジスト１５を３μ〜５μ程度の厚
さに塗布し、表面の凹凸をなくす。

この後、周知のエツチバツク法を用いてフオトレジスト
１５およびアモルフアスシリコン層１４の一部を除去す
ることにより、第１図(d)に示すように、アモルフアス
シリコン層１４が全面に平坦に露出するようにする。

しかる後、単結晶シリコン島１３を核にしてアモルフア
スシリコン層１４の固相エピタキシ化を行い、アモルフ
アスシリコン層１４を第１図(e)に示すように固相エピ
タキシ層１６とする。この時、単結晶シリコン島１３が
多孔質シリコン酸化膜層１２上に露出した状態にあるの
で、アモルフアスシリコン層１４の固相エピタキシ化
は、第１図(e)に矢印で示すように、上方と共に横方向
にも進む。したがつて、アモルフアスシリコン層１４の
全面が容易に固相エピタキシ層１６となる。

この後に、固相エピタキシ層１６の横方向の分離を周知
のホトリソ技術によつて行うことにより、この固相エピ
タキシ層１６および単結晶シリコン島１３からなる任意
の幅を有する新たな単結晶シリコン島を得る。

（発明の効果） 以上のように、この発明の製造法によれば、単結晶シリ
コン島および多孔質シリコン酸化膜層上に形成したアモ
ルフアスシリコン層の全面が固相エピタキシ層となるの
で、その後にこの固相エピタキシ層の横方向の分離を行
うことにより、自由な幅を有する新たな単結晶シリコン
島を得ることができる。しかも、その新たに得られた単
結晶シリコン島の表面は固相エピタキシ層なので、結晶
性の良好な表面を提供し、その上に形成されるトランジ
スタやデバイスのリーク電流を低減できる利点がある。

また、アモルフアスシリコン層の固相エピタキシ化の核
となる単結晶シリコン島が多孔質シリコン酸化膜層上に
露出するようにしたので、アモルフアスシリコン層の固
相エピタシキ化において、全面を容易に固相エピタキシ
層とすることができる。

また、前記単結晶シリコン島が多孔質シリコン酸化膜層
上に露出するようにして、単結晶シリコン島の周辺から
多孔質シリコン酸化膜層を除去したので、この多孔質シ
リコン酸化膜層の形成時に加えられた単結晶シリコン島
への応力を緩和できる。したがつて、その後の熱処理に
よる欠陥発生も少なくでき、トランジスタやデバイスの
リーク電流も緩和できる。

【図面の簡単な説明】

（図 面） 第１図はこの発明の半導体装置の製造方法の一実施例を
製造工程順に示す断面図、第２図はＦＩＰＯＳ法を工程
順に示す断面図である。 １１……Ｐ型単結晶シリコン基板、１２……多孔質シリ
コン酸化膜層、１３……単結晶シリコン島、１４……ア
モルフアスシリコン層、１５……フオトレジスト、１６
……固相エピタキシ層。

Claims (1)

【特許請求の範囲】
1. 【請求項１】（ａ）シリコン基板上に多孔質シリコン酸
   化膜層によって絶縁分離して単結晶シリコン島を形成す
   る工程と、 （ｂ）前記多孔質シリコン酸化膜層の一部をエッチング
   除去して、前記多孔質シリコン酸化膜層上に前記単結晶
   シリコン島を露出させる工程と、 （ｃ）露出した単結晶シリコン島と前記多孔質シリコン
   酸化膜層上にアモルファスシリコン層を形成し、前記ア
   モルファスシリコン層の表面をエッチバック法により平
   坦にする工程と、 （ｄ）その後、前記単結晶シリコン島を核として前記ア
   モルファスシリコン層の固相をエピタキシ化を行い、前
   記アモルファスシリコン層を固相エピタキシ層とする工
   程とを具備してなる半導体装置の製造方法。