JPH06258401A - ファンクションテスタ - Google Patents
ファンクションテスタInfo
- Publication number
- JPH06258401A JPH06258401A JP5066110A JP6611093A JPH06258401A JP H06258401 A JPH06258401 A JP H06258401A JP 5066110 A JP5066110 A JP 5066110A JP 6611093 A JP6611093 A JP 6611093A JP H06258401 A JPH06258401 A JP H06258401A
- Authority
- JP
- Japan
- Prior art keywords
- test
- program
- function
- board
- test board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012360 testing method Methods 0.000 claims abstract description 65
- 230000010355 oscillation Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 試験基板毎にテストプログラムを検索する作
業をなくす。 【構成】 試験基板３をフィクスチャー２にセットして
ファンクションテストを行う。ファンクションテストに
関するテストプログラムを格納したＥＥＰＲＯＭ３０を
試験基板３に設け、テスタ本体１はＥＥＰＲＯＭ３０か
らテストプログラムを読み出しテストを行い、結果を試
験基板３のＥＥＰＲＯＭ３０に書き込む。
業をなくす。 【構成】 試験基板３をフィクスチャー２にセットして
ファンクションテストを行う。ファンクションテストに
関するテストプログラムを格納したＥＥＰＲＯＭ３０を
試験基板３に設け、テスタ本体１はＥＥＰＲＯＭ３０か
らテストプログラムを読み出しテストを行い、結果を試
験基板３のＥＥＰＲＯＭ３０に書き込む。
Description
【０００１】
【産業上の利用分野】本発明はＩＣなどの電子部品を実
装したプリント基板を試験基板として、そのファンクシ
ョンテストを行うファンクションテスタに関する。
装したプリント基板を試験基板として、そのファンクシ
ョンテストを行うファンクションテスタに関する。
【０００２】
【従来の技術】従来のファンクションテスタはそれ自体
に、ファンクションテストに関するテストプログラムを
試験基板の種類毎に複数格納しており、試験基板の種類
が変わる毎にオペレータが対応したテストプログラムを
選択して、そのテストを行っていた。従ってプログラム
変更作業が面倒となっているばかりでなく、異なったテ
ストプログラムを選択した場合には、誤作動により試験
基板を破損する不都合を有していた。
に、ファンクションテストに関するテストプログラムを
試験基板の種類毎に複数格納しており、試験基板の種類
が変わる毎にオペレータが対応したテストプログラムを
選択して、そのテストを行っていた。従ってプログラム
変更作業が面倒となっているばかりでなく、異なったテ
ストプログラムを選択した場合には、誤作動により試験
基板を破損する不都合を有していた。
【０００３】これに対して、特開平４−１３４７３０号
公報には、ピックアップを用いた情報記録再生装置が記
載されている。この情報記録再生装置は、ピックアップ
固有の特性データを記憶したＥＥＰＲＯＭと、このＥＥ
ＰＲＯＭに記憶されている特性データに基づいて、ピッ
クアップに対する動作特性を自動的に設定する調整手段
と、ＥＥＰＲＯＭに記憶されている特性データを選択的
に書き換える手段とを備えて構成されており、これによ
り記録媒体の種類が変わっても、装置内のピックアップ
の交換を不要としている。
公報には、ピックアップを用いた情報記録再生装置が記
載されている。この情報記録再生装置は、ピックアップ
固有の特性データを記憶したＥＥＰＲＯＭと、このＥＥ
ＰＲＯＭに記憶されている特性データに基づいて、ピッ
クアップに対する動作特性を自動的に設定する調整手段
と、ＥＥＰＲＯＭに記憶されている特性データを選択的
に書き換える手段とを備えて構成されており、これによ
り記録媒体の種類が変わっても、装置内のピックアップ
の交換を不要としている。
【０００４】
【発明が解決しようとする課題】しかしながら特開平４
−１３４７３０号公報の技術は、試験基板や記録媒体な
どの試験対象個々に対するデータを記憶するものではな
いため、異なる試験基板毎のテストにおいては、依然と
してオペレータがファンクションテスタ内のテストプロ
グラムを変更する必要があった。
−１３４７３０号公報の技術は、試験基板や記録媒体な
どの試験対象個々に対するデータを記憶するものではな
いため、異なる試験基板毎のテストにおいては、依然と
してオペレータがファンクションテスタ内のテストプロ
グラムを変更する必要があった。
【０００５】本発明は、上記事情を考慮してなされたも
のであり、異なった試験基板のファンクションテストあ
るいはバージョンアップした試験基板のファンクション
テストにおいても、オペレータによるテストプログラム
の変更を不要としたファンクションテスタを提供するこ
とを目的とする。
のであり、異なった試験基板のファンクションテストあ
るいはバージョンアップした試験基板のファンクション
テストにおいても、オペレータによるテストプログラム
の変更を不要としたファンクションテスタを提供するこ
とを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
本発明のファンクションテスタは、ファンクションテス
トに関するテストプログラムが格納された記憶手段とを
備えた試験基板と、前記記憶手段内のテストプログラム
を読み込んで試験基板のファンクションテストを実行す
るテスト手段と、このテスト手段のファンクションテス
ト実行の結果データを前記記憶手段に記録する記録手段
とを備えていることを特徴とするものである。
本発明のファンクションテスタは、ファンクションテス
トに関するテストプログラムが格納された記憶手段とを
備えた試験基板と、前記記憶手段内のテストプログラム
を読み込んで試験基板のファンクションテストを実行す
るテスト手段と、このテスト手段のファンクションテス
ト実行の結果データを前記記憶手段に記録する記録手段
とを備えていることを特徴とするものである。
【０００７】
【作用】上記構成では試験基板の記憶手段に、そのファ
ンクションテストのプログラムが格納されており、テス
ト手段はこのプログラムを読み出してファンクションテ
ストを行うため、試験基板が変わる毎に、ファンクショ
ンテストのプログラムを選択する必要がなくなる。
ンクションテストのプログラムが格納されており、テス
ト手段はこのプログラムを読み出してファンクションテ
ストを行うため、試験基板が変わる毎に、ファンクショ
ンテストのプログラムを選択する必要がなくなる。
【０００８】
【実施例】図１は本発明の一実施例を示し、ファンクシ
ョンテスタ本体１と、この本体１にデータ等を入力する
外部入力装置４と、本体１との間でデータの入出力を行
いデータを格納するフロッピィディスクなどの外部記憶
装置５と、プリンタなどの出力装置６と、試験基板３が
セットされて試験基板３のテストを行うフィクスチャー
２とを備えている。ファンクションテスタ本体１は、テ
スタ全体の制御を行う制御プログラムが格納されたＲＯ
Ｍ１１と、ワークエリアとしてのＲＡＭ１２と、コント
ロールユニット１３と、テスタ全体の制御を行うＣＰＵ
１４と、Ｉ／Ｏポート１５とを備え、これらの間で信号
の入出力が行われる。また、ファンクションテスタ本体
１は、フィクスチャー２との信号の入出力を行うインタ
ーフェース１６と、発振回路の発振音を音に変換して出
力するシンセサイザー１７と、アナログユニット１８
と、これらとＩ／Ｏポート１５と接続するバス線１９と
を備えている。
ョンテスタ本体１と、この本体１にデータ等を入力する
外部入力装置４と、本体１との間でデータの入出力を行
いデータを格納するフロッピィディスクなどの外部記憶
装置５と、プリンタなどの出力装置６と、試験基板３が
セットされて試験基板３のテストを行うフィクスチャー
２とを備えている。ファンクションテスタ本体１は、テ
スタ全体の制御を行う制御プログラムが格納されたＲＯ
Ｍ１１と、ワークエリアとしてのＲＡＭ１２と、コント
ロールユニット１３と、テスタ全体の制御を行うＣＰＵ
１４と、Ｉ／Ｏポート１５とを備え、これらの間で信号
の入出力が行われる。また、ファンクションテスタ本体
１は、フィクスチャー２との信号の入出力を行うインタ
ーフェース１６と、発振回路の発振音を音に変換して出
力するシンセサイザー１７と、アナログユニット１８
と、これらとＩ／Ｏポート１５と接続するバス線１９と
を備えている。
【０００９】一方、フィクスチャー２にセットされる試
験基板３には記憶手段としてのＥＥＰＲＯＭ３０が設け
られている。ＥＥＰＲＯＭ３０は各試験基板３に対応し
て設けられるものであり、各試験基板３のファンクショ
ンテストに関するテストプログラムが格納されている。
このＥＥＰＲＯＭ３０は電気的な消去および書き込みが
可能なＲＯＭであり、格納されているテストプログラム
はフィクスチャー２にセットされる毎に読み出される。
験基板３には記憶手段としてのＥＥＰＲＯＭ３０が設け
られている。ＥＥＰＲＯＭ３０は各試験基板３に対応し
て設けられるものであり、各試験基板３のファンクショ
ンテストに関するテストプログラムが格納されている。
このＥＥＰＲＯＭ３０は電気的な消去および書き込みが
可能なＲＯＭであり、格納されているテストプログラム
はフィクスチャー２にセットされる毎に読み出される。
【００１０】上記構成において、試験基板３をフィクス
チャー２にセットし、試験基板のテストを開始すると、
ＣＰＵ１４は試験基板３のＥＥＰＲＯＭ３０に格納され
ているテストプログラムを読み出し、このテストプログ
ラムをＲＡＭ１２に格納する。これによりＣＰＵ１４
は、読み出したテストプログラムに従って処理を開始す
る。すなわちＣＰＵ１４はテストプログラムおよび処理
結果に基づいてコントロールユニット１３に指令を出力
し、シンセサイザー１７，インターフェースユニット１
６，アナログユニット１８を制御し、フィクスチャー２
を作動して試験基板３のテストを行う。そして、このテ
スト終了後には、得られた結果データを出力装置６に転
送して印字等によって記録すると共に、試験基板３のＥ
ＥＰＥＯＭ３０にフィードバックし、新たなデータとし
て書き換える。
チャー２にセットし、試験基板のテストを開始すると、
ＣＰＵ１４は試験基板３のＥＥＰＲＯＭ３０に格納され
ているテストプログラムを読み出し、このテストプログ
ラムをＲＡＭ１２に格納する。これによりＣＰＵ１４
は、読み出したテストプログラムに従って処理を開始す
る。すなわちＣＰＵ１４はテストプログラムおよび処理
結果に基づいてコントロールユニット１３に指令を出力
し、シンセサイザー１７，インターフェースユニット１
６，アナログユニット１８を制御し、フィクスチャー２
を作動して試験基板３のテストを行う。そして、このテ
スト終了後には、得られた結果データを出力装置６に転
送して印字等によって記録すると共に、試験基板３のＥ
ＥＰＥＯＭ３０にフィードバックし、新たなデータとし
て書き換える。
【００１１】このような本実施例では、異なる試験基板
毎にファンクションテストプログラムが読み出されてテ
ストが開始されるため、オペレータによるテストプログ
ラムの選択が不要となり、テストを迅速に、しかも正確
に行うことができる。また、テスト終了後は、プログラ
ムが書き換えられるため、オペレータによる書き換え作
業も不要となる。
毎にファンクションテストプログラムが読み出されてテ
ストが開始されるため、オペレータによるテストプログ
ラムの選択が不要となり、テストを迅速に、しかも正確
に行うことができる。また、テスト終了後は、プログラ
ムが書き換えられるため、オペレータによる書き換え作
業も不要となる。
【００１２】なお上記実施例では、ファンクションテス
トプログラムの記憶手段として、ＥＥＰＲＯＭを用いて
いるが、フラッシュＲＯＭなどの他の記憶手段を用いて
も良い。
トプログラムの記憶手段として、ＥＥＰＲＯＭを用いて
いるが、フラッシュＲＯＭなどの他の記憶手段を用いて
も良い。
【００１３】
【発明の効果】以上のとおり本発明は、ファンクション
テストプログラムを格納した記憶手段を試験基板に設け
たため、異なった試験基板毎にテストプログラムを選択
する必要がなくなる。また、ファンクションテストの結
果のデータが記憶手段に記録されるため、試験基板の来
歴を基板から直接読み出すことができ、その来歴をデー
タベースから検索する必要もなくなる。
テストプログラムを格納した記憶手段を試験基板に設け
たため、異なった試験基板毎にテストプログラムを選択
する必要がなくなる。また、ファンクションテストの結
果のデータが記憶手段に記録されるため、試験基板の来
歴を基板から直接読み出すことができ、その来歴をデー
タベースから検索する必要もなくなる。
【図１】本発明の一実施例のブロック図である。
１ ファンクションテスタ本体 ２ フィクスチャー ３ 試験基板 ３０ ＥＥＰＲＯＭ
Claims (1)
- 【請求項１】 ファンクションテストに関するテストプ
ログラムが格納された記憶手段とを備えた試験基板と、
前記記憶手段内のテストプログラムを読み込んで試験基
板のファンクションテストを実行するテスト手段と、こ
のテスト手段のファンクションテスト実行の結果データ
を前記記憶手段に記録する記録手段とを備えていること
を特徴とするファンクションテスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5066110A JPH06258401A (ja) | 1993-03-02 | 1993-03-02 | ファンクションテスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5066110A JPH06258401A (ja) | 1993-03-02 | 1993-03-02 | ファンクションテスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06258401A true JPH06258401A (ja) | 1994-09-16 |
Family
ID=13306430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5066110A Withdrawn JPH06258401A (ja) | 1993-03-02 | 1993-03-02 | ファンクションテスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06258401A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010038672A (ja) * | 2008-08-04 | 2010-02-18 | Yokogawa Electric Corp | データ処理装置およびそれを用いた半導体試験装置 |
| WO2017208456A1 (ja) * | 2016-06-03 | 2017-12-07 | 三菱電機株式会社 | 制御基板、制御基板製造装置および制御基板の製造方法 |
| JP2023527180A (ja) * | 2020-06-04 | 2023-06-27 | 株式会社アドバンテスト | 試験システムにおいてデバイスインターフェースの較正データを記憶するための方法、デバイスインターフェース、試験システムおよびコンピュータプログラム |
-
1993
- 1993-03-02 JP JP5066110A patent/JPH06258401A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010038672A (ja) * | 2008-08-04 | 2010-02-18 | Yokogawa Electric Corp | データ処理装置およびそれを用いた半導体試験装置 |
| WO2017208456A1 (ja) * | 2016-06-03 | 2017-12-07 | 三菱電機株式会社 | 制御基板、制御基板製造装置および制御基板の製造方法 |
| JPWO2017208456A1 (ja) * | 2016-06-03 | 2018-10-04 | 三菱電機株式会社 | 制御基板、制御基板製造装置および制御基板の製造方法 |
| JP2023527180A (ja) * | 2020-06-04 | 2023-06-27 | 株式会社アドバンテスト | 試験システムにおいてデバイスインターフェースの較正データを記憶するための方法、デバイスインターフェース、試験システムおよびコンピュータプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000123599A (ja) | 不揮発性半導体メモリｉｃ及びそのバーンインテスト方法 | |
| CN113590153A (zh) | 一种cpld的固件升级方法、系统、设备以及介质 | |
| JPH06258401A (ja) | ファンクションテスタ | |
| JPH07111007A (ja) | オートチェンジャー装置 | |
| US20040210432A1 (en) | Simulation apparatus and method for storing operation information | |
| JP2003196999A (ja) | 半導体集積回路試験装置及び方法 | |
| JP3101358U (ja) | 荷重測定装置 | |
| JPH07287603A (ja) | エンジン制御装置 | |
| JP2820090B2 (ja) | 材料試験機 | |
| JPH065008A (ja) | 磁気ディスク装置の試験方法 | |
| JP2000276347A (ja) | 携帯電子機器 | |
| JP2008021396A (ja) | コントローラ及びメモリシステム | |
| JP2961781B2 (ja) | データ処理装置 | |
| JP2001318907A (ja) | フラッシュメモリ内蔵マイクロコンピュータ | |
| JP3052385B2 (ja) | マイクロコンピュータ | |
| JPH05197596A (ja) | トレーサ | |
| JPH07103791A (ja) | 波形記録装置における波形データ記録方法 | |
| JPH09218829A (ja) | 外部記憶装置用書き込み試験方法及びそれを適用した情報処理システム | |
| JPH06119201A (ja) | マイコン自動検査装置 | |
| JP2000137057A (ja) | Ｉｃ試験装置 | |
| JPH07175682A (ja) | メモリバンク切換型処理装置のデバッグ方法 | |
| KR20020031230A (ko) | 제품 모델별 기능구분장치 | |
| JPH10149281A (ja) | 信号処理装置 | |
| JPH06148275A (ja) | テストボードを用いたデバイス測定システム | |
| JPH0469736A (ja) | マイクロプログラム制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |