JPH06260655A - プレーナ超格子トランジスタ - Google Patents
プレーナ超格子トランジスタInfo
- Publication number
- JPH06260655A JPH06260655A JP361193A JP361193A JPH06260655A JP H06260655 A JPH06260655 A JP H06260655A JP 361193 A JP361193 A JP 361193A JP 361193 A JP361193 A JP 361193A JP H06260655 A JPH06260655 A JP H06260655A
- Authority
- JP
- Japan
- Prior art keywords
- superlattice
- source
- transistor
- layer
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 周期的ポテンシャルを有する超格子に対して
電子波が垂直に入射し得るプレーナ超格子トランジスタ
を提供する。 【構成】 半絶縁性のＧａＡｓ基板１上にＭＢＥ法によ
りＧａＡｓ層２を8000Å堆積してある。さらにその上に
は、ＡｌＡｓ層3aとＡｌＧａＡｓ層3bとを 100Å毎に交
互に略10周期備える縦型超格子がその略中央部に形成さ
れたＮ−Ａｌ0. 22Ｇａ0.78Ａｓ層３を 300Å堆積してあ
る。そしてソース・ドレイン領域にはソース電極Ｓ，ド
レイン電極Ｄが形成されており、前記縦型超格子はソー
ス電極Ｓ，ドレイン電極Ｄ間に位置し、ソース電極Ｓ，
ドレイン電極Ｄと平行である。これらソース電極Ｓ，ド
レイン電極Ｄ間の中央部には、２個のゲート電極Ｇ，Ｇ
がソース・ドレイン方向に直交する方向に1000Åのスプ
リット間隔ｄを隔てて並設され、スプリットゲート電極
を形成している。
電子波が垂直に入射し得るプレーナ超格子トランジスタ
を提供する。 【構成】 半絶縁性のＧａＡｓ基板１上にＭＢＥ法によ
りＧａＡｓ層２を8000Å堆積してある。さらにその上に
は、ＡｌＡｓ層3aとＡｌＧａＡｓ層3bとを 100Å毎に交
互に略10周期備える縦型超格子がその略中央部に形成さ
れたＮ−Ａｌ0. 22Ｇａ0.78Ａｓ層３を 300Å堆積してあ
る。そしてソース・ドレイン領域にはソース電極Ｓ，ド
レイン電極Ｄが形成されており、前記縦型超格子はソー
ス電極Ｓ，ドレイン電極Ｄ間に位置し、ソース電極Ｓ，
ドレイン電極Ｄと平行である。これらソース電極Ｓ，ド
レイン電極Ｄ間の中央部には、２個のゲート電極Ｇ，Ｇ
がソース・ドレイン方向に直交する方向に1000Åのスプ
リット間隔ｄを隔てて並設され、スプリットゲート電極
を形成している。
Description
【０００１】
【産業上の利用分野】本発明は、超高速ディジタル用素
子として用いられるプレーナ超格子トランジスタに関す
る。
子として用いられるプレーナ超格子トランジスタに関す
る。
【０００２】
【従来の技術】プレーナ超格子トランジスタ（washboar
d transistorともいう) は、電子の進行方向に、超格子
を利用した周期的ポテンシャルを有し、弾性散乱長が長
い電子波の波長とポテンシャルの周期とが一致するとき
電子波がブラッグ反射を起こして伝導しなくなることを
利用したトランジスタである。超格子構造のポテンシャ
ルは異なる値を交互に繰り返し、その変化は周期的であ
る。このポテンシャルの周期（Ｌ）の２倍が電子波の波
長（λ）に一致したときの波動関数を図２に示す。図中
上部，下部に、入射電子波（Φ），定在波（Ψ）を夫々
破線にて示し、また入射電子波，定在波の２乗を夫々実
線にて示す。図２に示す如く、λ＝２Ｌを満たしている
と、定在波が現れて、電子波が伝播しなくなる。
d transistorともいう) は、電子の進行方向に、超格子
を利用した周期的ポテンシャルを有し、弾性散乱長が長
い電子波の波長とポテンシャルの周期とが一致するとき
電子波がブラッグ反射を起こして伝導しなくなることを
利用したトランジスタである。超格子構造のポテンシャ
ルは異なる値を交互に繰り返し、その変化は周期的であ
る。このポテンシャルの周期（Ｌ）の２倍が電子波の波
長（λ）に一致したときの波動関数を図２に示す。図中
上部，下部に、入射電子波（Φ），定在波（Ψ）を夫々
破線にて示し、また入射電子波，定在波の２乗を夫々実
線にて示す。図２に示す如く、λ＝２Ｌを満たしている
と、定在波が現れて、電子波が伝播しなくなる。
【０００３】以下、ＡｌＧａＡｓ／ＧａＡｓヘテロ界面
の２次元電子ガス（２ＤＥＧ）を利用したプレーナ超格
子トランジスタを例にして、トランジスタとしての動作
原理を説明する。プレーナ超格子トランジスタでは、下
記（１）式に示すように電子波のフェルミ波長λF が電
子のシートキャリア濃度ＮS の平方根に反比例すること
を利用する。
の２次元電子ガス（２ＤＥＧ）を利用したプレーナ超格
子トランジスタを例にして、トランジスタとしての動作
原理を説明する。プレーナ超格子トランジスタでは、下
記（１）式に示すように電子波のフェルミ波長λF が電
子のシートキャリア濃度ＮS の平方根に反比例すること
を利用する。
【０００４】
【数１】
【０００５】ここで、電子の単位電荷をｅ、ゲート容量
をＣ、閾値電圧をＶthで表すと、ゲートに電圧Ｖを印加
した場合のシートキャリア濃度ＮS は、下記（２）式の
ように表される。 ｅＮS ＝Ｃ（Ｖ−Ｖth） …（２）
をＣ、閾値電圧をＶthで表すと、ゲートに電圧Ｖを印加
した場合のシートキャリア濃度ＮS は、下記（２）式の
ように表される。 ｅＮS ＝Ｃ（Ｖ−Ｖth） …（２）
【０００６】従って、ゲートへの印加電圧Ｖを制御する
ことにより、下記（３）式が成り立つように電子波のフ
ェルミ波長λF を変化させると、ソースからゲートを通
してドレインへ向かう電子はブラッグ反射を起こして伝
導せず、トランジスタはオフ状態となる。一方、下記
（３）式が成立しないような電圧をゲートへ印加する場
合には、トランジスタはオン状態となる。 ２Ｌ＝ｎ・λF （但し、ｎ：整数） …（３）
ことにより、下記（３）式が成り立つように電子波のフ
ェルミ波長λF を変化させると、ソースからゲートを通
してドレインへ向かう電子はブラッグ反射を起こして伝
導せず、トランジスタはオフ状態となる。一方、下記
（３）式が成立しないような電圧をゲートへ印加する場
合には、トランジスタはオン状態となる。 ２Ｌ＝ｎ・λF （但し、ｎ：整数） …（３）
【０００７】例えば、ポテンシャルの周期Ｌが 200Åで
ある場合、ＮS ＝４×1011cm-2となるようにゲート電圧
を印加するとλF が 400Å程度となって、このときに電
子はブラッグ反射を起こしてトランジスタがオフ状態と
なる。なお電子波の干渉性を利用しているので、ブラッ
グ反射を起こすには電子波の弾性散乱長（ｌｅ）が長
い、つまり電子の移動度（μ）が大きいことが必要であ
る。ＡｌＧａＡｓ／ＧａＡｓ系の２ＤＥＧにおいては、
ｌｅは10μm 程度（この場合μ＝106 cm-2/secＶ）が必
要である。
ある場合、ＮS ＝４×1011cm-2となるようにゲート電圧
を印加するとλF が 400Å程度となって、このときに電
子はブラッグ反射を起こしてトランジスタがオフ状態と
なる。なお電子波の干渉性を利用しているので、ブラッ
グ反射を起こすには電子波の弾性散乱長（ｌｅ）が長
い、つまり電子の移動度（μ）が大きいことが必要であ
る。ＡｌＧａＡｓ／ＧａＡｓ系の２ＤＥＧにおいては、
ｌｅは10μm 程度（この場合μ＝106 cm-2/secＶ）が必
要である。
【０００８】電子の波長が変化した後にブラッグ反射が
起きて伝導が止まるまでの時間、またはその反対に伝導
が再開されるまでの時間は、前述の（２）式で示される
キャリア濃度の変化に要する時間に律速される。従っ
て、このようなプレーナ超格子トランジスタでは、0.1p
sec.オーダでの高速スイッチング動作が可能である。ま
た、ゲート電圧に対して負性抵抗が現れるので、１個の
素子でＸＯＲ回路を構成することができるという利点も
ある。
起きて伝導が止まるまでの時間、またはその反対に伝導
が再開されるまでの時間は、前述の（２）式で示される
キャリア濃度の変化に要する時間に律速される。従っ
て、このようなプレーナ超格子トランジスタでは、0.1p
sec.オーダでの高速スイッチング動作が可能である。ま
た、ゲート電圧に対して負性抵抗が現れるので、１個の
素子でＸＯＲ回路を構成することができるという利点も
ある。
【０００９】
【発明が解決しようとする課題】上述のプレーナ超格子
トランジスタが動作する条件は、電子の波長λと、形成
したポテンシャルの周期Ｌとが一致するということであ
る。この条件を満足するためには（３）式で表される波
長を有する電子が、周期的ポテンシャルを有する超格子
に対して垂直に入射するということが必要である。図３
(a) は超格子の周期的ポテンシャルを、縦軸にエネルギ
ーを採って示したものであり、図３(b) は、図３(a) に
示す周期的ポテンシャルを有する超格子を電子波が伝導
する状態を示す平面図である。（３）式を満たす波長を
有する電子波であっても、Ａで示すように超格子に対し
て斜め方向に入射した場合はブラッグ反射は生じない。
一方、Ａと同じ波長の電子波が、Ｂで示すように超格子
に対して垂直に入射した場合はブラッグ反射は生じる。
トランジスタが動作する条件は、電子の波長λと、形成
したポテンシャルの周期Ｌとが一致するということであ
る。この条件を満足するためには（３）式で表される波
長を有する電子が、周期的ポテンシャルを有する超格子
に対して垂直に入射するということが必要である。図３
(a) は超格子の周期的ポテンシャルを、縦軸にエネルギ
ーを採って示したものであり、図３(b) は、図３(a) に
示す周期的ポテンシャルを有する超格子を電子波が伝導
する状態を示す平面図である。（３）式を満たす波長を
有する電子波であっても、Ａで示すように超格子に対し
て斜め方向に入射した場合はブラッグ反射は生じない。
一方、Ａと同じ波長の電子波が、Ｂで示すように超格子
に対して垂直に入射した場合はブラッグ反射は生じる。
【００１０】また（３）式を満たさない波長を有する電
子波であっても、超格子に対して斜め方向に入射するこ
とにより、ブラッグ反射が生じることがある。このよう
な現象はゲート電圧に対する負性抵抗を減少させ、オン
／オフ時における出力電流の差を減少させる。これによ
り、オン／オフの不定を招来するという問題があった。
子波であっても、超格子に対して斜め方向に入射するこ
とにより、ブラッグ反射が生じることがある。このよう
な現象はゲート電圧に対する負性抵抗を減少させ、オン
／オフ時における出力電流の差を減少させる。これによ
り、オン／オフの不定を招来するという問題があった。
【００１１】そこでソース・ドレイン間に超格子を有す
るトランジスタにおいて、電子をこの超格子に対して垂
直に入射するために、ソース・ドレイン間のチャネルを
細線状に加工する試みもなされているが、その寸法とし
ては1000Å程度が限界である。しかしながら、電子を垂
直入射するためには実効的なチャネル幅を1000Å以下に
する必要があり、従って微細加工技術により垂直入射を
実現することは極めて困難である。本発明は、斯かる事
情に鑑みてなされたものであり、所定間隔を有するスプ
リットゲートを備えることにより、電子波を超格子に対
して垂直に入射させることが可能なプレーナ超格子トラ
ンジスタを提供することを目的とする。
るトランジスタにおいて、電子をこの超格子に対して垂
直に入射するために、ソース・ドレイン間のチャネルを
細線状に加工する試みもなされているが、その寸法とし
ては1000Å程度が限界である。しかしながら、電子を垂
直入射するためには実効的なチャネル幅を1000Å以下に
する必要があり、従って微細加工技術により垂直入射を
実現することは極めて困難である。本発明は、斯かる事
情に鑑みてなされたものであり、所定間隔を有するスプ
リットゲートを備えることにより、電子波を超格子に対
して垂直に入射させることが可能なプレーナ超格子トラ
ンジスタを提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明に係るプレーナ超
格子トランジスタは、ソース・ドレイン電極間の半導体
層に縦型超格子を備えるプレーナ超格子トランジスタに
おいて、ソース・ドレイン方向に直交する方向が所定間
隔にて分断されたスプリットゲート電極を備えることを
特徴とする。
格子トランジスタは、ソース・ドレイン電極間の半導体
層に縦型超格子を備えるプレーナ超格子トランジスタに
おいて、ソース・ドレイン方向に直交する方向が所定間
隔にて分断されたスプリットゲート電極を備えることを
特徴とする。
【００１３】
【作用】本発明にあっては、スプリットゲート電極を備
えることにより、スプリットゲート電極に電圧を印加す
るとゲート電極直下は空乏化するので、ソース電極から
注入された電子は空乏層が形成されていないスプリット
下の半導体層を通り抜ける。このとき各ゲート電極下の
空乏層は横方向へも拡がり、スプリット下における半導
体層へも拡がるため、実効的なチャネル幅を、スプリッ
ト間隔より小さくすることができる。このようにして微
細な幅のチャネル層を超格子に対して垂直に形成するこ
とにより、電子波を超格子に対して垂直に入射させるこ
とが可能である。
えることにより、スプリットゲート電極に電圧を印加す
るとゲート電極直下は空乏化するので、ソース電極から
注入された電子は空乏層が形成されていないスプリット
下の半導体層を通り抜ける。このとき各ゲート電極下の
空乏層は横方向へも拡がり、スプリット下における半導
体層へも拡がるため、実効的なチャネル幅を、スプリッ
ト間隔より小さくすることができる。このようにして微
細な幅のチャネル層を超格子に対して垂直に形成するこ
とにより、電子波を超格子に対して垂直に入射させるこ
とが可能である。
【００１４】
【実施例】以下、本発明をその実施例を示す図面に基づ
き具体的に説明する。図１は本発明に係るプレーナ超格
子トランジスタを示す模式図であり、図１(a) はこの平
面図を示し、図１(b) はこの断面図を示す。半絶縁性の
ＧａＡｓ基板１上に、ＭＢＥ（分子線エピタキシアル成
長）法によりＧａＡｓ層２を8000Å堆積してある。さら
にその上には、ＡｌＡｓ層3aとＡｌＧａＡｓ層3bとを 1
00Å毎に交互に略10周期備える縦型超格子がその略中央
部に形成されたＮ−Ａｌ0.22Ｇａ0.78Ａｓ層３（シリコ
ン濃度２×1018cm-3）を 300Å積層してある。そしてソ
ース・ドレイン領域には夫々ソース電極Ｓ，ドレイン電
極Ｄが形成されており、前記縦型超格子は、これらソー
ス電極Ｓ，ドレイン電極Ｄ間に位置しており、さらにソ
ース電極Ｓ，ドレイン電極Ｄに平行である。またソース
電極Ｓ，ドレイン電極Ｄ間の中央部には、２個のゲート
電極Ｇ，Ｇが、ソース・ドレイン方向に直交する方向に
1000Åのスプリット間隔ｄを隔てて並設され、スプリッ
トゲート電極を形成している。
き具体的に説明する。図１は本発明に係るプレーナ超格
子トランジスタを示す模式図であり、図１(a) はこの平
面図を示し、図１(b) はこの断面図を示す。半絶縁性の
ＧａＡｓ基板１上に、ＭＢＥ（分子線エピタキシアル成
長）法によりＧａＡｓ層２を8000Å堆積してある。さら
にその上には、ＡｌＡｓ層3aとＡｌＧａＡｓ層3bとを 1
00Å毎に交互に略10周期備える縦型超格子がその略中央
部に形成されたＮ−Ａｌ0.22Ｇａ0.78Ａｓ層３（シリコ
ン濃度２×1018cm-3）を 300Å積層してある。そしてソ
ース・ドレイン領域には夫々ソース電極Ｓ，ドレイン電
極Ｄが形成されており、前記縦型超格子は、これらソー
ス電極Ｓ，ドレイン電極Ｄ間に位置しており、さらにソ
ース電極Ｓ，ドレイン電極Ｄに平行である。またソース
電極Ｓ，ドレイン電極Ｄ間の中央部には、２個のゲート
電極Ｇ，Ｇが、ソース・ドレイン方向に直交する方向に
1000Åのスプリット間隔ｄを隔てて並設され、スプリッ
トゲート電極を形成している。
【００１５】以上の如き構成のプレーナ超格子トランジ
スタでは、前記縦型超格子により図３(a) に示す如き周
期的ポテンシャルが形成されている。そしてＮ−Ａｌ
0.22Ｇａ0.78Ａｓ層３から供給された電子が、ＧａＡｓ
層２にシートキャリア濃度５×1011cm-2程度溜まり、ソ
ース電極Ｓ，ドレイン電極Ｄ間に 0.1Ｖ程度の電圧を印
加しておくと、ソース電極Ｓからスプリットゲート電極
下を通ってドレイン電極Ｄへ向かって電子波が進行す
る。このときスプリットゲート電極に−１〜−２Ｖ程度
の負バイアスを印加すると、各ゲート電極Ｇ，Ｇ直下は
完全に空乏化して電子は流れることができず、スプリッ
ト下を通り抜ける。ここで空乏層は数 100Åずつ横方向
へも拡がるため、スプリット間隔ｄが1000Åであっても
実効的なチャネル幅は1000Å以下となり電子波は、周期
的ポテンシャルを有する超格子に対して垂直に入射さ
れ、ドレイン電極Ｄへ向けて進行する。
スタでは、前記縦型超格子により図３(a) に示す如き周
期的ポテンシャルが形成されている。そしてＮ−Ａｌ
0.22Ｇａ0.78Ａｓ層３から供給された電子が、ＧａＡｓ
層２にシートキャリア濃度５×1011cm-2程度溜まり、ソ
ース電極Ｓ，ドレイン電極Ｄ間に 0.1Ｖ程度の電圧を印
加しておくと、ソース電極Ｓからスプリットゲート電極
下を通ってドレイン電極Ｄへ向かって電子波が進行す
る。このときスプリットゲート電極に−１〜−２Ｖ程度
の負バイアスを印加すると、各ゲート電極Ｇ，Ｇ直下は
完全に空乏化して電子は流れることができず、スプリッ
ト下を通り抜ける。ここで空乏層は数 100Åずつ横方向
へも拡がるため、スプリット間隔ｄが1000Åであっても
実効的なチャネル幅は1000Å以下となり電子波は、周期
的ポテンシャルを有する超格子に対して垂直に入射さ
れ、ドレイン電極Ｄへ向けて進行する。
【００１６】なお本実施例ではスプリットが１つである
場合を示したが、スプリットの数は１つに限るものでは
ない。また本実施例では、超格子の材料としてＡｌＡｓ
とＡｌＧａＡｓとを使用したが、図３(a) に示す如き周
期的ポテンシャルを形成するものであれば、他の材料を
使用してもよい。
場合を示したが、スプリットの数は１つに限るものでは
ない。また本実施例では、超格子の材料としてＡｌＡｓ
とＡｌＧａＡｓとを使用したが、図３(a) に示す如き周
期的ポテンシャルを形成するものであれば、他の材料を
使用してもよい。
【００１７】
【発明の効果】以上のように本発明に係るプレーナ超格
子トランジスタは、所定間隔にて分断されたスプリット
ゲート電極を備えるので、スプリットゲート電極に電圧
を印加すると、各ゲート電極直下は空乏化し、ソース電
極から注入された電子はスプリット下の半導体層を通り
抜ける。このようにして電子が移動するチャネル幅を限
定し微細にすることにより、電子波を超格子に対して垂
直に入射させることが可能となり、電子波を周期的ポテ
ンシャルと効率的に干渉させることができ、素子出力の
オン／オフ比を大きくすることができる等、本発明は優
れた効果を奏する。
子トランジスタは、所定間隔にて分断されたスプリット
ゲート電極を備えるので、スプリットゲート電極に電圧
を印加すると、各ゲート電極直下は空乏化し、ソース電
極から注入された電子はスプリット下の半導体層を通り
抜ける。このようにして電子が移動するチャネル幅を限
定し微細にすることにより、電子波を超格子に対して垂
直に入射させることが可能となり、電子波を周期的ポテ
ンシャルと効率的に干渉させることができ、素子出力の
オン／オフ比を大きくすることができる等、本発明は優
れた効果を奏する。
【図１】本発明に係るプレーナ超格子トランジスタを示
す模式図である。
す模式図である。
【図２】ポテンシャル周期の２倍と電子のフェルミ波長
とが一致した場合の波動関係を示す図である。
とが一致した場合の波動関係を示す図である。
【図３】超格子の周期的ポテンシャル及びこの超格子を
電子波が伝導する状態を示す図である。
電子波が伝導する状態を示す図である。
１ ＧａＡｓ基板 ２ ＧａＡｓ層 ３ Ｎ−Ａｌ0.22Ｇａ0.78Ａｓ層 3a ＡｌＡｓ層 3b ＡｌＧａＡｓ層 Ｇ ゲート電極 Ｓ ソース電極 Ｄ ドレイン電極
Claims (1)
- 【請求項１】 ソース・ドレイン電極間の半導体層に縦
型超格子を備えるプレーナ超格子トランジスタにおい
て、ソース・ドレイン方向に直交する方向が所定間隔に
て分断されたスプリットゲート電極を備えることを特徴
とするプレーナ超格子トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP361193A JPH06260655A (ja) | 1993-01-12 | 1993-01-12 | プレーナ超格子トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP361193A JPH06260655A (ja) | 1993-01-12 | 1993-01-12 | プレーナ超格子トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06260655A true JPH06260655A (ja) | 1994-09-16 |
Family
ID=11562292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP361193A Pending JPH06260655A (ja) | 1993-01-12 | 1993-01-12 | プレーナ超格子トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06260655A (ja) |
-
1993
- 1993-01-12 JP JP361193A patent/JPH06260655A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3745015B2 (ja) | 電子デバイス | |
| US5023671A (en) | Microstructures which provide superlattice effects and one-dimensional carrier gas channels | |
| US4704622A (en) | Negative transconductance device | |
| JPH02128435A (ja) | 半導体装置及びその製造方法 | |
| JPH0224025B2 (ja) | ||
| JPS6181662A (ja) | ３端子量子装置 | |
| JPS61174776A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPS62248261A (ja) | 半導体装置 | |
| Austing et al. | Multiple-gated submicron vertical tunnelling structures | |
| JPH0563005A (ja) | 電界効果トランジスタ | |
| US5148242A (en) | Electron-wave coupled semiconductor switching device | |
| JPH06260655A (ja) | プレーナ超格子トランジスタ | |
| JPS6154665A (ja) | 半導体装置及びその製造方法 | |
| JP2675362B2 (ja) | 半導体装置 | |
| US4672423A (en) | Voltage controlled resonant transmission semiconductor device | |
| JPS59181069A (ja) | 半導体装置 | |
| US5128734A (en) | Surface channel hact | |
| JPH0337737B2 (ja) | ||
| JPH0311767A (ja) | 速度変調型電界効果トランジスタ | |
| JPH04369843A (ja) | 半導体装置およびその製造方法 | |
| US5712491A (en) | Lateral theta device | |
| JPH0352227B2 (ja) | ||
| JPS6255314B2 (ja) | ||
| JP2615714B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH043942A (ja) | 電界効果トランジスタ |