JPH02128435A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH02128435A JPH02128435A JP63281928A JP28192888A JPH02128435A JP H02128435 A JPH02128435 A JP H02128435A JP 63281928 A JP63281928 A JP 63281928A JP 28192888 A JP28192888 A JP 28192888A JP H02128435 A JPH02128435 A JP H02128435A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- impurity
- doped
- free
- algaas layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having one-dimensional [1D] charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
- H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
- H10D62/812—Single quantum well structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は共通したオーミック電極及び共通したゲート電
極から構成され、且つ動作層が細線状に仕切られており
、量子ａ線を形成していることを特徴とする半導体装置
及びその製造方法に関するものである。
極から構成され、且つ動作層が細線状に仕切られており
、量子ａ線を形成していることを特徴とする半導体装置
及びその製造方法に関するものである。
（従来の技術）
近年、分子線エピタキシー（Ｍｏｌｅｃｕｌａｒ Ｂｅ
ａｍＥｐｉｔａｘｙ； ＭＢＥ）や原子層エピタキシー
（Ａｔｏｍｉｃ ＬａｙｅｒＥｐｉｔａｘｙ； ＡＬＥ
）等に代表されるようなエビキシャル成長技術をはじめ
、原子層単位で膜厚を制御し、界面の乱れが１，２原子
層に抑えられた良質のへテロ構造の作製が可能となって
いる。又、不純物の添加を選択的に行うことにより、ペ
テロ界面上に高移動度の２次元電子ガス系を形成しうる
ようなってきた。一方半導体素子の集積化、高速化の要
請から、素子の微細化が叫ばれ、その加工技術も大きく
発展を遂げている。量産レベルでは既に１／Ｑｍ級のゲ
ート加工が行われつつあり、研究レベルでは実に０．１
ｐｍを下回る微細加工も可能となっている。
ａｍＥｐｉｔａｘｙ； ＭＢＥ）や原子層エピタキシー
（Ａｔｏｍｉｃ ＬａｙｅｒＥｐｉｔａｘｙ； ＡＬＥ
）等に代表されるようなエビキシャル成長技術をはじめ
、原子層単位で膜厚を制御し、界面の乱れが１，２原子
層に抑えられた良質のへテロ構造の作製が可能となって
いる。又、不純物の添加を選択的に行うことにより、ペ
テロ界面上に高移動度の２次元電子ガス系を形成しうる
ようなってきた。一方半導体素子の集積化、高速化の要
請から、素子の微細化が叫ばれ、その加工技術も大きく
発展を遂げている。量産レベルでは既に１／Ｑｍ級のゲ
ート加工が行われつつあり、研究レベルでは実に０．１
ｐｍを下回る微細加工も可能となっている。
以上の結晶成長技術と微細加工技術により高速デバイス
素子の作製がなされ、その素子特性の向上がなされてき
ている。特に２次元系のデバイス素子として選択ドープ
構造２次元電子ガス電界効果トランジスタはその飛躍的
な高速特性及び雑音特性により既に広く実用化されてい
る。上記技術をもってすれば更に低次元の電子系の形成
が可能である。ド・ブロイ波長程度の径をもつ細線を作
製した場合には高移動度が期待できることもあって、そ
の１次元系の伝導現象の研究解明、更にデバイスへの応
用が試みられている。ド・ブロイ波長程度の細線中では
電子の運動は量子化され、１次元的な振舞を示すように
なる。１次元系に於いては不純物ポテンシャルの影響を
受けにくくなり散乱確率を低下し、従って２次元系、３
次元系に比べて高移動度が期待できる。
素子の作製がなされ、その素子特性の向上がなされてき
ている。特に２次元系のデバイス素子として選択ドープ
構造２次元電子ガス電界効果トランジスタはその飛躍的
な高速特性及び雑音特性により既に広く実用化されてい
る。上記技術をもってすれば更に低次元の電子系の形成
が可能である。ド・ブロイ波長程度の径をもつ細線を作
製した場合には高移動度が期待できることもあって、そ
の１次元系の伝導現象の研究解明、更にデバイスへの応
用が試みられている。ド・ブロイ波長程度の細線中では
電子の運動は量子化され、１次元的な振舞を示すように
なる。１次元系に於いては不純物ポテンシャルの影響を
受けにくくなり散乱確率を低下し、従って２次元系、３
次元系に比べて高移動度が期待できる。
１次元系量子細線を応用した半導体装置としていくつか
の構造が提案されている。例えばＹ、Ｃ，Ｃｈａｎｇら
がアプライド・フィジックス・レターズ（Ａｐｐｌｙｅ
ｄＰｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ）第４７巻１３２４
頁で提案しているものがあげられる。第４図はそのＦｉ
ｇ、１として示されているものである。第４図（ａ）に
示すようにＡＩの組成の異なるＡｌｘｌＧａ、 、Ａｓ
／ＡｌＸ２Ｇａ、 、□Ａｓ超格子構造の側面にＧａＡ
ｓ井戸層、Ａｌｘ３Ｇａ、−ｘａＡｓ障壁層を再成長し
、ＡｌＸｌＧａ１−ｘ１ＡｓｌＧａＡｓｌＡｌｘ３Ｇａ
１−Ｘ３Ａｓ、Ａｌｘ２Ｇａ１−ｘ２ＡｓｌＧａＡｓ／
Ａｌｘ３Ｇａ、−ｘ３Ａｓ量子井戸のエネルギー順位に
差が生じるのを利用しており、ＧａＡｓバッファー層中
に１次元細線が形成される。第４図（ｂ）、（ｃ）は各
々ｘｙ平面上、ｚｘ平面上でみた場合のエネルギー準位
の構造を示している。又、Ｄ、Ｂ、Ｒｅｎ５ｃｈらがア
イ・イー・イー・イー・トランザクションの第ＥＤ−３
４巻２２３２頁に示しているようなものもある。第５図
に示しているのはそのＦｉｇ、１として掲載されている
図である。不純物無添加ＧａＡｓ基板に対し、ソース、
ドレイン方向に平行にＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ
Ｂｅａｍ）１８により細線状にＳｉイオンを複数本イ
オン注入し、伝導層２０を形成している。又、この他に
も、干渉露光によりストライプ状のゲートを形成したＧ
ａＡｓ／ＡｌＧａＡｓ選択ドープ構造電界効果トランジ
スタに対し、ゲート電圧をかけて伝導層を擬１次元化す
なるなどの例も発表されている。
の構造が提案されている。例えばＹ、Ｃ，Ｃｈａｎｇら
がアプライド・フィジックス・レターズ（Ａｐｐｌｙｅ
ｄＰｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ）第４７巻１３２４
頁で提案しているものがあげられる。第４図はそのＦｉ
ｇ、１として示されているものである。第４図（ａ）に
示すようにＡＩの組成の異なるＡｌｘｌＧａ、 、Ａｓ
／ＡｌＸ２Ｇａ、 、□Ａｓ超格子構造の側面にＧａＡ
ｓ井戸層、Ａｌｘ３Ｇａ、−ｘａＡｓ障壁層を再成長し
、ＡｌＸｌＧａ１−ｘ１ＡｓｌＧａＡｓｌＡｌｘ３Ｇａ
１−Ｘ３Ａｓ、Ａｌｘ２Ｇａ１−ｘ２ＡｓｌＧａＡｓ／
Ａｌｘ３Ｇａ、−ｘ３Ａｓ量子井戸のエネルギー順位に
差が生じるのを利用しており、ＧａＡｓバッファー層中
に１次元細線が形成される。第４図（ｂ）、（ｃ）は各
々ｘｙ平面上、ｚｘ平面上でみた場合のエネルギー準位
の構造を示している。又、Ｄ、Ｂ、Ｒｅｎ５ｃｈらがア
イ・イー・イー・イー・トランザクションの第ＥＤ−３
４巻２２３２頁に示しているようなものもある。第５図
に示しているのはそのＦｉｇ、１として掲載されている
図である。不純物無添加ＧａＡｓ基板に対し、ソース、
ドレイン方向に平行にＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ
Ｂｅａｍ）１８により細線状にＳｉイオンを複数本イ
オン注入し、伝導層２０を形成している。又、この他に
も、干渉露光によりストライプ状のゲートを形成したＧ
ａＡｓ／ＡｌＧａＡｓ選択ドープ構造電界効果トランジ
スタに対し、ゲート電圧をかけて伝導層を擬１次元化す
なるなどの例も発表されている。
（発明が解決しようとする問題点）
従来の技術で述べた例の中のいくつかに示したような再
成長を含むプロセスにより作製される構造の半導体装置
は、デバイス作製上その条件設定が困難であり、プロセ
ス自体の複雑化を招く。
成長を含むプロセスにより作製される構造の半導体装置
は、デバイス作製上その条件設定が困難であり、プロセ
ス自体の複雑化を招く。
動作層が量子細線構造であるような半導体装置を得るも
っとも簡単な方法は、２次元電子ガス層をメサにより細
かないくつかの部分に分割することである。その上で各
動作層上に共通したゲート電極を形成する。この場合厳
密な微細量子細線を形成するのは困難であるが、擬１次
元細線構造の半導体装置を作製する上では充分であり、
この構造によっても量子細線の効果をデバイス性能に反
映させる上では大いに期待できる。この場合量も問題と
なるのは、メサエッヂに於て２次元電子ガス層とゲート
電極金属の接触部分が増え、実質上の接触面積が増大す
る。これはゲートリークの増大を弓き起し、又耐圧の低
減を招くこととなる。通常の選択ドープ構造２次元電子
ガスＦＥＴの場合にはこのような箇所が少ないため動作
する上ではほとんど問題とならないが、ここで考えてい
るような構造のＦＥＴに対してはこの問題は深刻であり
、特にＩｎＧａＡｓ／ＩｎＡｌＡｓ系等の材料系を用い
る場合などは装置作動上の大きな欠点となる。
っとも簡単な方法は、２次元電子ガス層をメサにより細
かないくつかの部分に分割することである。その上で各
動作層上に共通したゲート電極を形成する。この場合厳
密な微細量子細線を形成するのは困難であるが、擬１次
元細線構造の半導体装置を作製する上では充分であり、
この構造によっても量子細線の効果をデバイス性能に反
映させる上では大いに期待できる。この場合量も問題と
なるのは、メサエッヂに於て２次元電子ガス層とゲート
電極金属の接触部分が増え、実質上の接触面積が増大す
る。これはゲートリークの増大を弓き起し、又耐圧の低
減を招くこととなる。通常の選択ドープ構造２次元電子
ガスＦＥＴの場合にはこのような箇所が少ないため動作
する上ではほとんど問題とならないが、ここで考えてい
るような構造のＦＥＴに対してはこの問題は深刻であり
、特にＩｎＧａＡｓ／ＩｎＡｌＡｓ系等の材料系を用い
る場合などは装置作動上の大きな欠点となる。
この問題を避けるため、チャネル層のすぐ上に数十穴の
スペーサを設け、エツチングをそこで停止させることで
ゲート金属とチャネルの直接的な接触を回避し、ゲート
リークの問題を解消する方法も考えられる。しかしエツ
チングをスペーサで停止させるような選択的なエツチン
グは大変難しく、選択ドープ構造２ＤＥＧＦＥＴをこの
量子細線構造ＦＥＴに応用するような場合には、電子の
供給層である不純物添加ＡｌＧａＡｓ層に於けるＡｌの
モル比の値をスペーサである不純物無添加ＡｌＧａＡｓ
層に於けるＡＩのモル比に比べ充分に下げる必要がある
。すると電子のシート濃度が低下してしまい素子特性の
劣化につながる。
スペーサを設け、エツチングをそこで停止させることで
ゲート金属とチャネルの直接的な接触を回避し、ゲート
リークの問題を解消する方法も考えられる。しかしエツ
チングをスペーサで停止させるような選択的なエツチン
グは大変難しく、選択ドープ構造２ＤＥＧＦＥＴをこの
量子細線構造ＦＥＴに応用するような場合には、電子の
供給層である不純物添加ＡｌＧａＡｓ層に於けるＡｌの
モル比の値をスペーサである不純物無添加ＡｌＧａＡｓ
層に於けるＡＩのモル比に比べ充分に下げる必要がある
。すると電子のシート濃度が低下してしまい素子特性の
劣化につながる。
本発明は上記のような問題を解決し、しかも特性の向上
が期待できる新規構造の量子細線半導体装置と共に、そ
の製造方法を提供するものである。
が期待できる新規構造の量子細線半導体装置と共に、そ
の製造方法を提供するものである。
（問題点を解決する手段）
本発明の電界効果トランジスタは、高抵抗ＧａＡｓ基板
上に不純物無添加ＧａＡｓ層、不純物無添加ＩｎＧａＡ
ｓ層から成るチャネル層、不純物無添加ＡｌＧａＡｓ層
、不純物添加ＡｌＧａＡｓ層がこの順に積層され、該チ
ャネル層の両側にこのチャネル層を挾むように相対する
一対のオーミック電極と、この両オーミック電極間にお
いて前記不純物添加ＡｌＧａＡｓ層が細線状に形成され
てあり、さらにこの細線状の不純物添加ＡｌＧａＡｓ層
上にチャネル層に対し垂直方向に形成されたゲート電極
とを備えてなることを特徴とする。又、前記不純物添加
ＡｌＧａＡｓ層のＡｌモル比Ｘと前記不純物無添加Ａｌ
ＧａＡｓ層のＡｌモル比ｙが０≦ｘ＜ｙ≦１の関係を満
たしており、かつ前記不純物無添加ＡｌＧａＡｓ層と前
記不純物添加ＡｌＧａＡｓ層の選択的なエツチングが可
能であるようにＸとｙの値を設定しておくことにより、
前記半導体装置を製造することが容易である。実際には
、半絶縁性ＧａＡｓ基板に不純物無添加ＧａＡｓ層、不
純物無添加ＩｎＧａＡｓ層、不純物無添加ＡｌＧａＡｓ
層、不純物添加ＡｌＧａＡｓ層をこの順に結晶成長させ
る工程と、前記不純物添加ＡｌＧａＡｓ層を前記不純物
無添加ＡｌＧａＡｓ層に対して選択的にライン状に形成
する工程と、前記不純物添加ＡｌＧａＡｓ層上にオーミ
ック電極を形成する工程と、該オーミック電極間にあっ
て前記不純物添加ＡｌＧａＡｓ層及び前記不純物無添加
ＡｌＧａＡｓ層上にゲート電極を形成する工程とを備え
たことを特徴とする製造方法により先に述べたような半
導体装置の作製が可能となる。
上に不純物無添加ＧａＡｓ層、不純物無添加ＩｎＧａＡ
ｓ層から成るチャネル層、不純物無添加ＡｌＧａＡｓ層
、不純物添加ＡｌＧａＡｓ層がこの順に積層され、該チ
ャネル層の両側にこのチャネル層を挾むように相対する
一対のオーミック電極と、この両オーミック電極間にお
いて前記不純物添加ＡｌＧａＡｓ層が細線状に形成され
てあり、さらにこの細線状の不純物添加ＡｌＧａＡｓ層
上にチャネル層に対し垂直方向に形成されたゲート電極
とを備えてなることを特徴とする。又、前記不純物添加
ＡｌＧａＡｓ層のＡｌモル比Ｘと前記不純物無添加Ａｌ
ＧａＡｓ層のＡｌモル比ｙが０≦ｘ＜ｙ≦１の関係を満
たしており、かつ前記不純物無添加ＡｌＧａＡｓ層と前
記不純物添加ＡｌＧａＡｓ層の選択的なエツチングが可
能であるようにＸとｙの値を設定しておくことにより、
前記半導体装置を製造することが容易である。実際には
、半絶縁性ＧａＡｓ基板に不純物無添加ＧａＡｓ層、不
純物無添加ＩｎＧａＡｓ層、不純物無添加ＡｌＧａＡｓ
層、不純物添加ＡｌＧａＡｓ層をこの順に結晶成長させ
る工程と、前記不純物添加ＡｌＧａＡｓ層を前記不純物
無添加ＡｌＧａＡｓ層に対して選択的にライン状に形成
する工程と、前記不純物添加ＡｌＧａＡｓ層上にオーミ
ック電極を形成する工程と、該オーミック電極間にあっ
て前記不純物添加ＡｌＧａＡｓ層及び前記不純物無添加
ＡｌＧａＡｓ層上にゲート電極を形成する工程とを備え
たことを特徴とする製造方法により先に述べたような半
導体装置の作製が可能となる。
（作用）
本発明の目的は、正系を用いた選択ドープ構造電界効果
トランジスタに量子細線構造を適用し、加えて該半導体
装置の製造方法を提供することにある。
トランジスタに量子細線構造を適用し、加えて該半導体
装置の製造方法を提供することにある。
ＧａＡｓ／ＡｌＧａＡｓ系に対する歪層としてはＩｎＧ
ａＡｓ層を用い、メサエッヂ部分でゲート電極金属と能
動層である量子井戸層が接触することで起こるゲートリ
ークの問題を回避すること、加えてスペーサとしての役
割を持たせることを意図して不純物無添加のＡｌＧａＡ
ｓ層を不純物添加ＡｌＧａＡｓ層と不純物無添加ＩｎＧ
ａＡｓ層の間に挿入している。不純物添加ＡｌＧａＡｓ
層と不純物無添加ＡｌＧａＡｓ層に於ける各々のＡＩの
モル比を選択エツチング可能である様な値に設定するこ
とにより量子細線形成時におけるメサエッチングの際に
エツチングが不純物無添加ＩｎＧａＡｓ層にまで達しな
いようにするためのストッパーとして不純物無添加Ａｌ
ＧａＡｓ層を用いることが可能となる。ゲート電極金属
は常に不純物添加ＡｌＧａＡｓ層、あるいは不純物無添
加ＡｌＧａＡｓ層上に形成されていることになり、量子
井戸と直接接触することはない。従ってゲートリークの
心配がなく耐圧の劣化も避けられる。
ａＡｓ層を用い、メサエッヂ部分でゲート電極金属と能
動層である量子井戸層が接触することで起こるゲートリ
ークの問題を回避すること、加えてスペーサとしての役
割を持たせることを意図して不純物無添加のＡｌＧａＡ
ｓ層を不純物添加ＡｌＧａＡｓ層と不純物無添加ＩｎＧ
ａＡｓ層の間に挿入している。不純物添加ＡｌＧａＡｓ
層と不純物無添加ＡｌＧａＡｓ層に於ける各々のＡＩの
モル比を選択エツチング可能である様な値に設定するこ
とにより量子細線形成時におけるメサエッチングの際に
エツチングが不純物無添加ＩｎＧａＡｓ層にまで達しな
いようにするためのストッパーとして不純物無添加Ａｌ
ＧａＡｓ層を用いることが可能となる。ゲート電極金属
は常に不純物添加ＡｌＧａＡｓ層、あるいは不純物無添
加ＡｌＧａＡｓ層上に形成されていることになり、量子
井戸と直接接触することはない。従ってゲートリークの
心配がなく耐圧の劣化も避けられる。
（実施例）
以下に図面を参照して本発明の実施例を詳細に説明する
。半絶縁性ＧａＡｓ基板１上に不純物無添加ＧａＡｓ層
２を適当な厚みで成長させる。この時の厚みはチャネル
に対し基板１からの影響が無視できる程度の厚みを意味
する。続いて不純物無添加ＩｎＧａＡｓ層３を量子井戸
が形成されるのに充分な厚み例えば１５０Ａ成長させる
。ここでのＩｎのモル比は０．１５とする。続いて不純
物無添加Ａｌｏ、、Ｇａｏ、８５Ａｓ層４を適当な厚み
例えば３０人成長させ、引続き例えば２Ｘ１０ ｃｍ
程度に不純物添加されたＡｌｏ、３Ｇａｏ、７Ａｓ層
５を適当な厚み例えば５００人成長させる。以上で基板
の成長工程を終了する（第２図（ａ））。
。半絶縁性ＧａＡｓ基板１上に不純物無添加ＧａＡｓ層
２を適当な厚みで成長させる。この時の厚みはチャネル
に対し基板１からの影響が無視できる程度の厚みを意味
する。続いて不純物無添加ＩｎＧａＡｓ層３を量子井戸
が形成されるのに充分な厚み例えば１５０Ａ成長させる
。ここでのＩｎのモル比は０．１５とする。続いて不純
物無添加Ａｌｏ、、Ｇａｏ、８５Ａｓ層４を適当な厚み
例えば３０人成長させ、引続き例えば２Ｘ１０ ｃｍ
程度に不純物添加されたＡｌｏ、３Ｇａｏ、７Ａｓ層
５を適当な厚み例えば５００人成長させる。以上で基板
の成長工程を終了する（第２図（ａ））。
次に素子間分離を意図してメサエッチングを行うわけで
あるが、量子細線を形成させるためゲート電極が形成さ
れるチャネル部分を２つ以上の部分に細かく分割する工
程もこのメサ形成時に同時に行うものとする。分割方向
はチャネル方向である。細線の形成にあたる表面不純物
添加ＡｌＧａＡｓ層５のエツチングにおいては不純物添
加ＡｌＧａＡｓ及び不純物無添加ＡｌＧａＡｓのＡｌモ
ル比の違いによってエツチングを不純物無添加ＡｌＧａ
Ａｓ層４の表面で停止させることができる。メサエッチ
ングには例えばハロゲン系のガスを主成分とするガスを
用いたＲＩＥ（Ｒｅａｃｔｉｖｅ−Ｉｏｎ−Ｅｃｈｉｎ
ｇ）を使用することで容易に可能である。先に不純物無
添加ＡｌＧａＡｓ層４の厚みを３０人としたがＲＩＥに
対するストッパーとして使用するにはこの程度の厚みを
擁することで充分である。エツチング工程の実際はレジ
スト９を用いた露光現像工程によりチャネルに相当する
部分のパターニングを行い（第２図（ｂ））、そのレジ
スト９をマスクとして結晶のエツチングを行う（第２図
（ｅ）、（ｄ））。パターニングの際には光学マスクに
よる露光でも良いが、量子効果を期待するためにはより
細線の間隔を狭くすることが要求されるため現状では荷
電粒子線露光を用いることが望ましいといえる。以上の
ようにして本実施例では量子細線の巾として１１１ｍ、
０．５ｐｍ、０．２５１１ｍ、０．１１１ｍの場合を各
々作製した。
あるが、量子細線を形成させるためゲート電極が形成さ
れるチャネル部分を２つ以上の部分に細かく分割する工
程もこのメサ形成時に同時に行うものとする。分割方向
はチャネル方向である。細線の形成にあたる表面不純物
添加ＡｌＧａＡｓ層５のエツチングにおいては不純物添
加ＡｌＧａＡｓ及び不純物無添加ＡｌＧａＡｓのＡｌモ
ル比の違いによってエツチングを不純物無添加ＡｌＧａ
Ａｓ層４の表面で停止させることができる。メサエッチ
ングには例えばハロゲン系のガスを主成分とするガスを
用いたＲＩＥ（Ｒｅａｃｔｉｖｅ−Ｉｏｎ−Ｅｃｈｉｎ
ｇ）を使用することで容易に可能である。先に不純物無
添加ＡｌＧａＡｓ層４の厚みを３０人としたがＲＩＥに
対するストッパーとして使用するにはこの程度の厚みを
擁することで充分である。エツチング工程の実際はレジ
スト９を用いた露光現像工程によりチャネルに相当する
部分のパターニングを行い（第２図（ｂ））、そのレジ
スト９をマスクとして結晶のエツチングを行う（第２図
（ｅ）、（ｄ））。パターニングの際には光学マスクに
よる露光でも良いが、量子効果を期待するためにはより
細線の間隔を狭くすることが要求されるため現状では荷
電粒子線露光を用いることが望ましいといえる。以上の
ようにして本実施例では量子細線の巾として１１１ｍ、
０．５ｐｍ、０．２５１１ｍ、０．１１１ｍの場合を各
々作製した。
続いてソース電極金属７及びドレイン電極金属８をレジ
ストを用いた蒸着リフトオフ法により形成し、アロイに
よりオーミック電極を形成する（第２図（ｅ））。ある
いはイオン注入により導電部分を形成することも考えら
れよう。オーミック電極８及び９が形成された時点でチ
ャネル部分は細い細線状に分割されていることになる。
ストを用いた蒸着リフトオフ法により形成し、アロイに
よりオーミック電極を形成する（第２図（ｅ））。ある
いはイオン注入により導電部分を形成することも考えら
れよう。オーミック電極８及び９が形成された時点でチ
ャネル部分は細い細線状に分割されていることになる。
ここでこのチャネル部分にゲートを形成するわけである
が、レジストを用いた蒸着リフトオフによりゲート形成
を行うのが一般的である。微細ゲートを形成するという
観点に立てば荷電粒子線を用いた露光現像行為を行うの
が最も優れていると考えられる。例えばＰＭＭＡ（Ｐｏ
ｌｙ−Ｍｅｔｈｙｌ−Ｍｅｔｈ−Ａｃｒｙｌａｔｅ）等
のようなレジスト１１を用いて荷電粒子線１０の直描に
より微細ゲートのレジスト開ロバターン１２を形成しく
第２図（ｆ）、（ｇ））、ゲート金属１３例えばＴｉ／
ＡＩあるいはＴｉ／Ｐｔ／Ａｕ等を蒸着しく第２図（ｈ
）、リフトオフすることによりゲート電極６を形成する
（第２図（ｉ））。ゲート電極６はオーミック間のエツ
チングされた形状を反映して波うった形を示すことにな
る。以上本発明の一実施例を示したが本実施例において
は製法上、ゲート電極は不純物添加ＡｌＧａＡｓ層およ
び不純物無添加ＡｌＧａＡｓ層の両方の層上に形成され
ているが本発明における半導体装置の構造においては動
作する上ではゲート電極は不純物添加ＡｌＧａＡｓ層上
に形成されていればよく、必ずしも不純物無添加ＡｌＧ
ａＡｓ層上に形成される必要はない。
が、レジストを用いた蒸着リフトオフによりゲート形成
を行うのが一般的である。微細ゲートを形成するという
観点に立てば荷電粒子線を用いた露光現像行為を行うの
が最も優れていると考えられる。例えばＰＭＭＡ（Ｐｏ
ｌｙ−Ｍｅｔｈｙｌ−Ｍｅｔｈ−Ａｃｒｙｌａｔｅ）等
のようなレジスト１１を用いて荷電粒子線１０の直描に
より微細ゲートのレジスト開ロバターン１２を形成しく
第２図（ｆ）、（ｇ））、ゲート金属１３例えばＴｉ／
ＡＩあるいはＴｉ／Ｐｔ／Ａｕ等を蒸着しく第２図（ｈ
）、リフトオフすることによりゲート電極６を形成する
（第２図（ｉ））。ゲート電極６はオーミック間のエツ
チングされた形状を反映して波うった形を示すことにな
る。以上本発明の一実施例を示したが本実施例において
は製法上、ゲート電極は不純物添加ＡｌＧａＡｓ層およ
び不純物無添加ＡｌＧａＡｓ層の両方の層上に形成され
ているが本発明における半導体装置の構造においては動
作する上ではゲート電極は不純物添加ＡｌＧａＡｓ層上
に形成されていればよく、必ずしも不純物無添加ＡｌＧ
ａＡｓ層上に形成される必要はない。
本発明に於けるデバイス形状を第１図（ａ）、（ｂ）に
示し、そのエネルギーダイヤグラムを第３図に示す。
示し、そのエネルギーダイヤグラムを第３図に示す。
（発明の効果）
本発明においては不純物無添加ＡｌＧａＡｓ層の存在に
よりゲート金属と量子井戸層に於ける電子ガスが直接接
触することはなく、したがって、ゲートリークの心配は
ない。又、ＩｎＧａＡｓ層の歪層を用いた量子井戸の存
在により電子供給層である不純物添加ＡｌＧａＡｓに於
けるＡｌのモル比を下げることが可能であることからＤ
Ｘセンター等のＡｌＧａＡｓに於ける深い準位が現れな
い等の利点がある。本発明によりこれらの利点を活かし
、ピンチオフ特性良く、高相互コンタクタンスが期待で
きる擬１次元細線構造の半導体装置が得られる。又、不
純物添加ＡｌＧａＡｓ層、及び不純物無添加ＡｌＧａＡ
ｓ層の各々のＡｌモル比を操作することによりエツチン
グに於ける選択比を得ることができるので、このような
構造の半導体装置の製造に関してはＲＩＥ等の利用によ
り選択エツチングを用いることが出来、プロセスの条件
設定に於て大幅な簡略化が可能である。
よりゲート金属と量子井戸層に於ける電子ガスが直接接
触することはなく、したがって、ゲートリークの心配は
ない。又、ＩｎＧａＡｓ層の歪層を用いた量子井戸の存
在により電子供給層である不純物添加ＡｌＧａＡｓに於
けるＡｌのモル比を下げることが可能であることからＤ
Ｘセンター等のＡｌＧａＡｓに於ける深い準位が現れな
い等の利点がある。本発明によりこれらの利点を活かし
、ピンチオフ特性良く、高相互コンタクタンスが期待で
きる擬１次元細線構造の半導体装置が得られる。又、不
純物添加ＡｌＧａＡｓ層、及び不純物無添加ＡｌＧａＡ
ｓ層の各々のＡｌモル比を操作することによりエツチン
グに於ける選択比を得ることができるので、このような
構造の半導体装置の製造に関してはＲＩＥ等の利用によ
り選択エツチングを用いることが出来、プロセスの条件
設定に於て大幅な簡略化が可能である。
第１図（ａ）、（ｂ）は本発明に於ける量子細線半導体
装置の構造を示す図であり、第２図（ａ）〜（ｉ）は本
発明に於ける量子細線半導体装置の製造方法を示す概念
図である。又、第３図は本発明の量子細線半導体装置の
エネルギーバンドダイヤグラムを示す図である。第４図
、第５図は今までに発表されている量子細線半導体装置
の実施例を示す図である。 １・・・半絶縁性ＧａＡｓ基板 ２・・・不純物無添加ＧａＡｓ層 ３・・・不純物無添加ＩｎＧａＡｓ層 ４・・・不純物無添加ＡｌＧａＡｓ層 ５・・・不純物添加ＡｌＧａＡｓ層 ６・・・ゲート電極 ７・・・ソース電極 ８・・・ドレイン電極 ９・・・レジスト １０・・・荷電粒子線 １１・・・レジスト １２・・・開口部 １３・・・ゲート金属 １４・・・フェルミ準位 １５・ＡｌｘｌＧａ、 、□Ａｓ層 １６−Ａｌｘ２Ｇａ、−Ｘ２Ａｓ層 １７・・・ＡｌＸ３Ｇａ□−ｘ３Ａｓ層１８・ＧａＡｓ
層 １９・・・ＦＩＢ ２０・・・伝導層 ２１・・・高抵抗層
装置の構造を示す図であり、第２図（ａ）〜（ｉ）は本
発明に於ける量子細線半導体装置の製造方法を示す概念
図である。又、第３図は本発明の量子細線半導体装置の
エネルギーバンドダイヤグラムを示す図である。第４図
、第５図は今までに発表されている量子細線半導体装置
の実施例を示す図である。 １・・・半絶縁性ＧａＡｓ基板 ２・・・不純物無添加ＧａＡｓ層 ３・・・不純物無添加ＩｎＧａＡｓ層 ４・・・不純物無添加ＡｌＧａＡｓ層 ５・・・不純物添加ＡｌＧａＡｓ層 ６・・・ゲート電極 ７・・・ソース電極 ８・・・ドレイン電極 ９・・・レジスト １０・・・荷電粒子線 １１・・・レジスト １２・・・開口部 １３・・・ゲート金属 １４・・・フェルミ準位 １５・ＡｌｘｌＧａ、 、□Ａｓ層 １６−Ａｌｘ２Ｇａ、−Ｘ２Ａｓ層 １７・・・ＡｌＸ３Ｇａ□−ｘ３Ａｓ層１８・ＧａＡｓ
層 １９・・・ＦＩＢ ２０・・・伝導層 ２１・・・高抵抗層
Claims (1)
- 【特許請求の範囲】 １）半絶縁性ＧａＡｓ基板上に不純物無添加ＧａＡｓ層
、不純物無添加ＩｎＧａＡｓ層からなるチャネル層、不
純物無添加ＡｌＧａＡｓ層及び不純物添加ＡｌＧａＡｓ
層とがこの順に積層された半導体装置において、該チャ
ネル層の両側にこのチャネル層を挟むように相対して前
記不純物添加ＡｌＧａＡｓ層上に形成された一対のオー
ミック電極と、この両オーミック電極間において、前記
不純物添加ＡｌＧａＡｓ層が細線状に形成されてあり、
さらにこの細線状の不純物添加ＡｌＧａＡｓ層上に、チ
ャネル層に対し垂直方向にゲート電極が形成された構造
を備えてなることを特徴とする半導体装置。 ２）前記不純物添加ＡｌＧａＡｓ層のＡｌモル比ｘと前
記不純物無添加ＡｌＧａＡｓ層のＡｌモル比ｙが０≦ｘ
＜ｙ≦１の関係を満たしており、かつ前記不純物無添加
ＡｌＧａＡｓ層と前記不純物添加ＡｌＧａＡｓ層の選択
的なエッチングが可能であるようにｘとｙの値が設定さ
れていることを特徴とする特許請求の範囲第１項記載の
半導体装置。 ３）半絶縁性ＧａＡｓ基板に不純物無添加ＧａＡＳ層、
不純物無添加ＩｎＧａＡｓ層、不純物無添加ＡｌＧａＡ
ｓ層、不純物添加ＡｌＧａＡｓ層をこの順に結晶成長さ
せる工程と、前記不純物無添加ＡｌＧａＡｓ層を選択的
に除去し前記不純物無添加ＡｌＧａＡｓ層が部分的に露
出した細線状の構造を形成する工程と、前記不純物添加
ＡｌＧａＡｓ層上にオーミック電極を形成する工程と、
該オーミック電極間にあって前記不純物添加ＡｌＧａＡ
ｓ層及び前記不純物無添加ＡｌＧａＡｓ層上にゲート電
極を形成する工程とを備えたことを特徴とする半導体装
置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63281928A JPH0812913B2 (ja) | 1988-11-07 | 1988-11-07 | 半導体装置及びその製造方法 |
| US07/431,245 US5119151A (en) | 1988-11-07 | 1989-11-03 | Quasi-one-dimensional channel field effect transistor having gate electrode with stripes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63281928A JPH0812913B2 (ja) | 1988-11-07 | 1988-11-07 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02128435A true JPH02128435A (ja) | 1990-05-16 |
| JPH0812913B2 JPH0812913B2 (ja) | 1996-02-07 |
Family
ID=17645895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63281928A Expired - Lifetime JPH0812913B2 (ja) | 1988-11-07 | 1988-11-07 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5119151A (ja) |
| JP (1) | JPH0812913B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06120521A (ja) * | 1992-10-06 | 1994-04-28 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6242765B1 (en) * | 1991-05-21 | 2001-06-05 | Nec Corporation | Field effect transistor and its manufacturing method |
| DE4218650A1 (de) * | 1992-06-05 | 1993-12-09 | Siemens Ag | Verfahren zur Herstellung eines Quantendrahtes |
| US5289014A (en) * | 1992-08-17 | 1994-02-22 | Motorola, Inc. | Semiconductor device having a vertical quantum well via and method for making |
| US5280180A (en) * | 1992-08-19 | 1994-01-18 | Motorola, Inc. | Interconnect structure for coupling semiconductor regions and method for making |
| US5264711A (en) * | 1992-09-15 | 1993-11-23 | The United States Of America As Represented By The Secretary Of The Army | Metal-encapsulated quantum wire for enhanced charge transport |
| JP2554433B2 (ja) * | 1992-12-24 | 1996-11-13 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体装置およびその製造方法 |
| US5831294A (en) * | 1993-09-30 | 1998-11-03 | Sony Corporation | Quantum box structure and carrier conductivity modulating device |
| US5675164A (en) * | 1995-06-07 | 1997-10-07 | International Business Machines Corporation | High performance multi-mesa field effect transistor |
| US20040137734A1 (en) * | 1995-11-15 | 2004-07-15 | Princeton University | Compositions and processes for nanoimprinting |
| US7758794B2 (en) * | 2001-10-29 | 2010-07-20 | Princeton University | Method of making an article comprising nanoscale patterns with reduced edge roughness |
| US20040189141A1 (en) * | 1997-09-08 | 2004-09-30 | Avto Tavkhelidze | Thermionic vacuum diode device with adjustable electrodes |
| US7658772B2 (en) * | 1997-09-08 | 2010-02-09 | Borealis Technical Limited | Process for making electrode pairs |
| US6720704B1 (en) | 1997-09-08 | 2004-04-13 | Boreaiis Technical Limited | Thermionic vacuum diode device with adjustable electrodes |
| US6117344A (en) * | 1998-03-20 | 2000-09-12 | Borealis Technical Limited | Method for manufacturing low work function surfaces |
| US7074498B2 (en) * | 2002-03-22 | 2006-07-11 | Borealis Technical Limited | Influence of surface geometry on metal properties |
| US6680214B1 (en) * | 1998-06-08 | 2004-01-20 | Borealis Technical Limited | Artificial band gap |
| US7651875B2 (en) * | 1998-06-08 | 2010-01-26 | Borealis Technical Limited | Catalysts |
| US20070108437A1 (en) * | 1998-06-08 | 2007-05-17 | Avto Tavkhelidze | Method of fabrication of high temperature superconductors based on new mechanism of electron-electron interaction |
| US8574663B2 (en) * | 2002-03-22 | 2013-11-05 | Borealis Technical Limited | Surface pairs |
| US7170118B2 (en) * | 2003-08-01 | 2007-01-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Field effect transistor (FET) device having corrugated structure and method for fabrication thereof |
| EP1667705A1 (en) * | 2003-10-03 | 2006-06-14 | Allergan, Inc. | Compositions and methods comprising prostaglandin-related compounds and trefoil factor family peptides for the treatment of glaucoma with reduced hyperemia |
| GB0415426D0 (en) * | 2004-07-09 | 2004-08-11 | Borealis Tech Ltd | Thermionic vacuum diode device with adjustable electrodes |
| US20060028685A1 (en) * | 2004-08-04 | 2006-02-09 | Nicole Proulx | Method for allowing users to specify multiple quality settings on mixed printouts |
| GB0501413D0 (en) * | 2005-01-24 | 2005-03-02 | Tavkhelidze Avto | Method for modification of built in potential of diodes |
| EP1867163B1 (en) | 2005-02-23 | 2017-07-12 | Cisco Technology, Inc. | Fast channel change with conditional return to multicasting |
| US7798268B2 (en) * | 2005-03-03 | 2010-09-21 | Borealis Technical Limited | Thermotunneling devices for motorcycle cooling and power generation |
| US7589348B2 (en) * | 2005-03-14 | 2009-09-15 | Borealis Technical Limited | Thermal tunneling gap diode with integrated spacers and vacuum seal |
| GB0515635D0 (en) * | 2005-07-29 | 2005-09-07 | Harbron Stuart | Transistor |
| GB0518132D0 (en) * | 2005-09-06 | 2005-10-12 | Cox Isaiah W | Cooling device using direct deposition of diode heat pump |
| US7427786B1 (en) | 2006-01-24 | 2008-09-23 | Borealis Technical Limited | Diode device utilizing bellows |
| US8713195B2 (en) * | 2006-02-10 | 2014-04-29 | Cisco Technology, Inc. | Method and system for streaming digital video content to a client in a digital video network |
| US8227885B2 (en) | 2006-07-05 | 2012-07-24 | Borealis Technical Limited | Selective light absorbing semiconductor surface |
| GB0617934D0 (en) * | 2006-09-12 | 2006-10-18 | Borealis Tech Ltd | Transistor |
| GB0618268D0 (en) * | 2006-09-18 | 2006-10-25 | Tavkhelidze Avto | High efficiency solar cell with selective light absorbing surface |
| GB0700071D0 (en) * | 2007-01-04 | 2007-02-07 | Borealis Tech Ltd | Multijunction solar cell |
| US8816192B1 (en) | 2007-02-09 | 2014-08-26 | Borealis Technical Limited | Thin film solar cell |
| US9583590B2 (en) | 2013-09-27 | 2017-02-28 | Samsung Electronics Co., Ltd. | Integrated circuit devices including FinFETs and methods of forming the same |
| RU2617179C2 (ru) * | 2014-11-14 | 2017-04-21 | Федеральное государственное бюджетное учреждение науки Физический институт им. П.Н. Лебедева Российской академии наук (ФИАН) | Способ усиления мощности радиочастотно-модулированного терагерцового излучения 30-периодной слабосвязанной полупроводниковой сверхрешетки GaAs/AlGaAs |
| US9741811B2 (en) | 2014-12-15 | 2017-08-22 | Samsung Electronics Co., Ltd. | Integrated circuit devices including source/drain extension regions and methods of forming the same |
| CN105895686A (zh) * | 2016-01-21 | 2016-08-24 | 苏州能讯高能半导体有限公司 | 高电子迁移率晶体管器件及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4733282A (en) * | 1985-08-13 | 1988-03-22 | International Business Machines Corporation | One-dimensional quantum pipeline type carrier path semiconductor devices |
| JP2609587B2 (ja) * | 1986-04-21 | 1997-05-14 | 株式会社日立製作所 | 半導体装置 |
-
1988
- 1988-11-07 JP JP63281928A patent/JPH0812913B2/ja not_active Expired - Lifetime
-
1989
- 1989-11-03 US US07/431,245 patent/US5119151A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06120521A (ja) * | 1992-10-06 | 1994-04-28 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5119151A (en) | 1992-06-02 |
| JPH0812913B2 (ja) | 1996-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02128435A (ja) | 半導体装置及びその製造方法 | |
| EP0248439B1 (en) | Field-effect transistor having a delta-doped ohmic contact | |
| DE3786363T2 (de) | Halbleiteranordnungen mit hoher Beweglichkeit. | |
| US5023675A (en) | Semiconductor device | |
| JPH07101739B2 (ja) | 半導体装置 | |
| GB2295488A (en) | Semiconductor device | |
| EP0199435B1 (en) | Field effect semiconductor device | |
| JPH0354869B2 (ja) | ||
| JPH06236898A (ja) | 電界効果トランジスタ | |
| US5729030A (en) | Semiconductor device | |
| JPS62256478A (ja) | 化合物半導体装置 | |
| JP2558418B2 (ja) | 電界効果型素子とその製造方法 | |
| JP3038737B2 (ja) | 量子細線半導体装置およびその製造方法 | |
| JPH0817241B2 (ja) | 細線電界効果トランジスタ及びその製造方法 | |
| EP0196517B1 (en) | Compound semiconductor device | |
| JPH07105490B2 (ja) | 半導体装置 | |
| JPS6235678A (ja) | ダブル・ヘテロ型電界効果トランジスタ | |
| JP2903590B2 (ja) | 半導体装置及びその製造方法 | |
| JP2546994B2 (ja) | 高速電界効果半導体装置 | |
| JPH05235055A (ja) | 化合物半導体装置 | |
| JPH04369843A (ja) | 半導体装置およびその製造方法 | |
| JP3304343B2 (ja) | 電界効果トランジスタ | |
| JP2800245B2 (ja) | 半導体装置 | |
| JPH04298050A (ja) | 歪付キャリア供給層を有するヘテロ構造素子 | |
| JPS61276269A (ja) | ヘテロ接合型電界効果トランジスタ |