JPH0626212B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0626212B2 JPH0626212B2 JP61235605A JP23560586A JPH0626212B2 JP H0626212 B2 JPH0626212 B2 JP H0626212B2 JP 61235605 A JP61235605 A JP 61235605A JP 23560586 A JP23560586 A JP 23560586A JP H0626212 B2 JPH0626212 B2 JP H0626212B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicide
- semiconductor device
- atmosphere
- unit process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に高融点金属
あるいはその珪化物からなる半導体装置の製造方法に関
する。
あるいはその珪化物からなる半導体装置の製造方法に関
する。
〔従来の技術〕 従来、高融点金属あるいはその珪化物（以降シリサイド
と称す）を被着する工程とその後の熱処理工程とは独立
に行われていたので、その工程の途中で半導体基板表面
及び高融点金属あるいはそのシリサイドからなる半導体
表面が大気に晒されることがあった。
と称す）を被着する工程とその後の熱処理工程とは独立
に行われていたので、その工程の途中で半導体基板表面
及び高融点金属あるいはそのシリサイドからなる半導体
表面が大気に晒されることがあった。
第３図（ａ），（ｂ）は従来の半導体装置の製造方法の
一例を説明するための工程順に示した半導体チップの断
面図である。
一例を説明するための工程順に示した半導体チップの断
面図である。
この従来例では、先ず、第３図（ａ）に示すように、シ
リコン基板１上に順次形成した酸化膜２及び多結晶シリ
コン膜３の上にチタン層４ａ′を形成した後、一旦大気
中に晒すことがあるのでチタン層４ａ′の表面に酸化物
層６が出来る。
リコン基板１上に順次形成した酸化膜２及び多結晶シリ
コン膜３の上にチタン層４ａ′を形成した後、一旦大気
中に晒すことがあるのでチタン層４ａ′の表面に酸化物
層６が出来る。
次に、第３図（ｂ）に示すように、酸化物層６を付けた
まま、熱処理を行い多結晶シリコン膜３とチタン層４
ａ′とを反応させてチタンシリサイド層４′を形成す
る。
まま、熱処理を行い多結晶シリコン膜３とチタン層４
ａ′とを反応させてチタンシリサイド層４′を形成す
る。
この場合、表面の酸化物層６が存在するために、チタン
シリサイド層４′は不均一になりしかも層抵抗が高くな
る。
シリサイド層４′は不均一になりしかも層抵抗が高くな
る。
上述した従来の半導体装置の製造方法では、高融点金属
あるいはそのシリサイドを被着する工程とその後の熱処
理工程とを独立に行いしかも途中で半導体基板が大気に
晒されていたので、高融点金属あるいはそのシリサイド
表面上に酸化物層が形成されたり、あるいは不純物が付
着する等して高融点金属あるいはそのシリサイドからな
る導体層が不均一でしかも層抵抗が高くなるという欠点
があった。
あるいはそのシリサイドを被着する工程とその後の熱処
理工程とを独立に行いしかも途中で半導体基板が大気に
晒されていたので、高融点金属あるいはそのシリサイド
表面上に酸化物層が形成されたり、あるいは不純物が付
着する等して高融点金属あるいはそのシリサイドからな
る導体層が不均一でしかも層抵抗が高くなるという欠点
があった。
又、導体層表面を熱処理前にフッ酸で処理しようとする
とチタンまで同時に除去されてしまうという問題もあっ
た。
とチタンまで同時に除去されてしまうという問題もあっ
た。
本発明の特徴は、半導体基板の上に高融点金属あるいは
その珪化物を被着した後に真空中又は不活性ガス雰囲気
中でランプアニールによる短時間熱処理を施し導体層を
形成する単位工程を少くとも一回含み、前記単位工程中
及び前記単位工程から前記単位工程までの間、その全期
間に亘って前記半導体基板を大気中に晒すことなく真空
中又は非酸化性ガス雰囲気中に保持する半導体装置の製
造方法にある。
その珪化物を被着した後に真空中又は不活性ガス雰囲気
中でランプアニールによる短時間熱処理を施し導体層を
形成する単位工程を少くとも一回含み、前記単位工程中
及び前記単位工程から前記単位工程までの間、その全期
間に亘って前記半導体基板を大気中に晒すことなく真空
中又は非酸化性ガス雰囲気中に保持する半導体装置の製
造方法にある。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図（ａ）〜（ｃ）は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの断面図である。
るための工程順に示した半導体チップの断面図である。
この実施例は、先ず、第１図（ａ）に示すように、シリ
コン基板１の上に 500Åの酸化膜２及び3000Åの多結晶
シリコン膜３を順次形成する。
コン基板１の上に 500Åの酸化膜２及び3000Åの多結晶
シリコン膜３を順次形成する。
次に、第１図（ｂ）に示すように、多結晶シリコン膜３
の表面をフッ酸で処理して大気中で出来た酸化膜を除去
した後真空蒸着法により、 500Åのチタン層４ａを形成
する。
の表面をフッ酸で処理して大気中で出来た酸化膜を除去
した後真空蒸着法により、 500Åのチタン層４ａを形成
する。
次に、第１図（ｃ）に示すように、大気中に晒さずに連
続して真空中でハロゲンランプアニール法により 800
℃，15秒間加熱し、チタンシリサイド層４を形成する。
続して真空中でハロゲンランプアニール法により 800
℃，15秒間加熱し、チタンシリサイド層４を形成する。
第２図（ａ），（ｂ）は本発明の第２の実施例を説明す
るための工程順に示した半導体チップの断面図である。
るための工程順に示した半導体チップの断面図である。
この実施例は、先ず、第２図（ａ）に示すように、シリ
コン基板１の上に酸化膜２及び多結晶シリコン膜３を順
次形成した後多結晶シリコン膜３の表面をフッ酸処理し
て、スパッタ法によりタングステンとシリコンの組成比
が1:3.5 のＷＳ3.5 からなるタングステンシリサイド層
５ａを1000Åの厚さで形成する。続いて、シリコン基板
１を大気中に晒すことなく真空中でハロゲンランプアニ
ール法により1000℃，10秒間加熱する。ここで、シリコ
ンの組成比の多いタングステンシリサイドを、先ず被着
したのは、下層の多結晶シリコン層３との密着性を良く
するためである。
コン基板１の上に酸化膜２及び多結晶シリコン膜３を順
次形成した後多結晶シリコン膜３の表面をフッ酸処理し
て、スパッタ法によりタングステンとシリコンの組成比
が1:3.5 のＷＳ3.5 からなるタングステンシリサイド層
５ａを1000Åの厚さで形成する。続いて、シリコン基板
１を大気中に晒すことなく真空中でハロゲンランプアニ
ール法により1000℃，10秒間加熱する。ここで、シリコ
ンの組成比の多いタングステンシリサイドを、先ず被着
したのは、下層の多結晶シリコン層３との密着性を良く
するためである。
しかし、このタングステンシリサイド層５ａの層抵抗は
高いので、半導体基板１上のタングステンシリサイド層
５ａの表面を大気に晒さずに、連続して、第２図（ｂ）
に示すように、タングステンとシリコンの組成比が1:1.
8 とタングステンの組成比が多いＷＳ1.8 からなるタン
グステンシリサイド層５ｂをスパッタ法により1000Åの
厚さで形成する。更に真空中でハロゲンランプアニール
法により、1000℃、10秒間の加熱をする。
高いので、半導体基板１上のタングステンシリサイド層
５ａの表面を大気に晒さずに、連続して、第２図（ｂ）
に示すように、タングステンとシリコンの組成比が1:1.
8 とタングステンの組成比が多いＷＳ1.8 からなるタン
グステンシリサイド層５ｂをスパッタ法により1000Åの
厚さで形成する。更に真空中でハロゲンランプアニール
法により、1000℃、10秒間の加熱をする。
これにより低抵抗タングステンシリサイド層を形成で
き、シリサイド層の被着と熱処理との一連の工程で半導
体基板は、一度も大気にさらされないため、高純度なタ
ングステンシリサイド層が得られる。
き、シリサイド層の被着と熱処理との一連の工程で半導
体基板は、一度も大気にさらされないため、高純度なタ
ングステンシリサイド層が得られる。
なお、この実施例では、各シリサイド層を被着する毎に
ランプアニールを行っているが、勿論、シリサイド層全
部を先に被着した後にランプアニールを行っても良い。
ランプアニールを行っているが、勿論、シリサイド層全
部を先に被着した後にランプアニールを行っても良い。
以上説明したように本発明では、高融点金属あるいはそ
のシリサイドの被着と熱処理とを一連の真空中で行な
い、工程の途中で半導体基板の表面が大気に晒されない
ため、大気からの汚染を阻止すると共に高融点金属ある
いはそのシリサイドの表面上の酸化物層の形成も防止
し、均一でしかも層抵抗の低い導体層が安定に得られる
という効果がある。
のシリサイドの被着と熱処理とを一連の真空中で行な
い、工程の途中で半導体基板の表面が大気に晒されない
ため、大気からの汚染を阻止すると共に高融点金属ある
いはそのシリサイドの表面上の酸化物層の形成も防止
し、均一でしかも層抵抗の低い導体層が安定に得られる
という効果がある。
第１図（ａ）〜（ｃ）及び第２図（ａ），（ｂ）はそれ
ぞれ本発明の第１及び第２の実施例を説明するための工
程順に示した半導体チップの断面図、第３図（ａ），
（ｂ）は従来の半導体装置の製造方法の一例を説明する
ための工程順に示した半導体チップの断面図である。 １……シリコン基板、２……酸化膜、３……多結晶シリ
コン膜、４，４′……チタンシリサイド層、４ａ，４
ａ′……チタン層、５ａ，５ｂ……タングステンシリサ
イド層、６……酸化物層。
ぞれ本発明の第１及び第２の実施例を説明するための工
程順に示した半導体チップの断面図、第３図（ａ），
（ｂ）は従来の半導体装置の製造方法の一例を説明する
ための工程順に示した半導体チップの断面図である。 １……シリコン基板、２……酸化膜、３……多結晶シリ
コン膜、４，４′……チタンシリサイド層、４ａ，４
ａ′……チタン層、５ａ，５ｂ……タングステンシリサ
イド層、６……酸化物層。
Claims (1)
- 【請求項１】半導体基板の上に高融点金属あるいはその
珪化物を被着した後に真空中又は不活性ガス雰囲気中で
ランプアニールによる短時間熱処理を施し導体層を形成
する単位工程を少くとも一回含み、前記単位工程中及び
前記単位工程から前記単位工程までの間、その全期間に
亘って前記半導体基板を大気中に晒すことなく真空中又
は非酸化性ガス雰囲気中に保持することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61235605A JPH0626212B2 (ja) | 1986-10-02 | 1986-10-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61235605A JPH0626212B2 (ja) | 1986-10-02 | 1986-10-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6390154A JPS6390154A (ja) | 1988-04-21 |
| JPH0626212B2 true JPH0626212B2 (ja) | 1994-04-06 |
Family
ID=16988483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61235605A Expired - Lifetime JPH0626212B2 (ja) | 1986-10-02 | 1986-10-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0626212B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100332127B1 (ko) * | 1995-06-30 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체 소자의 도전층 형성방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59231836A (ja) * | 1983-06-14 | 1984-12-26 | Toshiba Corp | 多層構造アルミニウム層の形成方法 |
-
1986
- 1986-10-02 JP JP61235605A patent/JPH0626212B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6390154A (ja) | 1988-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63133650A (ja) | 多結晶シリコン層上にシリサイドの接着層を形成する方法 | |
| JP2658019B2 (ja) | 半導体装置の製造方法 | |
| KR900002619B1 (ko) | 금속 실리사이드막 조성비 제어방법 | |
| JPS60182133A (ja) | 半導体装置の製造方法 | |
| JPS6390154A (ja) | 半導体装置の製造方法 | |
| JP2522924B2 (ja) | 金属シリサイド膜の形成方法 | |
| JPS58154228A (ja) | 半導体装置の製造方法 | |
| JPS5863165A (ja) | 多層電極構造を有した半導体装置 | |
| JPS62188222A (ja) | 半導体化合物の製造方法 | |
| JP2806757B2 (ja) | 半導体装置の製造方法 | |
| JPS61160952A (ja) | 半導体装置の製造方法 | |
| JP3261444B2 (ja) | 半導体薄膜の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JP2906491B2 (ja) | 半導体装置の製造方法 | |
| JP2555754B2 (ja) | 薄膜形成方法 | |
| JPH088205A (ja) | 半導体素子の製造方法 | |
| JPS6324669A (ja) | 半導体装置の製造方法 | |
| JPH0555166A (ja) | 半導体装置の製造方法 | |
| JPS62291146A (ja) | 半導体装置の製造方法 | |
| JPS61256718A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03240945A (ja) | 金属薄膜の形成法 | |
| JPS635567A (ja) | 半導体装置の製造方法 | |
| JPS62206827A (ja) | チタン・シリサイド膜の熱処理方法 | |
| JPS59121925A (ja) | 半導体装置の製造方法 | |
| JPS62188224A (ja) | 半導体化合物の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |