JPS59121925A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59121925A JPS59121925A JP57227615A JP22761582A JPS59121925A JP S59121925 A JPS59121925 A JP S59121925A JP 57227615 A JP57227615 A JP 57227615A JP 22761582 A JP22761582 A JP 22761582A JP S59121925 A JPS59121925 A JP S59121925A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicide
- silicide film
- substrate
- molybdenum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は、半導体装置の製造方法に関し、さらに詳しく
述べると、ｎ＋半導体領域、例えばｎ＋シリコンと金属
配線、例えばアルミニウム／シリコンとの間のオーミッ
クコンタクト分改良する方法に関する。本発明は、コン
タクト抵抗を安定化するのに有効である。
述べると、ｎ＋半導体領域、例えばｎ＋シリコンと金属
配線、例えばアルミニウム／シリコンとの間のオーミッ
クコンタクト分改良する方法に関する。本発明は、コン
タクト抵抗を安定化するのに有効である。
（２）従来技術と問題点
半導体装置において、基板と金属配線との間のオーミッ
クコンタクトを得るためにいろいろな手法が用いられて
いることは周知の通シである。これらの公知な手法の多
くは、通常、半導体基板の拡散層（ｎ＋半導体領域）上
に多結晶シリコン、アルミニウム／シリコン又はアルミ
ニラムノよウナ金属配線を載せるような構造を採用して
いる。ところが、このような構造とした場合、得られる
コンタクト抵抗が不安定である。なぜなら、例えばｎシ
リコンとアルミニウム／シリコン間のコンタクトニつい
て見た場合、アルミニウム／シリコン中に含まれるシリ
コンがｎノリコノ上に析出したシ僅かではあるけれども
好ましくない化学反応を惹起したシするからである。
クコンタクトを得るためにいろいろな手法が用いられて
いることは周知の通シである。これらの公知な手法の多
くは、通常、半導体基板の拡散層（ｎ＋半導体領域）上
に多結晶シリコン、アルミニウム／シリコン又はアルミ
ニラムノよウナ金属配線を載せるような構造を採用して
いる。ところが、このような構造とした場合、得られる
コンタクト抵抗が不安定である。なぜなら、例えばｎシ
リコンとアルミニウム／シリコン間のコンタクトニつい
て見た場合、アルミニウム／シリコン中に含まれるシリ
コンがｎノリコノ上に析出したシ僅かではあるけれども
好ましくない化学反応を惹起したシするからである。
上記したようなコンタクト抵抗の不安定を解消するため
、基板の拡散層と金属配線との界面に適当なバリヤ層（
バリヤメタル）を介在せしめることが従来提案されてい
る。有用なバリヤメタルとしては、例えば、白金シリサ
イド、・）ラジウムシリサイドなどがある。この改良方
法は、例えば４００℃未満の比較的に低温度において有
利に使用することができるというものの、この技術分野
において常用されているそれよシも高い温度、例えば４
５０℃、５００℃又はそれ以上の高温度において不適当
である。なぜなら、アルミニウム／シリコン配線下に上
記したようなシリサイドを引いた場合、好ましくないこ
とにアルミニウムとシリサイドとの間で化学反応がおこ
ってコンタクトが不安定となるからである。基板と金属
配線との間のコンタクトが不安定であると、すなわち、
コンタクト抵抗が悪化すると、電圧が低下し、よって、
スピードが変化して初期のアクセスタイムがズレるので
好ましくない。
、基板の拡散層と金属配線との界面に適当なバリヤ層（
バリヤメタル）を介在せしめることが従来提案されてい
る。有用なバリヤメタルとしては、例えば、白金シリサ
イド、・）ラジウムシリサイドなどがある。この改良方
法は、例えば４００℃未満の比較的に低温度において有
利に使用することができるというものの、この技術分野
において常用されているそれよシも高い温度、例えば４
５０℃、５００℃又はそれ以上の高温度において不適当
である。なぜなら、アルミニウム／シリコン配線下に上
記したようなシリサイドを引いた場合、好ましくないこ
とにアルミニウムとシリサイドとの間で化学反応がおこ
ってコンタクトが不安定となるからである。基板と金属
配線との間のコンタクトが不安定であると、すなわち、
コンタクト抵抗が悪化すると、電圧が低下し、よって、
スピードが変化して初期のアクセスタイムがズレるので
好ましくない。
（３）発明の目的
本発明は、初期のアクセスタイムのズレを防止するため
、基板と金属配線との間の安定なコンタクトを可能なら
しめる半導体装置の改良された製造方法を提供すること
を目的とする。
、基板と金属配線との間の安定なコンタクトを可能なら
しめる半導体装置の改良された製造方法を提供すること
を目的とする。
（４）発明の構成
本発明者は、このたび、基板の拡散層と金属配線との界
面にバリヤ層を介在せしめるに際して、高融点金属のシ
リサイド会前記拡散層、すなわち、ｎ＋半導体領域上に
スパッタ法によりデポジットさせ、そして次にこのアモ
ルファス状態のシリサイド膜を約６００〜９００℃の高
温度でアニールして完全にシリサイド化することによっ
てバリヤ層を形成するのが有用であることを見い出した
。
面にバリヤ層を介在せしめるに際して、高融点金属のシ
リサイド会前記拡散層、すなわち、ｎ＋半導体領域上に
スパッタ法によりデポジットさせ、そして次にこのアモ
ルファス状態のシリサイド膜を約６００〜９００℃の高
温度でアニールして完全にシリサイド化することによっ
てバリヤ層を形成するのが有用であることを見い出した
。
本発明の実施において有利に使用し得る高融点金属のシ
リサイドは、一般にＭ２ｓｉ 、 ＭＳｉ及びＭＳｉ２
（式中のＭは周期律表第４Ａ族、第５Ａ族及び第６Ａ
族に属する金属である）によシ茨わされ、そして、具体
的には、Ｍｏ５ｔ 、 ＷＳｉ２゜ＴａＳ＋２ 、’
ｒ＋Ｓ＋２ ＋その他である。これらのシリサイドを、
所望とする効果に応じて任意に使用することができる。
リサイドは、一般にＭ２ｓｉ 、 ＭＳｉ及びＭＳｉ２
（式中のＭは周期律表第４Ａ族、第５Ａ族及び第６Ａ
族に属する金属である）によシ茨わされ、そして、具体
的には、Ｍｏ５ｔ 、 ＷＳｉ２゜ＴａＳ＋２ 、’
ｒ＋Ｓ＋２ ＋その他である。これらのシリサイドを、
所望とする効果に応じて任意に使用することができる。
（５）発明の実施例
次に、添付の図面を参照しながら本発明方法と説明する
。なお、本例では、便宜上、アルミニウム配線下に引く
、高温アニールを施したモリブデンシリサイド・バリヤ
層について説明する。
。なお、本例では、便宜上、アルミニウム配線下に引く
、高温アニールを施したモリブデンシリサイド・バリヤ
層について説明する。
第１図において、１はｐ形シリコン基板であり、これに
ｎ＋拡散層２が含まれる。基板１上には、コンタクトホ
ールａを有する絶縁膜（ここでは、燐珪酸ガラス、すな
わち、ＰＳＧ）が形成されている。
ｎ＋拡散層２が含まれる。基板１上には、コンタクトホ
ールａを有する絶縁膜（ここでは、燐珪酸ガラス、すな
わち、ＰＳＧ）が形成されている。
ＰＳＧ膜３は、基板１上にＰＳＧを全面塗布し、形成さ
れたＰＳＧ膜に異方性エツチングを施して垂直方向にエ
ツチングされたコンタクトホールを形成し、そしてさら
にＰＳＧ膜のエツジを溶融させて角をとったものである
。
れたＰＳＧ膜に異方性エツチングを施して垂直方向にエ
ツチングされたコンタクトホールを形成し、そしてさら
にＰＳＧ膜のエツジを溶融させて角をとったものである
。
バリヤ層形成の第１段階として、第２図に示されるよう
なモリブデンシリサイド膜４を形成する。
なモリブデンシリサイド膜４を形成する。
このシリサイド膜４は、アモルファス状態であって、未
だシリサイド化されていない。かかるシリサイド膜の形
成は、モリブデンとシリコンの別々のターゲットを同時
にスパッタするかもしくはモリブデンシリサイドのかた
まりをターゲットとしてスパッタ法によジモリブデンシ
リサイドをデポジットさせることによって行なうことが
できる。
だシリサイド化されていない。かかるシリサイド膜の形
成は、モリブデンとシリコンの別々のターゲットを同時
にスパッタするかもしくはモリブデンシリサイドのかた
まりをターゲットとしてスパッタ法によジモリブデンシ
リサイドをデポジットさせることによって行なうことが
できる。
シリサイド膜４の膜厚は約５００Ｘ以下であることが好
ましい。なお、この段階で使用するスパッタ法の条件は
特に限定されるものではない。
ましい。なお、この段階で使用するスパッタ法の条件は
特に限定されるものではない。
次いで、第３図に示されるようなシリサイド化したモリ
ブデンシリサイド膜４′を形成する。かかるシリサイド
化は、例えば穿索、水素、アルゴン又は真空のような雰
囲気中で約６００〜９００℃の高温度でシリサイド膜４
をアニールすることによって行なうことができる。この
ように高温度で熱処理すると、結晶粒径が犬きくなシ抵
抗が下がり、また、得られるシリサイド膜４′は高温に
しても安定である。
ブデンシリサイド膜４′を形成する。かかるシリサイド
化は、例えば穿索、水素、アルゴン又は真空のような雰
囲気中で約６００〜９００℃の高温度でシリサイド膜４
をアニールすることによって行なうことができる。この
ように高温度で熱処理すると、結晶粒径が犬きくなシ抵
抗が下がり、また、得られるシリサイド膜４′は高温に
しても安定である。
引き続いて、第４図に示されるように膜厚的１μｍのア
ルミニウム薄膜５を蒸着によシ形成し、これとモリブデ
ンシリサイド膜４′をパターニングしてＩＣを製作する
。このようにした場合、驚異的なことであるが、アルミ
ニウムとモリブデンシリサイドとが絶対に反応すること
がない。
ルミニウム薄膜５を蒸着によシ形成し、これとモリブデ
ンシリサイド膜４′をパターニングしてＩＣを製作する
。このようにした場合、驚異的なことであるが、アルミ
ニウムとモリブデンシリサイドとが絶対に反応すること
がない。
（６）発明の効果
本発明に従うと、たとえ高温度（４５０℃もしくはそれ
以上）にさらされたとしても安定性をくずすことのない
基板と金属配線との間のすぐれたオーミックコンタクト
を得ることができる。したかって、本発明に従うと、初
期のアクセスタイムのズレを回避することができる。
以上）にさらされたとしても安定性をくずすことのない
基板と金属配線との間のすぐれたオーミックコンタクト
を得ることができる。したかって、本発明に従うと、初
期のアクセスタイムのズレを回避することができる。
第１図〜第４図は、それぞれ、本発明方法の好ましい１
態様を順を追って示した略示断面図である。 図中、１はシリコン基板、２はｎ＋拡散層、３はＰＳＧ
膜、４はモリブデンシリサイド膜、ナして５はアルミニ
ウム薄膜である。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士 西 舘 和 之 弁理士 内 １）幸 男 弁理士 山 口 昭 之
態様を順を追って示した略示断面図である。 図中、１はシリコン基板、２はｎ＋拡散層、３はＰＳＧ
膜、４はモリブデンシリサイド膜、ナして５はアルミニ
ウム薄膜である。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士 西 舘 和 之 弁理士 内 １）幸 男 弁理士 山 口 昭 之
Claims (1)
- １、金属配線に先がけて、高融点金属のシリサイドをｎ
＋半導体領域上にスパッタ法によりデポジットさせ、そ
して次にこのアモルファス状態のシリサイド膜を約６０
０〜９００℃の高温度でアニールすることを特徴とする
、半導体装置の製造方法０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57227615A JPS59121925A (ja) | 1982-12-28 | 1982-12-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57227615A JPS59121925A (ja) | 1982-12-28 | 1982-12-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59121925A true JPS59121925A (ja) | 1984-07-14 |
Family
ID=16863706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57227615A Pending JPS59121925A (ja) | 1982-12-28 | 1982-12-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59121925A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4975386A (en) * | 1989-12-22 | 1990-12-04 | Micro Power Systems, Inc. | Process enhancement using molybdenum plugs in fabricating integrated circuits |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54115063A (en) * | 1978-02-28 | 1979-09-07 | Cho Lsi Gijutsu Kenkyu Kumiai | Method of forming metal film |
-
1982
- 1982-12-28 JP JP57227615A patent/JPS59121925A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54115063A (en) * | 1978-02-28 | 1979-09-07 | Cho Lsi Gijutsu Kenkyu Kumiai | Method of forming metal film |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4975386A (en) * | 1989-12-22 | 1990-12-04 | Micro Power Systems, Inc. | Process enhancement using molybdenum plugs in fabricating integrated circuits |
| WO1991010260A1 (en) * | 1989-12-22 | 1991-07-11 | Micro Power Systems, Inc. | Process enhancement using molybdenum plugs in fabricating integrated circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930003243A (ko) | (111) 결정방향을 가지는 질화티타늄 방벽층을 형성시키는 방법 | |
| JPS5852342B2 (ja) | 基体上に珪化金属の層を設ける方法 | |
| JPS6120315A (ja) | 半導体装置基板 | |
| JPS62101049A (ja) | シリサイド層の形成方法 | |
| JPS634703B2 (ja) | ||
| JP2582776B2 (ja) | 半導体装置及びその製造方法 | |
| RU2113034C1 (ru) | Полупроводниковое устройство, обладающее двухслойной силицидной структурой и способы его изготовления /варианты/ | |
| US4526665A (en) | Method of depositing fully reacted titanium disilicide thin films | |
| JPS59121925A (ja) | 半導体装置の製造方法 | |
| JPS60182133A (ja) | 半導体装置の製造方法 | |
| JPS6226575B2 (ja) | ||
| JPS61216331A (ja) | 乾燥酸素雰囲気中におけるポリサイド層を有する基板の熱酸化方法 | |
| JPS58138075A (ja) | シリコンｍｏｓ型電界効果トランジスタ及びその製造方法 | |
| JPS61183433A (ja) | アルミニウム合金薄膜とその製造方法 | |
| JP3288010B2 (ja) | 半導体素子の金属配線形成方法 | |
| KR100264029B1 (ko) | 티타늄 실리사이드막을 가진 반도체 장치 제조 방법 | |
| JPH041497B2 (ja) | ||
| JP2843982B2 (ja) | サーマルヘツド | |
| JP3261444B2 (ja) | 半導体薄膜の製造方法 | |
| JPS61135156A (ja) | 半導体装置およびその製造方法 | |
| JP2946543B2 (ja) | 半導体装置の製造方法 | |
| KR950015651A (ko) | 반도체 소자의 확산방지 금속층 형성방법 | |
| JP2785482B2 (ja) | 半導体装置の製造方法 | |
| JPS6372156A (ja) | 半導体装置 | |
| JPH02114641A (ja) | 半導体装置の製造方法 |