JPH0626336U - ディジタル位相変調ベースバンド信号発生装置 - Google Patents

Abstract

(57)【要約】 【目的】 余弦フィルター部のＲＯＭをより少ないメモ
リ量で実現し、かつ各種の変調に対応できるディジタル
位相変調ベースバンド信号発生装置を提供する。 【構成】 シリアル／パラレル変換部１１は入力データ
を第１ビットＡ_K と第２ビットＢ_K に分ける。Ｉ／Ｑマ
ッピング部１２はベースバンド信号Ｉ_k ，Ｑ_k を出力す
る。ＲＯＭ１４₁ ，１４₂ と加算器１５₁ とＤ／Ａ変換
器１６₁ はベースバンド信号Ｉ_(t) を出力するＦＩＲフ
ィルター型余弦フィルターを構成し、ＲＯＭ１４₃ ，１
４₄ と加算器１５₂ とＤ／Ａ変換器１６₂ はベースバン
ド信号Ｑ_{(t )} を出力するＦＩＲフィルター型余弦フィル
ターを構成している。シリアル／パラレルシフトレジス
タ１３₁ ，１３₂ はそれぞれベースバンド信号Ｉ_k ，Ｑ
_k を順次シフトし、１６ビットのパラレルデータを８ビ
ットずつＲＯＭ１４₁ 〜１４ ₄ にアドレスとしてサンプ
リングレートと共に出力する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はディジタル位相変調ベースバンド信号発生装置に関する。

【０００２】

【従来の技術】

図４はπ／４ＤＱＰＳＫベースバンド信号発生装置のブロック図である。シリ アル／パラレル変換部２１は入力データａ_K を第１ビットＡ_K と第２ビットＢ_K とに分ける。差動コード化部２２は現在の位相からＡ_K ，Ｂ_K で示される位相に 位相を回転させるべくＤＱＰＳＫ変調を行ない、１ビットのＸ_K ，Ｙ_K を出力す る。シリアル／パラレルシフトレジスタ２３₁ ，２３₂ は８ビットで、それぞれ Ｘ_K ，Ｙ_K を順次シフトし、Ｘ_K ，Ｘ_K-1 ，・・・・，Ｘ_K-7 の８ビットのパラ レルデータを出力する。これは８タップのＦＩＲフィルターのため、８状態以前 のデータを用いるからである。本従来例では、Ｘ_K ，Ｘ_K-1 ，・・・・，Ｘ_K-7 の８ビット、１６サンプリングの４ビット、位相回転の３ビットの計１５ビット でテーブルルックアップ方式をとっている。このため、アドレス空間が１５ビッ ト（メモリ空間が５１２Ｋビット）のＲＯＭ２４₁ 〜２４₄ が必要となる。ここ で、ＲＯＭ２４₁ 〜２４₄ の内容について説明する。まず、Ｘ_K ，Ｙ_K を、図５ に示すように、単位円上に移動させ、Ｃ_K ，Ｄ_K を考える。単位円上に移動した Ｃ_K ，Ｄ_K を４５°位相回転させることにより、π／４ＤＱＰＳＫのＩ_k ，Ｑ_k となる。

【０００３】 位相回転の式は Ｉ_K ＝Ｃ_K ｃｏｓ（Ｋπ／４）−Ｄ_K ｓｉｎ（Ｋπ／４）・・・（１） Ｑ_K ＝Ｃ_K ｓｉｎ（Ｋπ／４）−Ｄ_K ｃｏｓ（Ｋπ／４）・・・（２） 本従来例では、８タップのＦＩＲフィルター型余弦フィルターを用いてベース バンド信号Ｉ_(t) ，Ｑ_(t) を出力するので、ベースバンド信号Ｉ_(t) ，Ｑ_(t) は 次の（３），（４）式により実現される。

【０００４】

【数１】 （３），（４）式にそれぞれ（１），（２）式を代入すると、

【０００５】

【数２】 となる。そこで、（５），（６）式中の

【０００６】

【数３】 がそれぞれＲＯＭ２４₁ ，２４₂ ，２４₃ ，２４₄ に割当てられている。そして 、減算器２５₁ でＲＯＭ２４₁ の出力からＲＯＭ２４₂ の出力を減算することで 、（３）式が実現され、加算器２５₂ でＲＯＭ２４₃ の出力とＲＯＭ２４₄ の出 力を加算することで、（４）式が実現される。減算器２５₁ 、加算器２５₂ から 出力されたベースバンド信号Ｉ_(t) ，Ｑ_(t) はそれぞれＤ／Ａ変換器２６₁ ，２ ６₂ に入力されて、アナログ信号に変換される。

【０００７】

【考案が解決しようとする課題】

上述した従来のπ／４ＤＱＰＳＫベースバンド信号発生装置は、５１２Ｋビッ トのメモリ空間のＲＯＭを４個用いているので、高価であるという欠点があった 。

【０００８】 本考案の目的は、余弦フィルターのＲＯＭを、より少ないメモリ量で実現し、 かつ各種の変調に対応できるディジタル位相変調ベースバンド信号発生装置を提 供することである。

【０００９】

【課題を解決するための手段】

本考案のディジタル位相変調ベースバンド信号発生装置は、 入力データを第１ビットＡ_K と第２ビットＢ_K とに分けるシリアル／パラレル 変換部と、 前記シリアル／パラレル変換部から出力された第１ビットＡ_K ，第２ビットＢ _K および前回のベースバンド信号Ｉ_k-1 ，Ｑ_k-1 から今回のベースバンド信号Ｉ _k ，Ｑ_k を出力するＩ／Ｑマッピング部と、 前記Ｉ／Ｑマッピング部から順次出力されたベースバンド信号Ｉ_k をＦＩＲフ ィルター型余弦フィルターのタップ数だけシフトし、パラレルデータとする第１ のシリアル／パラレルシフトレジスタと、 前記Ｉ／Ｑマッピング部から順次出力されたベースバンド信号Ｉ_Q をＦＩＲフ ィルター型余弦フィルターのタップ数だけシフトし、パラレルデータとする第２ のシリアル／パラレルシフトレジスタと、 サンプリングレートと、第１のシリアル／パラレルシフトレジスタから出力さ れたパラレルデータをアドレス入力とし、ベースバンド信号Ｉ_(t) を出力する、 前記ＦＩＲフィルター型余弦フィルターを実現する第１のＲＯＭと、 サンプリングレートと、第２シリアル／パラレルのシフトレジスタから出力さ れたパラレルデータをアドレス入力とし、ベースバンド信号Ｑ_(t) を出力する、 前記ＦＩＲフィルター型余弦フィルターを実現する第２のＲＯＭと、 第１，第２のＲＯＭの出力をそれぞれデジタル／アナログ変換する第１，第２ のＤ／Ａ変換器とを有する。

【００１０】

【作用】

Ｉ／Ｑマッピング部を余弦フィルター部から分離したことにより、余弦フィル ター部のメモリ量が少なくて済み、かつＩ／Ｑマッピング部を変えるだけで各種 の変調に適用できる。

【００１１】

【実施例】

次に、本考案の実施例について図面を参照して説明する。

【００１２】 図１は本考案の第１の実施例のπ／４ＤＱＰＳＫベースバンド信号発生装置の ブロック図、図２はＩ_K ，Ｑ_K の組合せとベクトルの関係を示す図である。

【００１３】 シリアル／パラレル変換部１１は入力データａ_K を第１ビットＡ_K と第２ビッ トＢ_K とに分ける。Ｉ／Ｑマッピング部１２は第１ビットＡ_K ，第２ビットＢ_K および前回のベースバンド信号Ｉ_k-1 ，Ｑ_k-1 （２ビット）を入力し、今回のベ ースバンド信号Ｉ_k ，Ｑ_k （位相）を出力する。シリアル／パラレルシフトレジ スタ１３₁ ，１３₂ は、それぞれベースバンド信号Ｉ_k ，Ｑ_k を８個順次シフト し、１６ビットのパラレルデータとする。これは、８タップのＦＩＲフィルター を実現するために、現在を含めて過去８状態のデータが必要だからである。本実 施例では、Ｉ_K ，Ｉ_K-1 ，・・・・，Ｉ_K-7 の１６ビットとサンプリングレート の４ビットの計２０ビット、およびＱ_K ，Ｑ_K-1 ，・・・・，Ｑ_K-7 の１６ビッ トとサンプリングレートの４ビットの計２０ビットでＲＯＭのテーブルルックア ップ方式でＦＩＲフィルターを実現している。ＦＩＲフィルターの公式である（ １），（２）式はそれぞれ（７），（８）式のように分割される。

【００１４】

【数４】 （１）式をＲＯＭ化する場合、Ｉ_K ，Ｉ_K-1 ，・・・・，Ｉ_K-7 １６ビット＋ サンプリングレート４ビット＝２０ビットのアドレスを持つメモリが必要となり 、実現性がない。そこで、（７）式を用い、

【００１５】

【数５】 をＲＯＭ１４₁ 、

【００１６】

【数６】 をＲＯＭ１４₂ と分ければ、８ビット＋サンプリングレート４ビット＝１２ビッ トのアドレスを持つメモリでベースバンド信号Ｉ_(t) を実現できる。（２）式を ＲＯＭ化する場合も同様に、（８）式を用い、

【００１７】

【数７】 をＲＯＭ１４₃ 、

【００１８】

【数８】 をＲＯＭ１４₄ と分ければ、１２ビットのアドレスを持つメモリでベースバンド 信号Ｑ_(t) を実現できる。そして、加算器１５₁ でＲＯＭ１４₁ の出力とＲＯＭ １４₂ の出力を加算すれば、ベースバンド信号Ｉ_(t) が得られる。加算器１５₂ でＲＯＭ１４₃ の出力とＲＯＭ１４₄ の出力を加算すれば、ベースバンド信号Ｑ _(t) が得られる。これらベースバンド信号Ｉ_(t) ，Ｑ_(t) はディジタル信号であ るため、それぞれＤ／Ａ変換器１６₁ ，１６₂ によりアナログ信号に変換される 。

【００１９】 本実施例は下記のような利点がある。 （１）図４の従来装置では、１５ビットのアドレスを持つＲＯＭが必要だが、本 実施例では１２ビットのアドレスを持つＲＯＭを用いているため、メモリ容量が 従来装置の１／８となる。 （２）Ｉ／Ｑマッピング部を余弦フィルター部から分離したため、Ｉ／Ｑマッピ ング部をπ／４ＤＱＰＳＫ，ＤＱＰＳＫ，ＱＰＳＫ用と変えるだけ、各種の変調 に適用できる。

【００２０】 図３は本考案の第２の実施例のディジタル位相変調ベースバンド信号発生装置 のブロック図である。

【００２１】 本実施例は第１の実施例と、Ｉ／Ｑマッピング部１７とＲＯＭ１８₁ 〜１８₄ のみが異なっている。Ｉ／Ｑマッピング部１７は、２ビットの変調モード切換ビ ットを入力し、π／４ＤＱＰＳＫ，ＤＱＰＳＫ，ＱＰＳＫ，ＯＱＰＳＫの各変調 モードに切換可能になっている。８タップ１６サンプリングＦＩＲフィルター型 余弦フィルターを実現するＲＯＭ１８₁ 〜１８₄ はアドレス１５ビット、データ １６ビットの５１２ＫビットのＲＯＭで、フィルターの形を決めるロールオフ率 を８段階に可変できるようになっている。

【００２２】

【考案の効果】

以上説明したように本考案は、Ｉ／Ｑマッピング部を余弦フィルター部から分 離したことにより、余弦フィルター部のメモリ量が少なくて済み、かつＩ／Ｑマ ッピング部を変えるだけで各種の変調に対応できるという効果がある。

【図面の簡単な説明】

【図１】本考案の第１の実施例のディジタル位相変調ベ
ースバンド信号発生装置のブロック図である。

【図２】ベースバンド信号Ｉ_K ，Ｑ_K の組合せと位相の
関係を示す図である。

【図３】本考案の第２の実施例のディジタル位相変調ベ
ースバンド信号発生装置のブロック図である。

【図４】ディジタル位相変調ベースバンド信号発生装置
の従来例のブロック図である。

【図５】Ｘ_K ，Ｙ_K を単位円上に移動させた状態を示す
図である。

【符号の説明】

１１ シリアル／パラレル変換部 １２，１７ Ｉ／Ｑマッピング部 １３₁ ，１３₂ シリアル／パラレルシフトレジスタ １４₁ 〜１４₄ ，１８〜１８₄ ＲＯＭ １５₁ ，１５₂ 加算器 １６₁ ，１６₂ Ｄ／Ａ変換器

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 入力データを第１ビットＡ_K と第２ビッ
   トＢ_K とに分けるシリアル／パラレル変換部と、 前記シリアル／パラレル変換部から出力された第１ビッ
   トＡ_K ，第２ビットＢ _K および前回のベースバンド信号
   Ｉ_k-1 ，Ｑ_k-1 から今回のベースバンド信号Ｉ _k ，Ｑ_k
   を出力するＩ／Ｑマッピング部と、 前記Ｉ／Ｑマッピング部から順次出力されたベースバン
   ド信号Ｉ_k をＦＩＲフィルター型余弦フィルターのタッ
   プ数だけシフトし、パラレルデータとする第１のシリア
   ル／パラレルシフトレジスタと、 前記Ｉ／Ｑマッピング部から順次出力されたベースバン
   ド信号Ｉ_Q をＦＩＲフィルター型余弦フィルターのタッ
   プ数だけシフトし、パラレルデータとする第２のシリア
   ル／パラレルシフトレジスタと、 サンプリングレートと、第１のシリアル／パラレルシフ
   トレジスタから出力されたパラレルデータをアドレス入
   力とし、ベースバンド信号Ｉ_(t) を出力する、前記ＦＩ
   Ｒフィルター型余弦フィルターを実現する第１のＲＯＭ
   と、 サンプリングレートと、第２のシリアル／パラレルシフ
   トレジスタから出力されたパラレルデータをアドレス入
   力とし、ベースバンド信号Ｑ_(t) を出力する、前記ＦＩ
   Ｒフィルター型余弦フィルターを実現する第２のＲＯＭ
   と、 第１，第２のＲＯＭの出力をそれぞれデジタル／アナロ
   グ変換する第１，第２のＤ／Ａ変換器とを有するディジ
   タル位相変調ベースバンド信号発生装置。
2. 【請求項２】 前記Ｉ／Ｑマッピングコード化部は変調
   モードをさらに入力し、前記第１および第２のＲＯＭは
   ロールオフ率を可変できるようになっている請求項１記
   載のベースバンド信号発生装置。