JPH0936174A - 半導体装置とその実装方法 - Google Patents

半導体装置とその実装方法

Info

Publication number
JPH0936174A
JPH0936174A JP7184275A JP18427595A JPH0936174A JP H0936174 A JPH0936174 A JP H0936174A JP 7184275 A JP7184275 A JP 7184275A JP 18427595 A JP18427595 A JP 18427595A JP H0936174 A JPH0936174 A JP H0936174A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
carrier
circuit board
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7184275A
Other languages
English (en)
Other versions
JP3597913B2 (ja
Inventor
Koichi Tsurumi
浩一 鶴見
Kenichi Yamamoto
憲一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP18427595A priority Critical patent/JP3597913B2/ja
Priority to CNB961956968A priority patent/CN1144277C/zh
Priority to KR1019980700420A priority patent/KR100355323B1/ko
Priority to PCT/JP1996/002007 priority patent/WO1997004481A1/ja
Priority to US08/983,136 priority patent/US6037657A/en
Publication of JPH0936174A publication Critical patent/JPH0936174A/ja
Application granted granted Critical
Publication of JP3597913B2 publication Critical patent/JP3597913B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3465—Application of solder
    • H05K3/3485—Application of solder paste, slurry or powder
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体装置を回路基板に実装する場合に耐ヒ
ートサイクル性等の信頼性を向上させる半導体装置及び
実装方法を提供する。 【解決手段】 半導体装置１を構成している半導体キャ
リア３の外部電極８の部分に凹部を形成し、その凹部の
底部に外部電極８を形成する。凹部にクリーム半田１３
を充填し、反転してから、回路基板１２に装着する。ク
リーム半田１３の融点以上の温度に加熱することで半田
付けを行なう。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子を回路
基板に高密度、高信頼性で実装することを可能とする半
導体装置、特に、半導体素子と半導体素子を保持すると
ともに半導体素子の電極に接続された複数の電極に対し
て、電気的接続がなされた外部電極端子を有する絶縁基
体からなる半導体キャリアとを備えた半導体装置とその
実装方法に関する。
【０００２】
【従来の技術】従来の半導体装置について、図面を参照
しながら説明する。図８に示すように半導体装置１は、
半導体素子２を絶縁性材料からなる半導体キャリア３上
に配置して構成されている。半導体キャリア３の上面に
は、半導体素子２の電極４に半田もしくは金のバンプ５
で接続された複数の電極６が配置され、底面には格子上
に配置された外部電極端子８が配列され、かつこれらの
電極６と外部電極端子８は電気的接続がなされている。
また、半導体素子２と半導体キャリア３との間の隙間お
よび半導体素子２の周辺部が、エポキシ系樹脂の封止剤
７にて充填被覆されている。外部電極端子８の表面には
半田バンプ９が形成されている場合もある。図８におい
て、１２は半導体装置１を実装する回路基板であり、半
導体装置１の実装位置に外部電極端子８に対応して格子
状に電極１１が設けられており、その上にはクリーム半
田１３が印刷されている。図９に示すように、半導体装
置１の外部電極端子８が回路基板１２の電極１１に合致
するように半導体装置１を回路基板１２上に積載して加
熱することにより、クリーム半田１３が溶融して、外部
電極端子８と電極１１は半田１０を介して接合される。
【０００３】
【発明が解決しようとする問題点】しかしながら、この
ような構成の半導体装置１では、回路基板１２に搭載す
る際、図９に示す半導体キャリア３と回路基板１２との
間の間隔Ｈを調節することが難しい。間隔Ｈが小さいと
キャリア３と回路基板１２の熱膨張係数の差によって生
ずる熱応力が半田接合部に集中し、接合部にクラックが
生じたり、場合によっては剥離することもある。
【０００４】本発明は、上記従来の問題に鑑み、プリン
ト基板に高い信頼性を持って実装できる半導体装置及び
半導体装置の実装方法を提供することを目的としてい
る。
【０００５】
【課題を解決するための手段】前記問題点を解決するた
めに、本発明の半導体装置は、半導体の集積回路を形成
する素子の表面上に形成された出力電極を、半導体キャ
リアの上に形成された導電回路と接続することにより、
半導体キャリアに形成された外部電極により外部との電
気的接続を可能にした半導体装置において、半導体キャ
リアに凹部を設けその底部に外部電極を形成することを
特徴とする。
【０００６】さらに、半導体キャリアは半導体装置の厚
み方向に対して、平板状の上方部分と凹部を形成するた
め上方部分から下部表面に突出する下方部分を積層して
構成することを特徴とし、さらに、前記上方部分と下方
部分を異なる材料で構成し、さらに、異なる材料で構成
する場合の材料は、半導体装置の半導体キャリアの熱膨
張係数から順次半導体装置を実装する回路基板の熱膨張
係数に近づくように熱膨張係数の異なる材料を複数層積
層して構成することを特徴とする。
【０００７】次に、半導体装置による実装方法は、半導
体装置の外部電極の凹部に対してクリーム半田を充填
し、半導体装置を反転してから回路基板に装着し加熱す
ることにより半田付けを行なうことを特徴とし、さら
に、半導体装置の外部電極の凹部に対して粘着性のフラ
ックスを塗布した後半田ボールを充填し、半導体装置を
反転してから回路基板に装着し加熱することにより半田
付けを行なうことを特徴とし、半導体キャリアの凹部に
設けた電極と回路基板上の電極とを電気的に接合する場
合に、半導体装置と回路基板が接触し、かつ電気的に接
続の必要のない部分において接着剤を塗布し、半導体装
置を回路基板に装着し、次に加熱することにより半田付
けを行なうことを特徴とするものである。
【０００８】
【発明の実施の形態】以下本発明の第１実施例について
図面を参照しながら説明する。図１（ａ）は本発明に基
づく半導体装置の構造の一例を示している。半導体素子
２が絶縁基体からなる半導体キャリア３上に配置されて
いる。半導体キャリア３の上面には半導体素子２の電極
４と電気的に接続される電極６が配設され、底面には図
１（ｂ）に示すように格子上に配置された外部電極端子
８が配設され、かつ、これら電極６と外部電極端子８は
電気的に接続されている。また、半導体素子２と半導体
キャリア３との間の間隙及び半導体素子２の周辺部は封
止材７によって充填被覆されている。外部電極端子８は
半導体キャリア３の表面に設けた凹部の底部に形成され
ている。凹部の深さは回路基板と半田付けを行なう場合
の接合高さがどの程度必要かによって決定される。例え
ば、外部電極端子８の配列ピッチが１ｍｍで直径が０．
５ｍｍの場合、凹部の深さは０．２ｍｍから１．０ｍｍ
が好ましい。半導体キャリア３の材料はアルミナやガラ
スセラミックスのようなセラミックスが一般的に用いら
れる。また、エポキシ等の樹脂材料を用いることも可能
である。
【０００９】この場合、凹部の形成方法として種々の方
法があるが、例えば感光性のエポキシ樹脂フィルムを用
いて、露光現像により凹部も形成することも可能であ
る。このように、半導体素子の表面に凹部を設け、凹部
の底部に外部電極を形成することにより、回路基板に半
田付け等の電気的接合を行なう場合、接合部の高さＨを
凹部の深さによって任意に制御することが可能となる。
凹部を有しない半導体装置を実装した場合に比べて接合
部の高さＨを高くすることができ、接合界面にかかる応
力を低減できるため耐ヒートサイクル性等の信頼性が向
上する。
【００１０】また、半導体装置に凹部を設けないで実装
した場合は、周辺に膨らんだ太鼓状の形状になるが、凹
部にクリーム半田又は半田ボールを充填してから半田付
けを行なうので、半田接合部の形状が接合の高さ方向に
対して中央部が凹んだ鼓状の形状にすることが可能にな
る。次に、第２実施例について図２を参照しながら説明
する。この実施例では、半導体キャリア３は、半導体装
置の厚み方向に対して凹部の存在する側の凹部の底面か
ら下部表面までの下方部分５２と、凹部のない平板状の
上方部分５１からなり、それぞれ異なる材料で構成され
る。半導体キャリア３の平板部５１は、例えばアルミナ
にガラスを混合したガラスセラミックス等のセラミック
で構成される。その理由は、樹脂材料に比べて半導体素
子の材料であるシリコンに熱膨張係数が近いからであ
る。一方、半導体キャリア３の下方部分５２を構成する
材料は、例えばポリフェニレンサルファイドのような耐
熱性のエンジニアリングプラスチックを用いる。その理
由は、半導体装置を実装する回路基板の熱膨張係数と、
半導体キャリアに用いているガラスセラミックスの熱膨
張係数との中間の値を持つ材料を、キャリア下方部分５
２に用いることにより、熱応力を緩和し半田付け部の信
頼性を向上させることが可能となるからである。同様の
理由により、図３に示すようにキャリア下方部分５３〜
５５を厚さ方向に複数の材料で構成しても同様の効果が
得られる。この実施例では、ポリフェニレンサルファイ
ドにフィラーを混合し、フィラーの種類や量を変えるこ
とにより熱膨張率を調整することができる。例えば、５
３の材料はガラスフィラーを約６０％混合し、５４の材
料はフィラー量約５０％、５５の材料は約４０％とす
る。フィラー量を低減することにより熱膨張率は増加す
る。各層は接着剤を用いて張り合わせる。
【００１１】半導体装置の半導体キャリアに設けた凹部
の底部にある電極から、半導体素子の存在しない側の表
面までを、半導体装置の半導体キャリアの熱膨張係数か
ら順次半導体装置を実装する回路基板の熱膨張係数に近
づくように、異なる材料を複数層積層して構成すること
により、接着部分にかかる応力を緩和することが可能と
なる。
【００１２】上記実施例において使用された材料の熱膨
張係数は図７に示されている。次に、本発明の半導体装
置の実装方法について図４を用いて説明する。半導体装
置１を反転し、半導体キャリア３に設けてある凹部の開
口部を上部に向け、凹部にクリーム半田を充填する。充
填する方法の一例は、凹部の開口パターンに対応した開
口を有するメタルマスクの開口部を、半導体キャリア３
の凹部と位置合わせし、メタルマスク上に置いたクリー
ム半田１３をスキージを用いて印刷することにより充填
が実現できる。また、メタルマスクを用いない場合でも
充填は可能である。例えば、半導体キャリア３上に直接
クリーム半田１３を置き、スキージを用いてかきとるこ
とにより充填は可能である。次に、クリーム半田１３を
充填した半導体装置１を再度反転し、クリーム半田の充
填された半導体キャリアの凹部を下に向ける。一方、半
導体装置を実装する回路基板１２にはメタルマスクを用
いてクリーム半田を印刷してもよい。通常回路基板の周
辺には、本発明の半導体装置以外にも抵抗やコンデンサ
ーなどの電子部品が実装されるのが一般的であり、これ
らの電子部品を実装するために、メタルマスクを用いた
クリーム半田の印刷が行なわれるのが通常である。ただ
し、本半導体装置の実装には必ずしも回路基板１２への
クリーム半田印刷は必要ではない。その理由は、既に半
導体キャリア３の凹部にクリーム半田が充填されている
からである。回路基板にクリーム半田の印刷を行なうか
否かは、メタルマスクの開口をあけるかあけないかによ
って決定され、工程上は全く同一である。次に、半導体
装置１を回路基板１２上で位置合わせを行なってから装
着する。次に、リフロー工程においてクリーム半田の融
点以上の温度に加熱することにより、クリーム半田を溶
融させ半田付けを行なう。共晶半田の場合は好ましくは
２２０℃に加熱するのが一般的である。
【００１３】さらに、本発明の半導体装置の別の実装方
法について図５を用いて説明する。半導体装置１を反転
し、半導体キャリア３に設けた凹部の開口部を上部に向
け、凹部の底部に粘着性フラックス１５を塗布した後半
田ボール１６を充填する。粘着性フラックス１５の塗布
方法の一例はディスペンスによって行なわれ、半田ボー
ル１６の充填は電子部品を搭載する装着機を用いて行わ
れる。
【００１４】次に、半田ボール１６を充填した半導体装
置１を再度反転し、半田ボールの充填された半導体キャ
リアの凹部を下に向ける。一方、半導体装置を実装する
回路基板１２にはメタルマスクを用いてクリーム半田を
印刷してもよい。通常回路基板の周辺には本発明の半導
体装置以外にも抵抗やコンデンサーなどの電子部品が実
装されるのが一般的であり、これらの電子部品を実装す
るためにメタルマスクを用いたクリーム半田の印刷が行
なわれるのが通常である。ただし、本半導体装置の実装
には必ずしも回路基板へのクリーム半田印刷は必要では
ない。その理由は既に半導体キャリア３の凹部に半田ボ
ールが充填されているからである。回路基板にクリーム
半田の印刷を行なうか否かはメタルマスクの開口をあけ
るかあけないかによって決定され、工程上は全く同一で
ある。次に、半導体装置１を回路基板１２上で位置合わ
せを行なってから装着する。次に、リフロー工程におい
て、クリーム半田の融点以上の温度に加熱することによ
り、クリーム半田を溶融させ半田付けを行なう。共晶半
田の場合好ましくは２２０℃に加熱するのが一般的であ
る。
【００１５】さらに、本発明の半導体装置の別の実装方
法について図６を用いて説明する。半導体装置１を反転
し、半導体キャリア３にある凹部の開口部を上部に向
け、凹部にクリーム半田を充填する。充填する方法の一
例は、凹部の開口パターンに対応した開口を有するメタ
ルマスクの開口部を、半導体キャリア３の凹部と位置合
わせし、メタルマスク上に置いたクリーム半田１３をス
キージを用いて印刷することにより充填が実現できる。
また、メタルマスクを用いない場合でも充填は可能であ
る。例えば、半導体キャリア３上に直接クリーム半田１
３を置き、スキージを用いてかきとることにより充填は
可能である。次に、クリーム半田１３を充填した半導体
装置１を反転し、クリーム半田の充填された半導体キャ
リアの凹部を下に向ける。一方、半導体装置を実装する
回路基板１２にはメタルマスクを用いてクリーム半田を
印刷してもよい。通常回路基板の周辺には、本発明の半
導体装置以外にも抵抗やコンデンサーなどの電子部品が
実装されるのが一般的であり、これらの電子部品を実装
するために、メタルマスクを用いたクリーム半田の印刷
が行なわれるのが通常である。ただし、本半導体装置の
実装には必ずしも回路基板へのクリーム半田印刷は必要
ではない。その理由は既に半導体キャリア３の凹部にク
リームが充填されているからである。回路基板にクリー
ム半田の印刷を行なうか否かはメタルマスクの開口をあ
けるかあけないかによって決定され、工程上は全く同一
である。次に、半導体装置と回路基板が接触し、かつ電
気的に接続の必要のない部分において接着剤１４を回路
基板１２に塗布する。接着剤１４は半導体キャリア側に
塗布してもかまわない。次に、半導体装置１を回路基板
１２上で位置合わせを行なってから装着する。次に、リ
フロー工程でクリーム半田の融点以上の温度に加熱する
ことにより、クリーム半田を溶融させ半田付けを行な
う。共晶半田の場合好ましくは２２０℃に加熱するのが
一般的である。
【００１６】このように、半導体装置と回路基板が接触
し、かつ電気的に接続の必要のない部分において接着剤
を介してから回路基板に装着し、加熱して半田付けを行
なうことにより、接着した部分が応力を吸収し、電気的
接合部にかかる応力を低減することが可能となる。
【００１７】
【発明の効果】本発明の半導体装置とその製造および実
装方法においては、半導体素子の表面に凹部を設け、凹
部の底部に外部電極を形成することにより、回路基板に
半田付け等の電気的接合を行なう場合、接合部の高さＨ
を凹部の深さによって任意に制御することが可能とな
る。凹部を有しない半導体装置を実装した場合に比べ
て、接合部の高さＨを高くすることができ、接合界面に
かかる応力を低減できるため、耐ヒートサイクル性等の
信頼性を向上するという効果を奏する。
【００１８】また、半導体装置に凹部を設けないで実装
した場合は、接合部の形状が周辺に膨らんだ太鼓状の形
状になるが、本発明においては凹部にクリーム半田又は
半田ボールを充填してから半田付けを行なうので、半田
接合部の形状が接合の高さ方向に対して中央部が凹んだ
鼓状の形状にすることが可能になる。その理由はクリー
ム半田が溶融時に体積収縮するからである。半田接合部
の形状を鼓状にすることにより、応力の集中部が接合界
面から接合の中央部に変化し、強度が強くなり接合界面
の破壊を防ぐことが可能になるという効果を奏する。
【００１９】半導体キャリアに設けた凹部と回路基板上
の電極とを電気的に接合する場合に、半導体装置と回路
基板が接触し、かつ電気的に接続の必要のない部分にお
いて、接着剤を介して回路基板に装着し、加熱して半田
付けを行なうことにより、接着した部分が応力を吸収
し、電気的接合部にかかる応力を低減することが可能と
なるという効果を奏する。
【００２０】また、半導体装置の半導体キャリアに設け
た凹部の底部にある電極から、半導体素子の存在しない
側の表面までを、半導体装置の半導体キャリアの熱膨張
係数から半導体装置を実装する回路基板の熱膨張係数に
順次近づくように、異なる材料を複数層積層して構成す
ることにより、接着部分にかかる応力を緩和することが
可能となり、電気的接合部の応力を低減することが可能
となるという効果を奏する。
【図面の簡単な説明】
【図１】（ａ）（ｂ）は、本発明の半導体装置の第１実
施例の構成を示す側断面図および平面図である。
【図２】本発明の半導体装置の第２実施例の構成を示す
側断面図である。
【図３】本発明の半導体装置の第３実施例の構成を示す
側断面図である。
【図４】本発明の半導体装置の実装方法の一実施例を示
す工程図である。
【図５】本発明の半導体装置の実装方法の別の実施例を
示す工程図である。
【図６】本発明の半導体装置の実装方法の別の実施例を
示す工程図である。
【図７】本発明の半導体装置を実装した場合に用いる材
料の熱膨張係数表である。
【図８】従来の半導体装置の構成を示す側断面図であ
る。
【図９】従来の半導体装置を回路基板に実装した場合の
構成を示す側断面図である。
【符号の説明】
１ 半導体装置 ２ 半導体素子 ３ 半導体キャリア ４ 半導体素子上の電極 ５ バンプ ６ 半導体キャリア上の電極（半導体素子と接続） ７ 封止剤 ８ 半導体キャリア上の外部電極 ９ 半田バンプ １０ 溶融後の半田 １１ 回路基板上の電極 １２ 回路基板 １３ クリーム半田 １４ 接着剤 １５ 粘着性フラックス １６ 半田ボール ５１ キャリアの上方部分 ５２〜５５ キャリアの下方部分

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体の集積回路を形成する素子の表面
    上に形成された出力電極を、半導体キャリアの上に形成
    された導電回路と接続することにより、半導体キャリア
    に形成された外部電極により外部との電気的接続を可能
    にした半導体装置において、半導体キャリアに凹部を設
    けその底部に外部電極を形成することを特徴とする半導
    体装置。
  2. 【請求項２】 半導体の集積回路を形成した素子の表面
    上に形成された出力電極を、半導体キャリアの上に形成
    された導電回路と接続することにより、半導体キャリア
    に形成された外部電極により外部との電気的接続を可能
    にした半導体装置において、半導体キャリアは半導体装
    置の厚み方向に対して、平板状の上方部分と凹部を形成
    するため上方部分から下部表面に突出する下方部分を積
    層して構成することを特徴とする請求項１記載の半導体
    装置。
  3. 【請求項３】 平板状の上方部分と凹部を形成するため
    上方部分から下部表面に突出する下方部分を熱膨張係数
    の異なる材料で構成することを特徴とする請求項２記載
    の半導体装置。
  4. 【請求項４】 半導体の集積回路を形成した素子の表面
    上に形成された出力電極を、半導体キャリアの上に形成
    された導電回路と接続することにより、半導体キャリア
    に形成された外部電極により外部との電気的接続を可能
    にした半導体装置において、半導体キャリアの材料は半
    導体装置の厚み方向に対して、凹部のない上方部分と凹
    部を形成するため上方部分から下部表面に突出し複数層
    が積層した下方部分から構成され、積層される材料が半
    導体キャリアの熱膨張係数から半導体装置を実装する回
    路基板の熱膨張係数に順次近づくように、熱膨張係数の
    異なる材料を複数層積層して構成することを特徴とする
    請求項１または２のいずれかに記載の半導体装置。
  5. 【請求項５】 半導体装置の外部電極が存在する凹部に
    対してクリーム半田を充填し、半導体装置を反転してか
    ら回路基板に装着し加熱することにより半田付けを行な
    う請求項１または２のいずれかに記載の半導体装置によ
    る実装方法。
  6. 【請求項６】 半導体装置の外部電極が存在する凹部に
    対して粘着性のフラックスを塗布した後半田ボールを充
    填し、半導体装置を反転してから回路基板に装着し加熱
    することにより半田付けを行なう請求項１または２のい
    ずれかに記載の半導体装置による実装方法。
  7. 【請求項７】 半導体キャリアの凹部に設けた電極と回
    路基板上の電極の電気的接合において、半導体装置と回
    路基板が接触し、かつ電気的接続の必要のない部分に接
    着剤を塗布し、半導体装置を回路基板に装着し、次に加
    熱することにより半田付けを行なう請求項１または２の
    いずれかに記載の半導体装置による実装方法。
JP18427595A 1995-07-20 1995-07-20 半導体装置とその実装方法 Expired - Fee Related JP3597913B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP18427595A JP3597913B2 (ja) 1995-07-20 1995-07-20 半導体装置とその実装方法
CNB961956968A CN1144277C (zh) 1995-07-20 1996-07-18 载体和半导体器件
KR1019980700420A KR100355323B1 (ko) 1995-07-20 1996-07-18 캐리어와 그를 포함하는 반도체 장치
PCT/JP1996/002007 WO1997004481A1 (en) 1995-07-20 1996-07-18 Carrier, semiconductor device, and method of their mounting
US08/983,136 US6037657A (en) 1995-07-20 1996-07-18 Carrier, semiconductor device, and method of their mounting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18427595A JP3597913B2 (ja) 1995-07-20 1995-07-20 半導体装置とその実装方法

Publications (2)

Publication Number Publication Date
JPH0936174A true JPH0936174A (ja) 1997-02-07
JP3597913B2 JP3597913B2 (ja) 2004-12-08

Family

ID=16150475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18427595A Expired - Fee Related JP3597913B2 (ja) 1995-07-20 1995-07-20 半導体装置とその実装方法

Country Status (5)

Country Link
US (1) US6037657A (ja)
JP (1) JP3597913B2 (ja)
KR (1) KR100355323B1 (ja)
CN (1) CN1144277C (ja)
WO (1) WO1997004481A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187484A (ja) * 2010-03-04 2011-09-22 Denso Corp 電子部品の実装構造
JP2016139771A (ja) * 2015-01-29 2016-08-04 京セラ株式会社 電子部品実装用パッケージ、電子装置および電子モジュール
JP2018056195A (ja) * 2016-09-26 2018-04-05 株式会社村田製作所 電子部品

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6805280B2 (en) * 2002-01-08 2004-10-19 International Business Machines Corporation Z interconnect structure and method
US6906425B2 (en) * 2002-03-05 2005-06-14 Resolution Performance Products Llc Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
AU2003207779A1 (en) * 2002-03-05 2003-09-22 Resolution Performance Products Llc Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
US20030170450A1 (en) * 2002-03-05 2003-09-11 Stewart Steven L. Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
US6781730B2 (en) * 2002-03-11 2004-08-24 Pts Corporation Variable wavelength attenuator for spectral grooming and dynamic channel equalization using micromirror routing
KR100984132B1 (ko) * 2007-11-12 2010-09-28 삼성에스디아이 주식회사 반도체 패키지 및 그 실장방법
JP4823396B2 (ja) * 2009-06-22 2011-11-24 三菱電機株式会社 半導体パッケージおよび当該半導体パッケージの実装構造
CA3051220A1 (en) * 2017-01-20 2018-07-26 Maran John VEDAMANIKAM Vtol aircraft having ducted thrust from a central fan
JP7528865B2 (ja) * 2021-05-27 2024-08-06 株式会社デンソー 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5146874A (en) * 1974-10-18 1976-04-21 Mitsubishi Electric Corp Handotaisochino seizohoho
JPS633422A (ja) * 1986-06-23 1988-01-08 Ricoh Co Ltd Ｉｃチツプの実装方法
JPH01226162A (ja) * 1988-03-07 1989-09-08 Matsushita Electric Ind Co Ltd 半導体チップの接続方法
JPH01291438A (ja) * 1988-05-19 1989-11-24 Fujitsu Ltd フリップチップの実装方法
US4999700A (en) * 1989-04-20 1991-03-12 Honeywell Inc. Package to board variable pitch tab
US5168344A (en) * 1990-08-15 1992-12-01 W. R. Grace & Co. Conn. Ceramic electronic package design
JP3320932B2 (ja) * 1993-12-13 2002-09-03 松下電器産業株式会社 チップパッケージ実装体、及びチップパッケージが実装される回路基板、並びに回路基板の形成方法
JP3437369B2 (ja) * 1996-03-19 2003-08-18 松下電器産業株式会社 チップキャリアおよびこれを用いた半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187484A (ja) * 2010-03-04 2011-09-22 Denso Corp 電子部品の実装構造
JP2016139771A (ja) * 2015-01-29 2016-08-04 京セラ株式会社 電子部品実装用パッケージ、電子装置および電子モジュール
JP2018056195A (ja) * 2016-09-26 2018-04-05 株式会社村田製作所 電子部品
US10622135B2 (en) 2016-09-26 2020-04-14 Murata Manufacturing Co., Ltd. Electronic component

Also Published As

Publication number Publication date
KR100355323B1 (ko) 2002-11-18
CN1191628A (zh) 1998-08-26
WO1997004481A1 (en) 1997-02-06
CN1144277C (zh) 2004-03-31
JP3597913B2 (ja) 2004-12-08
KR19990035764A (ja) 1999-05-25
US6037657A (en) 2000-03-14

Similar Documents

Publication Publication Date Title
US5435732A (en) Flexible circuit member
US5203075A (en) Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
JP3597913B2 (ja) 半導体装置とその実装方法
JP2574369B2 (ja) 半導体チップの実装体およびその実装方法
JPH0669073B2 (ja) リ−ドレス部品
JP2699726B2 (ja) 半導体装置の実装方法
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
JP2002223062A (ja) プリント配線基板のパッド形状
JPH04222109A (ja) 電子部品の接続構造およびその構造を用いた水晶発振器
JPH1140918A (ja) セラミックス素子、部品実装基板及び配線基板
JPH06151437A (ja) 半導体装置の電極構造とその形成方法ならびに実装体
JP2633745B2 (ja) 半導体装置の実装体
KR100746362B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JPH1140716A (ja) 半導体装置およびその製造方法
JPH0758244A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP2516606Y2 (ja) 表面実装型電子部品
JPH0314292A (ja) 高密度実装モジュールの製造方法
JP2546706B2 (ja) はんだバンプ成形用治具
JP2741611B2 (ja) フリップチップボンディング用基板
JPH0744199B2 (ja) 半導体装置の実装体およびその実装方法
JPH05315337A (ja) 半導体装置用電極とその実装体
JP2003068920A (ja) 配線基板
JP4117480B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH08191181A (ja) 電子部品の製造方法及び電子部品
KR20070063119A (ko) 플립칩 실장용 기판의 제조방법

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040910

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100917

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees