JPH06268162A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06268162A JPH06268162A JP5055338A JP5533893A JPH06268162A JP H06268162 A JPH06268162 A JP H06268162A JP 5055338 A JP5055338 A JP 5055338A JP 5533893 A JP5533893 A JP 5533893A JP H06268162 A JPH06268162 A JP H06268162A
- Authority
- JP
- Japan
- Prior art keywords
- breakdown voltage
- concentration
- impurity
- mos transistor
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【構成】 半導体基板１０表面付近に存在する同一ウエ
ル３２内に通常耐圧ＭＯＳトランジスタ３０と高耐圧Ｍ
ＯＳトランジスタ１１とが形成された半導体装置におい
て、ウエル３２は高濃度不純物拡散領域であって、ウエ
ル３２中の不純物と逆導電型の不純物が拡散されて高耐
圧ＭＯＳトランジスタ１１の一部を構成する高耐圧拡散
層１２を備え、高耐圧拡散層１２の周囲に実効的に不純
物濃度の低い層１３が形成されている半導体装置。 【効果】 マスクワークの工数を増大させず、生産性よ
く、同一の高濃度ウエル３２内に微細化された通常耐圧
ＭＯＳトランジスタ３０と高耐圧ＭＯＳトランジスタ１
１とが形成された半導体装置を提供することができる。
ル３２内に通常耐圧ＭＯＳトランジスタ３０と高耐圧Ｍ
ＯＳトランジスタ１１とが形成された半導体装置におい
て、ウエル３２は高濃度不純物拡散領域であって、ウエ
ル３２中の不純物と逆導電型の不純物が拡散されて高耐
圧ＭＯＳトランジスタ１１の一部を構成する高耐圧拡散
層１２を備え、高耐圧拡散層１２の周囲に実効的に不純
物濃度の低い層１３が形成されている半導体装置。 【効果】 マスクワークの工数を増大させず、生産性よ
く、同一の高濃度ウエル３２内に微細化された通常耐圧
ＭＯＳトランジスタ３０と高耐圧ＭＯＳトランジスタ１
１とが形成された半導体装置を提供することができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関し、より詳細には２種類以上の電源電圧で動作
する半導体装置及びその製造方法に関する。
方法に関し、より詳細には２種類以上の電源電圧で動作
する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】図４は、従来から使用されている２種類
の電源電圧により動作する半導体装置を示す模式的な断
面図であり、図中、１０は半導体基板を示している。半
導体基板１０には、不純物が高濃度で拡散された高濃度
不純物拡散領域（以下、高濃度ウエルと記す）３２と不
純物が低濃度で拡散された低濃度不純物拡散領域（以
下、低濃度ウエルと記す）３９との二つのウエルが形成
されている。そして、高濃度ウエル３２側には、高濃度
ウエル３２上に形成された薄いゲート酸化膜３５、薄い
ゲート酸化膜３５の両端部に接続して形成されたフィー
ルド酸化膜３３、薄いゲート酸化膜３５の上に形成され
たゲート電極３４及び薄いゲート酸化膜３５の下方であ
って、ゲート電極３４の下方を除く領域に形成され、高
濃度ウエル３２と逆導電型の不純物が高濃度で拡散され
た高濃度拡散層３７から構成された通常耐圧ＭＯＳトラ
ンジスタ３０が形成されている。
の電源電圧により動作する半導体装置を示す模式的な断
面図であり、図中、１０は半導体基板を示している。半
導体基板１０には、不純物が高濃度で拡散された高濃度
不純物拡散領域（以下、高濃度ウエルと記す）３２と不
純物が低濃度で拡散された低濃度不純物拡散領域（以
下、低濃度ウエルと記す）３９との二つのウエルが形成
されている。そして、高濃度ウエル３２側には、高濃度
ウエル３２上に形成された薄いゲート酸化膜３５、薄い
ゲート酸化膜３５の両端部に接続して形成されたフィー
ルド酸化膜３３、薄いゲート酸化膜３５の上に形成され
たゲート電極３４及び薄いゲート酸化膜３５の下方であ
って、ゲート電極３４の下方を除く領域に形成され、高
濃度ウエル３２と逆導電型の不純物が高濃度で拡散され
た高濃度拡散層３７から構成された通常耐圧ＭＯＳトラ
ンジスタ３０が形成されている。
【０００３】一方低濃度ウエル３９側には、低濃度ウエ
ル３９上の略中央部に形成された厚いゲート酸化膜３
６、厚いゲート酸化膜３６の左右にフィールド酸化膜３
３を挟んで活性領域（ソース又はドレイン領域）に形成
された薄い酸化膜３５’、厚いゲート酸化膜３６からフ
ィールド酸化膜３３上にかけて形成されたゲート電極３
４、薄い酸化膜３５’の下方に形成された高濃度拡散層
３７及び高濃度拡散層３７の周囲に形成され、高濃度拡
散層３７と同じ導電型の不純物が低濃度で拡散された高
耐圧拡散層３８から構成された高耐圧ＭＯＳトランジス
タ３１が形成されており、この高耐圧ＭＯＳトランジス
タ３１は高電源電圧で動作するようになっている。
ル３９上の略中央部に形成された厚いゲート酸化膜３
６、厚いゲート酸化膜３６の左右にフィールド酸化膜３
３を挟んで活性領域（ソース又はドレイン領域）に形成
された薄い酸化膜３５’、厚いゲート酸化膜３６からフ
ィールド酸化膜３３上にかけて形成されたゲート電極３
４、薄い酸化膜３５’の下方に形成された高濃度拡散層
３７及び高濃度拡散層３７の周囲に形成され、高濃度拡
散層３７と同じ導電型の不純物が低濃度で拡散された高
耐圧拡散層３８から構成された高耐圧ＭＯＳトランジス
タ３１が形成されており、この高耐圧ＭＯＳトランジス
タ３１は高電源電圧で動作するようになっている。
【０００４】前記した２種類の電源電圧で動作するＭＯ
Ｓトランジスタ３０、３１を有する半導体装置を形成す
る場合、最初に半導体基板１０に２種類の異なったマス
クを用いて、２段階で高濃度ウエル３２と低濃度ウエル
３９とを形成している。
Ｓトランジスタ３０、３１を有する半導体装置を形成す
る場合、最初に半導体基板１０に２種類の異なったマス
クを用いて、２段階で高濃度ウエル３２と低濃度ウエル
３９とを形成している。
【０００５】
【発明が解決しようとする課題】このように、上記方法
により２種類の電源電圧で動作する半導体装置を形成す
るには、初めに２種類の異なったマスクを用い、異なる
領域に２段階にわたり濃度の異なる高濃度ウエル３２、
低濃度ウエル３９を形成しなければならないため、マス
クワークの工数が増大するという課題があった。
により２種類の電源電圧で動作する半導体装置を形成す
るには、初めに２種類の異なったマスクを用い、異なる
領域に２段階にわたり濃度の異なる高濃度ウエル３２、
低濃度ウエル３９を形成しなければならないため、マス
クワークの工数が増大するという課題があった。
【０００６】一方、このようなマスクワークの工数の増
大をさけるために、半導体基板の表面付近に低濃度ウエ
ルのみを形成し、該低濃度ウエル内に通常耐圧ＭＯＳト
ランジスタ及び高耐圧ＭＯＳトランジスタの２種類のＭ
ＯＳトランジスタを形成する方法も考えられるが、この
場合、通常耐圧ＭＯＳトランジスタにおける、チャネル
面積を大きくしなければならないために所定以上の大き
さを必要とし、その微細化に限界があるという課題があ
った。
大をさけるために、半導体基板の表面付近に低濃度ウエ
ルのみを形成し、該低濃度ウエル内に通常耐圧ＭＯＳト
ランジスタ及び高耐圧ＭＯＳトランジスタの２種類のＭ
ＯＳトランジスタを形成する方法も考えられるが、この
場合、通常耐圧ＭＯＳトランジスタにおける、チャネル
面積を大きくしなければならないために所定以上の大き
さを必要とし、その微細化に限界があるという課題があ
った。
【０００７】本発明はこのような課題に鑑みなされたも
のであり、マスクワークの工数を増大させることなく、
しかも微細化された通常耐圧のＭＯＳトランジスタと高
耐圧のＭＯＳトランジスタとを有する半導体装置及びそ
の製造方法を提供することを目的としている。
のであり、マスクワークの工数を増大させることなく、
しかも微細化された通常耐圧のＭＯＳトランジスタと高
耐圧のＭＯＳトランジスタとを有する半導体装置及びそ
の製造方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る半導体装置は、半導体基板表面付近に存
在する同一ウエル内に通常耐圧ＭＯＳトランジスタと高
耐圧ＭＯＳトランジスタとが形成された半導体装置にお
いて、前記ウエルは高濃度不純物拡散領域であって、前
記ウエル中の不純物と逆導電型の不純物が拡散されて前
記高耐圧ＭＯＳトランジスタの一部を構成する高耐圧拡
散層を備え、該高耐圧拡散層の周囲に実効的に不純物濃
度の低い層が形成されていることを特徴としている。
に本発明に係る半導体装置は、半導体基板表面付近に存
在する同一ウエル内に通常耐圧ＭＯＳトランジスタと高
耐圧ＭＯＳトランジスタとが形成された半導体装置にお
いて、前記ウエルは高濃度不純物拡散領域であって、前
記ウエル中の不純物と逆導電型の不純物が拡散されて前
記高耐圧ＭＯＳトランジスタの一部を構成する高耐圧拡
散層を備え、該高耐圧拡散層の周囲に実効的に不純物濃
度の低い層が形成されていることを特徴としている。
【０００９】また本発明に係る上記記載の半導体装置の
製造方法は、半導体基板に不純物を注入し拡散して高濃
度不純物拡散領域（以下、高濃度ウエルという）を形成
する工程、及び該高濃度ウエルの所定箇所に前記高濃度
ウエル中の不純物と逆導電型の不純物を異なるエネルギ
で２度注入し、高耐圧拡散層及びその周囲に実効的に不
純物濃度の低い層（以下、不純物低濃度層と記す）を形
成する工程を含むことを特徴としている。
製造方法は、半導体基板に不純物を注入し拡散して高濃
度不純物拡散領域（以下、高濃度ウエルという）を形成
する工程、及び該高濃度ウエルの所定箇所に前記高濃度
ウエル中の不純物と逆導電型の不純物を異なるエネルギ
で２度注入し、高耐圧拡散層及びその周囲に実効的に不
純物濃度の低い層（以下、不純物低濃度層と記す）を形
成する工程を含むことを特徴としている。
【００１０】
【作用】上記半導体装置によれば、高耐圧ＭＯＳトラン
ジスタを構成する高耐圧拡散層の周囲に局部的にウエル
の不純物濃度が実効的に低い層（不純物低濃度層）が形
成されており、電圧が印加されると前記不純物低濃度層
が空乏層となり、高耐圧ＭＯＳトランジスタの耐圧が充
分に高くなるため、同一ウエル内に微細化された通常耐
圧ＭＯＳトランジスタと高耐圧ＭＯＳトランジスタの形
成が可能となる。
ジスタを構成する高耐圧拡散層の周囲に局部的にウエル
の不純物濃度が実効的に低い層（不純物低濃度層）が形
成されており、電圧が印加されると前記不純物低濃度層
が空乏層となり、高耐圧ＭＯＳトランジスタの耐圧が充
分に高くなるため、同一ウエル内に微細化された通常耐
圧ＭＯＳトランジスタと高耐圧ＭＯＳトランジスタの形
成が可能となる。
【００１１】また上記記載の半導体装置の製造方法によ
れば、ウエルを形成するのに１種類のマスクのみを用
い、前記不純物低濃度層を形成するための不純物の注入
は、前記高耐圧拡散層を形成するために設置したマスク
をそのまま用いて行うことができ、マスクワークの工数
を増大させることなく、同一ウエル内に微細化された通
常耐圧ＭＯＳトランジスタと高耐圧ＭＯＳトランジスタ
とが形成される。
れば、ウエルを形成するのに１種類のマスクのみを用
い、前記不純物低濃度層を形成するための不純物の注入
は、前記高耐圧拡散層を形成するために設置したマスク
をそのまま用いて行うことができ、マスクワークの工数
を増大させることなく、同一ウエル内に微細化された通
常耐圧ＭＯＳトランジスタと高耐圧ＭＯＳトランジスタ
とが形成される。
【００１２】
【実施例】以下、本発明に係る半導体装置及びその製造
方法についての実施例を図面に基づいて説明する。な
お、従来例と同一機能を有する構成部品には同一の符号
を付すこととする。
方法についての実施例を図面に基づいて説明する。な
お、従来例と同一機能を有する構成部品には同一の符号
を付すこととする。
【００１３】図１は実施例に係る半導体装置を模式的に
示した断面図であり、図中、１０は半導体基板を示して
いる。半導体基板１０の表面付近には、高濃度ウエル３
２のみが形成され、この高濃度ウエル３２内に、通常耐
圧ＭＯＳトランジスタ３０及び高耐圧ＭＯＳトランジス
タ１１が形成されている。
示した断面図であり、図中、１０は半導体基板を示して
いる。半導体基板１０の表面付近には、高濃度ウエル３
２のみが形成され、この高濃度ウエル３２内に、通常耐
圧ＭＯＳトランジスタ３０及び高耐圧ＭＯＳトランジス
タ１１が形成されている。
【００１４】通常耐圧ＭＯＳトランジスタ３０は、高濃
度ウエル３２上に形成された薄いゲート酸化膜３５、薄
いゲート酸化膜３５の両端部に接続して形成されたフィ
ールド酸化膜３３、薄いゲート酸化膜３５の上に形成さ
れたゲート電極３４ａ及び薄いゲート酸化膜３５の下方
であって、ゲート電極３４の下方を除く領域に形成さ
れ、高濃度ウエル３２と逆導電型の不純物が拡散された
高濃度拡散層３７から構成されている。
度ウエル３２上に形成された薄いゲート酸化膜３５、薄
いゲート酸化膜３５の両端部に接続して形成されたフィ
ールド酸化膜３３、薄いゲート酸化膜３５の上に形成さ
れたゲート電極３４ａ及び薄いゲート酸化膜３５の下方
であって、ゲート電極３４の下方を除く領域に形成さ
れ、高濃度ウエル３２と逆導電型の不純物が拡散された
高濃度拡散層３７から構成されている。
【００１５】一方高耐圧ＭＯＳトランジスタ１１は通常
耐圧ＭＯＳトランジスタ３０と幅の広いフィールド酸化
膜３３を隔てて、下記の如くに構成されている。すなわ
ち高耐圧ＭＯＳトランジスタ１１は、高耐圧ＭＯＳトラ
ンジスタ１１の形成領域の略中央部であって、高濃度ウ
エル３２上に形成された厚いゲート酸化膜３６、この厚
いゲート酸化膜３６の左右にフィールド酸化膜３３を挟
んで活性領域（ソース又はドレイン領域）に形成された
薄い酸化膜３５’、厚いゲート酸化膜３６からフィール
ド酸化膜３３上にかけて形成されたゲート電極３４ｂ、
薄い酸化膜３５’の下方に形成された高濃度拡散層３
７、この高濃度拡散層３７の下側周囲に形成され、高濃
度拡散層３７と同じ導電型の不純物が低濃度で拡散され
た高耐圧拡散層１２及び高耐圧拡散層１２の下側周囲に
局部的に形成された実効的に不純物濃度が低い不純物低
濃度層１３を含んで構成されている。
耐圧ＭＯＳトランジスタ３０と幅の広いフィールド酸化
膜３３を隔てて、下記の如くに構成されている。すなわ
ち高耐圧ＭＯＳトランジスタ１１は、高耐圧ＭＯＳトラ
ンジスタ１１の形成領域の略中央部であって、高濃度ウ
エル３２上に形成された厚いゲート酸化膜３６、この厚
いゲート酸化膜３６の左右にフィールド酸化膜３３を挟
んで活性領域（ソース又はドレイン領域）に形成された
薄い酸化膜３５’、厚いゲート酸化膜３６からフィール
ド酸化膜３３上にかけて形成されたゲート電極３４ｂ、
薄い酸化膜３５’の下方に形成された高濃度拡散層３
７、この高濃度拡散層３７の下側周囲に形成され、高濃
度拡散層３７と同じ導電型の不純物が低濃度で拡散され
た高耐圧拡散層１２及び高耐圧拡散層１２の下側周囲に
局部的に形成された実効的に不純物濃度が低い不純物低
濃度層１３を含んで構成されている。
【００１６】このように高耐圧拡散層１２の下側周囲に
局部的に不純物低濃度層１３が存在することにより、耐
電圧が上昇し、高耐圧ＭＯＳトランジスタとしての機能
を充分に果たさせることができる。
局部的に不純物低濃度層１３が存在することにより、耐
電圧が上昇し、高耐圧ＭＯＳトランジスタとしての機能
を充分に果たさせることができる。
【００１７】次に、上記構成の実施例に係る半導体装置
の製造方法を図面に基づいて説明する。図２（ａ）〜
（ｅ）は、実施例に係る半導体装置の製造工程を模式的
に示す断面図である。
の製造方法を図面に基づいて説明する。図２（ａ）〜
（ｅ）は、実施例に係る半導体装置の製造工程を模式的
に示す断面図である。
【００１８】まず、比抵抗４〜８Ωｃｍのシリコンから
なるｎ型半導体基板１０の表面付近に、Ｂ（ボロン）等
のｐ型ドーパントを８．０×１０12ｃｍ-2程度の密度で
注入し、その後約１２００℃で加熱処理することにより
高温拡散処理を施し、深さが約３．５μｍ程度のｐ型高
濃度ウエル３２を形成し、さらに基板１０表面に熱酸化
処理を施して薄い熱酸化膜１４を形成する（図２
（ａ））。
なるｎ型半導体基板１０の表面付近に、Ｂ（ボロン）等
のｐ型ドーパントを８．０×１０12ｃｍ-2程度の密度で
注入し、その後約１２００℃で加熱処理することにより
高温拡散処理を施し、深さが約３．５μｍ程度のｐ型高
濃度ウエル３２を形成し、さらに基板１０表面に熱酸化
処理を施して薄い熱酸化膜１４を形成する（図２
（ａ））。
【００１９】次に、高耐圧拡散層１２を形成する領域を
除いてフォトリソグラフィによりフォトレジスト１５で
被覆し、フォトレジスト１５で被覆されていない部分に
選択的にＰ（リン）等のｎ型ドーパントを１８０ｋｅＶ
のエネルギ及び１．０×１０13ｃｍ-2程度の密度で注入
し、高耐圧拡散層１２を形成する（図２（ｂ））。
除いてフォトリソグラフィによりフォトレジスト１５で
被覆し、フォトレジスト１５で被覆されていない部分に
選択的にＰ（リン）等のｎ型ドーパントを１８０ｋｅＶ
のエネルギ及び１．０×１０13ｃｍ-2程度の密度で注入
し、高耐圧拡散層１２を形成する（図２（ｂ））。
【００２０】さらに図２（ｃ）に示すように、同一のフ
ォトレジスト１５を用いて、８００ｋｅＶ程度と前工程
に比較してさらに高エネルギ及び３×１０12ｃｍ-2程度
の密度で、Ｐ等のｎ型ドーパントを注入し、高耐圧拡散
層１２の周囲に実効的に不純物濃度が低い層（不純物低
濃度層）１３を形成する。
ォトレジスト１５を用いて、８００ｋｅＶ程度と前工程
に比較してさらに高エネルギ及び３×１０12ｃｍ-2程度
の密度で、Ｐ等のｎ型ドーパントを注入し、高耐圧拡散
層１２の周囲に実効的に不純物濃度が低い層（不純物低
濃度層）１３を形成する。
【００２１】次に、フォトレジスト１５を除去した後、
半導体基板１０に１０００℃で選択酸化法によるウェッ
ト酸化処理を施し、フィールド酸化膜３３を約６０００
Å程度の厚みに成長させ、その後薄いゲート酸化膜３
５、薄い酸化膜３５’及び厚いゲート酸化膜３６を成長
させる。前記１０００℃での選択酸化における加熱処理
は、高耐圧拡散層１２や不純物低濃度層１３の拡散も兼
ねており、この熱処理により高耐圧拡散層１２の下側周
囲に局部的に不純物低濃度層１３が形成される（図２
（ｄ））。
半導体基板１０に１０００℃で選択酸化法によるウェッ
ト酸化処理を施し、フィールド酸化膜３３を約６０００
Å程度の厚みに成長させ、その後薄いゲート酸化膜３
５、薄い酸化膜３５’及び厚いゲート酸化膜３６を成長
させる。前記１０００℃での選択酸化における加熱処理
は、高耐圧拡散層１２や不純物低濃度層１３の拡散も兼
ねており、この熱処理により高耐圧拡散層１２の下側周
囲に局部的に不純物低濃度層１３が形成される（図２
（ｄ））。
【００２２】次に、前記工程で形成された薄いゲート酸
化膜３５及び厚いゲート酸化膜３６の上にゲート電極３
４ａ、３４ｂを形成し、このゲート電極３４ａ、３４ｂ
及びフィールド酸化膜３３をマスクにしてＡｓ（ヒ素）
等のｎ型ドーパントを８０ｋｅＶ程度のエネルギー及び
５．０×１０15ｃｍ-2程度の密度で注入し、高濃度拡散
層３７を形成する（図２（ｅ））。
化膜３５及び厚いゲート酸化膜３６の上にゲート電極３
４ａ、３４ｂを形成し、このゲート電極３４ａ、３４ｂ
及びフィールド酸化膜３３をマスクにしてＡｓ（ヒ素）
等のｎ型ドーパントを８０ｋｅＶ程度のエネルギー及び
５．０×１０15ｃｍ-2程度の密度で注入し、高濃度拡散
層３７を形成する（図２（ｅ））。
【００２３】上記した工程により２種類の電源電圧で動
作する高耐圧ＭＯＳトランジスタ１１、通常耐圧ＭＯＳ
トランジスタ３０を同一の高濃度ウエル３２内に形成す
ることができ、しかも通常耐圧ＭＯＳトランジスタ３０
の微細化を図ることが可能になるとともに、高耐圧ＭＯ
Ｓトランジスタ１１の高耐圧性を確保することができ
る。
作する高耐圧ＭＯＳトランジスタ１１、通常耐圧ＭＯＳ
トランジスタ３０を同一の高濃度ウエル３２内に形成す
ることができ、しかも通常耐圧ＭＯＳトランジスタ３０
の微細化を図ることが可能になるとともに、高耐圧ＭＯ
Ｓトランジスタ１１の高耐圧性を確保することができ
る。
【００２４】図３は、図１に示した実施例の半導体装置
及び図４に示した従来の半導体装置の下記の部位におけ
る、半導体基板表面からの深さ方向と不純物濃度との関
係を示したグラフである。Ａは実施例における高耐圧Ｍ
ＯＳトランジスタ１１の高濃度拡散層３７が存在する部
分、Ｂは実施例における通常耐圧ＭＯＳトランジスタ３
０の高濃度拡散層３７が存在する部分、Ｃは前記従来の
半導体装置において、高耐圧ＭＯＳトランジスタ３１の
高濃度拡散層３７が存在する部分における値をそれぞれ
示している。
及び図４に示した従来の半導体装置の下記の部位におけ
る、半導体基板表面からの深さ方向と不純物濃度との関
係を示したグラフである。Ａは実施例における高耐圧Ｍ
ＯＳトランジスタ１１の高濃度拡散層３７が存在する部
分、Ｂは実施例における通常耐圧ＭＯＳトランジスタ３
０の高濃度拡散層３７が存在する部分、Ｃは前記従来の
半導体装置において、高耐圧ＭＯＳトランジスタ３１の
高濃度拡散層３７が存在する部分における値をそれぞれ
示している。
【００２５】Ａの高濃度拡散層３７より下の高耐圧拡散
層１２から高濃度ウエル３２に至る不純物濃度のプロフ
ァイルは、高耐圧拡散層３８（図４）の周囲に低濃度ウ
エル３９と逆導電型のイオンを注入していないＣの不純
物濃度のプロファイルに比べて、不純物濃度が１ケタ以
上も低くなっている部分（不純物低濃度層１３）が存在
し、より高耐圧なＭＯＳ型トランジスタ１１が形成され
ていることがわかる。
層１２から高濃度ウエル３２に至る不純物濃度のプロフ
ァイルは、高耐圧拡散層３８（図４）の周囲に低濃度ウ
エル３９と逆導電型のイオンを注入していないＣの不純
物濃度のプロファイルに比べて、不純物濃度が１ケタ以
上も低くなっている部分（不純物低濃度層１３）が存在
し、より高耐圧なＭＯＳ型トランジスタ１１が形成され
ていることがわかる。
【００２６】実際に、実施例に係る高耐圧ＭＯＳトラン
ジスタ１１の耐圧を測定したところ、８０Ｖ以上とな
り、高耐圧のＭＯＳトランジスタが形成されていること
が立証された。
ジスタ１１の耐圧を測定したところ、８０Ｖ以上とな
り、高耐圧のＭＯＳトランジスタが形成されていること
が立証された。
【００２７】本発明の半導体装置において、前記半導体
基板はｎ型でもｐ型でもどちらでもよく、前記高濃度ウ
エルは前記半導体基板と逆導電型の不純物が拡散された
ｎ型またはｐ型の半導体である。また前記高濃度ウエル
の不純物濃度は、５×１０16〜１×１０17ｃｍ-3程度が
好ましく、前記高耐圧拡散層の周囲に形成された不純物
低濃度層は１×１０15〜５×１０15ｃｍ-3程度と前記高
濃度ウエルよりも１〜２桁程度低い濃度であることが好
ましい。
基板はｎ型でもｐ型でもどちらでもよく、前記高濃度ウ
エルは前記半導体基板と逆導電型の不純物が拡散された
ｎ型またはｐ型の半導体である。また前記高濃度ウエル
の不純物濃度は、５×１０16〜１×１０17ｃｍ-3程度が
好ましく、前記高耐圧拡散層の周囲に形成された不純物
低濃度層は１×１０15〜５×１０15ｃｍ-3程度と前記高
濃度ウエルよりも１〜２桁程度低い濃度であることが好
ましい。
【００２８】また上記記載の半導体装置の製造方法にお
いて、前記高濃度ウエルの所定箇所に前記高濃度ウエル
中の不純物と逆導電型の不純物を異なるエネルギで２度
注入する際には、１回目が１５０〜１８０ｋｅＶ程度の
エネルギ及び１×１０12〜３×１０12ｃｍ-2程度の密度
で注入するのが好ましく、２回目は７００〜９００ｋｅ
Ｖ程度のエネルギ及び２×１０13〜３×１０13ｃｍ-2程
度の密度で注入するのが好ましい。
いて、前記高濃度ウエルの所定箇所に前記高濃度ウエル
中の不純物と逆導電型の不純物を異なるエネルギで２度
注入する際には、１回目が１５０〜１８０ｋｅＶ程度の
エネルギ及び１×１０12〜３×１０12ｃｍ-2程度の密度
で注入するのが好ましく、２回目は７００〜９００ｋｅ
Ｖ程度のエネルギ及び２×１０13〜３×１０13ｃｍ-2程
度の密度で注入するのが好ましい。
【００２９】
【発明の効果】以上詳述したように本発明に係る半導体
装置にあっては、半導体基板表面付近に存在する同一ウ
エル内に通常耐圧ＭＯＳトランジスタと高耐圧ＭＯＳト
ランジスタとが形成された半導体装置において、前記ウ
エルは高濃度不純物拡散領域であって、前記ウエル中の
不純物と逆導電型の不純物が拡散されて前記高耐圧ＭＯ
Ｓトランジスタの一部を構成する高耐圧拡散層を備え、
該高耐圧拡散層の周囲に実効的に不純物濃度の低い層が
形成されており、高耐圧ＭＯＳトランジスタの耐圧が充
分に高くなり、同一ウエル内に微細化された通常耐圧Ｍ
ＯＳトランジスタと高耐圧ＭＯＳトランジスタとが形成
された半導体装置を提供することができる。
装置にあっては、半導体基板表面付近に存在する同一ウ
エル内に通常耐圧ＭＯＳトランジスタと高耐圧ＭＯＳト
ランジスタとが形成された半導体装置において、前記ウ
エルは高濃度不純物拡散領域であって、前記ウエル中の
不純物と逆導電型の不純物が拡散されて前記高耐圧ＭＯ
Ｓトランジスタの一部を構成する高耐圧拡散層を備え、
該高耐圧拡散層の周囲に実効的に不純物濃度の低い層が
形成されており、高耐圧ＭＯＳトランジスタの耐圧が充
分に高くなり、同一ウエル内に微細化された通常耐圧Ｍ
ＯＳトランジスタと高耐圧ＭＯＳトランジスタとが形成
された半導体装置を提供することができる。
【００３０】また前記記載の半導体の製造方法にあって
は、半導体基板に不純物を注入し拡散して高濃度ウエル
を形成する工程、及び該高濃度ウエルの所定箇所に前記
高濃度ウエル中の不純物と逆導電型の不純物を異なるエ
ネルギで２度注入し、高耐圧拡散層及びその周囲に不純
物低濃度層を形成する工程を含んでおり、マスクワーク
の工数を増大させることなく、生産性良く、同一ウエル
内に微細化された通常耐圧ＭＯＳトランジスタと高耐圧
ＭＯＳトランジスタとを形成することができる。
は、半導体基板に不純物を注入し拡散して高濃度ウエル
を形成する工程、及び該高濃度ウエルの所定箇所に前記
高濃度ウエル中の不純物と逆導電型の不純物を異なるエ
ネルギで２度注入し、高耐圧拡散層及びその周囲に不純
物低濃度層を形成する工程を含んでおり、マスクワーク
の工数を増大させることなく、生産性良く、同一ウエル
内に微細化された通常耐圧ＭＯＳトランジスタと高耐圧
ＭＯＳトランジスタとを形成することができる。
【図１】実施例に係る本発明の半導体装置を模式的に示
す断面図である。
す断面図である。
【図２の１】及び
【図２の２】（ａ）〜（ｅ）は、実施例に係る半導体装
置の製造工程を模式的に示す断面図である。
置の製造工程を模式的に示す断面図である。
【図３】図１に示した実施例の半導体装置及び図３に示
した従来の半導体装置の所定部位における半導体基板表
面からの深さ方向に対する不純物濃度を示すグラフであ
る。
した従来の半導体装置の所定部位における半導体基板表
面からの深さ方向に対する不純物濃度を示すグラフであ
る。
【図４】従来の半導体装置を示す模式的な断面図であ
る。
る。
１０ 半導体基板 １１ 高耐圧ＭＯＳトランジスタ １２ 高耐圧拡散層 １３ 不純物低濃度層 ３０ 通常耐圧ＭＯＳトランジスタ ３２ 高濃度ウエル ３３ フィールド酸化膜 ３４、３４ａ、３４ｂ ゲート電極 ３５ ゲート酸化膜 ３５’ 薄い酸化膜 ３６ 厚いゲート酸化膜 ３７ 高濃度拡散層 ３８ 高耐圧拡散層 ３９ 低濃度ウエル
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8617−4Ｍ Ｈ０１Ｌ 21/265 Ｚ 9054−4Ｍ 29/78 ３０１ Ｓ
Claims (2)
- 【請求項１】 半導体基板表面付近に存在する同一ウエ
ル内に通常耐圧ＭＯＳトランジスタと高耐圧ＭＯＳトラ
ンジスタとが形成された半導体装置において、前記ウエ
ルは高濃度不純物拡散領域であって、前記ウエル中の不
純物と逆導電型の不純物が拡散されて前記高耐圧ＭＯＳ
トランジスタの一部を構成する高耐圧拡散層を備え、該
高耐圧拡散層の周囲に実効的に不純物濃度の低い層が形
成されていることを特徴とする半導体装置。 - 【請求項２】 半導体基板に不純物を注入し拡散して高
濃度不純物拡散領域を形成する工程、及び該高濃度不純
物拡散領域の所定箇所に前記高濃度不純物拡散領域中の
不純物と逆導電型の不純物を異なるエネルギで２度注入
し、高耐圧拡散層及びその周囲に実効的に不純物濃度の
低い層を形成する工程を含むことを特徴とする請求項１
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5055338A JPH06268162A (ja) | 1993-03-16 | 1993-03-16 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5055338A JPH06268162A (ja) | 1993-03-16 | 1993-03-16 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06268162A true JPH06268162A (ja) | 1994-09-22 |
Family
ID=12995740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5055338A Pending JPH06268162A (ja) | 1993-03-16 | 1993-03-16 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06268162A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6267479B1 (en) | 1998-08-25 | 2001-07-31 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device, and method for manufacturing the same |
| JP2001298187A (ja) * | 2000-03-15 | 2001-10-26 | Hynix Semiconductor Inc | 高電圧トランジスタの製造方法 |
| JP2003017521A (ja) * | 2001-06-28 | 2003-01-17 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| WO2006018974A1 (ja) * | 2004-08-17 | 2006-02-23 | Rohm Co., Ltd. | 半導体装置およびその製造方法 |
| JP2007266473A (ja) * | 2006-03-29 | 2007-10-11 | Mitsumi Electric Co Ltd | 半導体装置 |
-
1993
- 1993-03-16 JP JP5055338A patent/JPH06268162A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6267479B1 (en) | 1998-08-25 | 2001-07-31 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device, and method for manufacturing the same |
| JP2001298187A (ja) * | 2000-03-15 | 2001-10-26 | Hynix Semiconductor Inc | 高電圧トランジスタの製造方法 |
| JP2003017521A (ja) * | 2001-06-28 | 2003-01-17 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| WO2006018974A1 (ja) * | 2004-08-17 | 2006-02-23 | Rohm Co., Ltd. | 半導体装置およびその製造方法 |
| US8013416B2 (en) | 2004-08-17 | 2011-09-06 | Rohm Co., Ltd. | Semiconductor device |
| US8394695B2 (en) | 2004-08-17 | 2013-03-12 | Rohm Co., Ltd. | Semiconductor device production method |
| JP2007266473A (ja) * | 2006-03-29 | 2007-10-11 | Mitsumi Electric Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003347546A (ja) | 垂直型ｄｍｏｓ素子及びその製造方法 | |
| US5879995A (en) | High-voltage transistor and manufacturing method therefor | |
| JPH0851207A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH06268162A (ja) | 半導体装置及びその製造方法 | |
| JPH02264464A (ja) | 半導体装置およびその製造方法 | |
| JPH0228939A (ja) | Ｍｏｓ型トランジスタ | |
| JPS6325977A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0234936A (ja) | 半導体装置およびその製造方法 | |
| JP3193984B2 (ja) | 高耐圧ｍｏｓトランジスタ | |
| JP3186298B2 (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JPH07321212A (ja) | チャネルストップ拡散層の形成方法 | |
| JPH03198349A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS61210673A (ja) | Ｍｉｓ型半導体装置 | |
| JPH01196176A (ja) | Ｍｉｓ型半導体装置 | |
| JP2001111052A (ja) | 半導体装置およびその製造方法 | |
| JPH088430A (ja) | Ｍｏｓトランジスタ及びその形成方法 | |
| JP2808620B2 (ja) | 半導体装置の製造方法 | |
| JPH0824147B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003115585A (ja) | 半導体装置の製造方法 | |
| JPS6016469A (ja) | Ｍｉｓ半導体装置の製法 | |
| JPH05251697A (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| KR100189968B1 (ko) | 고내압 트랜지스터 및 그 제조방법 | |
| JPH08335697A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0251278A (ja) | 二重拡散型電界効果半導体装置の製造方法 | |
| KR0148789B1 (ko) | 캐패시터의 제조방법 |