JPH06268165A - 半導体トランジスタの製造方法およびその構造 - Google Patents
半導体トランジスタの製造方法およびその構造Info
- Publication number
- JPH06268165A JPH06268165A JP3099917A JP9991791A JPH06268165A JP H06268165 A JPH06268165 A JP H06268165A JP 3099917 A JP3099917 A JP 3099917A JP 9991791 A JP9991791 A JP 9991791A JP H06268165 A JPH06268165 A JP H06268165A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- concentration
- insulating film
- region
- semiconductor transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/0184—Manufacturing their gate sidewall spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
- H10D84/85—Complementary IGFETs, e.g. CMOS
- H10D84/859—Complementary IGFETs, e.g. CMOS comprising both N-type and P-type wells, e.g. twin-tub
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/90—MOSFET type gate sidewall insulating spacer
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は、半導体トランジスタの製造方
法およびその構造において、ＮＭＯＳトランジスタのソ
ースとドレイン間の拡散抵抗を増加させないで、ＬＤＤ
（低濃度ド−プ・ドレイン）構造のＰＭＯＳトランジス
タを形成する半導体トランジスタの製造方法およびその
構造を提供することにある。 【構成】ＮＭＯＳおよびＰＭＯＳトランジスタのゲート
形成後に、それぞれのトランジスタ領域に低濃度のイオ
ン注入を実施し、その後にそれぞれのゲート側壁に第１
酸化膜スペーサを形成してから、前記ＮＭＯＳトランジ
スタ領域に高濃度イオン注入を実施し、その後に、それ
ぞれの第１酸化膜スペーサ側面に第２酸化膜スペーサを
形成してから、前記ＰＭＯＳトランジスタ領域に高濃度
イオン注入を実施することを特徴する。
法およびその構造において、ＮＭＯＳトランジスタのソ
ースとドレイン間の拡散抵抗を増加させないで、ＬＤＤ
（低濃度ド−プ・ドレイン）構造のＰＭＯＳトランジス
タを形成する半導体トランジスタの製造方法およびその
構造を提供することにある。 【構成】ＮＭＯＳおよびＰＭＯＳトランジスタのゲート
形成後に、それぞれのトランジスタ領域に低濃度のイオ
ン注入を実施し、その後にそれぞれのゲート側壁に第１
酸化膜スペーサを形成してから、前記ＮＭＯＳトランジ
スタ領域に高濃度イオン注入を実施し、その後に、それ
ぞれの第１酸化膜スペーサ側面に第２酸化膜スペーサを
形成してから、前記ＰＭＯＳトランジスタ領域に高濃度
イオン注入を実施することを特徴する。
Description
【０００１】
【産業上の利用分野】本発明は半導体トランジスタ、特
にＬＤＤ（低濃度ドープ・ドレイン；Lightly Doped Dr
ain)構造を有するＣＭＯＳ電界効果トランジスタ（Comp
lementary Metal-Oxide-Semiconductor Field Effect T
ransistor ; CMOS FET）の製造方法およびその構造に関
するものである。
にＬＤＤ（低濃度ドープ・ドレイン；Lightly Doped Dr
ain)構造を有するＣＭＯＳ電界効果トランジスタ（Comp
lementary Metal-Oxide-Semiconductor Field Effect T
ransistor ; CMOS FET）の製造方法およびその構造に関
するものである。
【０００２】［従来の技術］半導体製造技術における小
型化，高密度化への傾向により、ＭＯＳ電界効果トラン
ジスタ（以下、ＭＯＳトランジスタという）のチヤネル
の長さが短くなつている。その結果、ドレインへの電界
集中が発生し、それに起因してホツトキヤリア(hot car
rier) が発生する。前記ホツトキヤリアは、ゲートに侵
入してしきい電圧を不安定にする等のホツトキヤリア効
果を発生させ、素子の動作特性に悪影響を及ぼす。
型化，高密度化への傾向により、ＭＯＳ電界効果トラン
ジスタ（以下、ＭＯＳトランジスタという）のチヤネル
の長さが短くなつている。その結果、ドレインへの電界
集中が発生し、それに起因してホツトキヤリア(hot car
rier) が発生する。前記ホツトキヤリアは、ゲートに侵
入してしきい電圧を不安定にする等のホツトキヤリア効
果を発生させ、素子の動作特性に悪影響を及ぼす。
【０００３】したがつて、前記のホツトキヤリア効果を
防止するために、ゲートの側壁に反応性イオンエツチン
グ等で絶縁膜スペーサを形成した後、ソースおよびドレ
インと同じ導電性の不純物を低濃度でイオン注入して、
ＬＤＤ構造を形成する方法が提案されている。
防止するために、ゲートの側壁に反応性イオンエツチン
グ等で絶縁膜スペーサを形成した後、ソースおよびドレ
インと同じ導電性の不純物を低濃度でイオン注入して、
ＬＤＤ構造を形成する方法が提案されている。
【０００４】図１は従来の一例による半導体トランジス
タの断面図であつて、ＰＭＯＳトランジスタとＮＭＯＳ
トランジスタとが同一基板上に形成されたＣＭＯＳトラ
ンジスタの断面図である。
タの断面図であつて、ＰＭＯＳトランジスタとＮＭＯＳ
トランジスタとが同一基板上に形成されたＣＭＯＳトラ
ンジスタの断面図である。
【０００５】図１の左には、ｐウエル（４）とｎウエル
（６）とが相互に隣接して形成されたｎ型またはｐ型の
半導体基板（２）と、前記基板（２）上面に前記ｐウエ
ル（４）とｎウエル（６）とを電気的に分離するために
形成されたフイールド酸化膜（８）と、前記ｐウエル
（４）内のチヤネル領域によつて相互に第１所定距離だ
け離隔されて形成された低濃度の第１ソースおよび第１
ドレイン（１８，１９）と、前記第１所定距離より長い
第２所定距離だけ離隔されて形成された高濃度の第２ソ
ースおよび第２ドレイン（２０，２１）と、前記チヤネ
ル領域の上部のゲート絶縁膜（１０）を中間層とする第
１ゲート（１２）と、前記第１ゲート（１２）側壁に第
１幅で形成された酸化膜スペーサ（１６）とが図示され
ている。
（６）とが相互に隣接して形成されたｎ型またはｐ型の
半導体基板（２）と、前記基板（２）上面に前記ｐウエ
ル（４）とｎウエル（６）とを電気的に分離するために
形成されたフイールド酸化膜（８）と、前記ｐウエル
（４）内のチヤネル領域によつて相互に第１所定距離だ
け離隔されて形成された低濃度の第１ソースおよび第１
ドレイン（１８，１９）と、前記第１所定距離より長い
第２所定距離だけ離隔されて形成された高濃度の第２ソ
ースおよび第２ドレイン（２０，２１）と、前記チヤネ
ル領域の上部のゲート絶縁膜（１０）を中間層とする第
１ゲート（１２）と、前記第１ゲート（１２）側壁に第
１幅で形成された酸化膜スペーサ（１６）とが図示され
ている。
【０００６】また、図１の右には、前記ｎウエル（６）
内のチヤネル領域によつて相互に所定距離だけ離隔され
て形成されたソースおよびドレイン（２２，２３）と、
前記チヤネル領域の上部の前記ゲート絶縁膜（１０）を
中間層とする第２ゲート（１４）と、前記第２ゲート
（１４）側壁に第１幅で形成された酸化膜スペーサ（１
６）か図示されている。
内のチヤネル領域によつて相互に所定距離だけ離隔され
て形成されたソースおよびドレイン（２２，２３）と、
前記チヤネル領域の上部の前記ゲート絶縁膜（１０）を
中間層とする第２ゲート（１４）と、前記第２ゲート
（１４）側壁に第１幅で形成された酸化膜スペーサ（１
６）か図示されている。
【０００７】前記図面のｐウエル（４）内に形成されて
いるＬＤＤ構造は、ゲートのパターン形成以後に、基板
全面に第１イオン注入工程を実施して低濃度の第１ソー
スおよび第１ドレイン領域を形成した後、前記ゲートの
両側壁に酸化膜スペーサを形成し、基板全面に第２イオ
ン注入工程を実施して高濃度の第２ソースおよび第２ド
レイン領域を形成することによつて実現される。この工
程により、前記ｐウエル（４）に形成されたＮＭＯＳト
ランジスタの場合には、希望するＬＤＤ構造を達成しう
る。
いるＬＤＤ構造は、ゲートのパターン形成以後に、基板
全面に第１イオン注入工程を実施して低濃度の第１ソー
スおよび第１ドレイン領域を形成した後、前記ゲートの
両側壁に酸化膜スペーサを形成し、基板全面に第２イオ
ン注入工程を実施して高濃度の第２ソースおよび第２ド
レイン領域を形成することによつて実現される。この工
程により、前記ｐウエル（４）に形成されたＮＭＯＳト
ランジスタの場合には、希望するＬＤＤ構造を達成しう
る。
【０００８】しかし、前記ｎウエル（６）内に形成され
たＰＭＯＳトランジスタの場合には、イオン注入される
ｐ型不純物の外拡散(out-diffusion）が大変大きいの
で、低濃度イオン注入領域と高濃度イオン注入領域との
区分が困難になる。すなわち、ＮＭＯＳトランジスタの
酸化膜スペーサとＰＭＯＳトランジスタの酸化膜スペー
サを同時に形成してから、高濃度拡散領域のためのイオ
ン注入工程を実施すると、ｐ型不純物が前記酸化膜スペ
ーサの幅に相当する範囲に拡散されてしまう。それで、
結果的には単一ドレイン構造をもつようになる。
たＰＭＯＳトランジスタの場合には、イオン注入される
ｐ型不純物の外拡散(out-diffusion）が大変大きいの
で、低濃度イオン注入領域と高濃度イオン注入領域との
区分が困難になる。すなわち、ＮＭＯＳトランジスタの
酸化膜スペーサとＰＭＯＳトランジスタの酸化膜スペー
サを同時に形成してから、高濃度拡散領域のためのイオ
ン注入工程を実施すると、ｐ型不純物が前記酸化膜スペ
ーサの幅に相当する範囲に拡散されてしまう。それで、
結果的には単一ドレイン構造をもつようになる。
【０００９】図２は従来の他の例による半導体トランジ
スタの断面図であつて、前記図１のような工程による他
の結果を図示している。
スタの断面図であつて、前記図１のような工程による他
の結果を図示している。
【００１０】図２の左には、ｐウエル（２４）とｎウエ
ル（２６）とが相互に隣接して形成されたｎ型またはｐ
型の半導体基板（２２）と、前記基板（２２）上面に前
記ｐウエル（２４）とｎウエル（２６）とを電気的に分
離するために形成されたフイールド酸化膜（２８）と、
前記ｐウエル（２４）内のチヤネル領域によつて相互に
第１所定距離だけ離隔されて形成された低濃度の第１ソ
ースおよび第１ドレイン（３８，３９）と、前記第１所
定距離より長い第２所定距離だけ離隔されて形成された
高濃度の第２ソースおよび第２ドレイン（４０，４１）
と、前記チヤネル領域の上部のゲート絶縁膜（３０）を
中間層とする第１ゲート（３２）と、前記第１ゲート
（３２）側壁に第１幅で形成された酸化膜スペーサ（３
６）とが図示されている。
ル（２６）とが相互に隣接して形成されたｎ型またはｐ
型の半導体基板（２２）と、前記基板（２２）上面に前
記ｐウエル（２４）とｎウエル（２６）とを電気的に分
離するために形成されたフイールド酸化膜（２８）と、
前記ｐウエル（２４）内のチヤネル領域によつて相互に
第１所定距離だけ離隔されて形成された低濃度の第１ソ
ースおよび第１ドレイン（３８，３９）と、前記第１所
定距離より長い第２所定距離だけ離隔されて形成された
高濃度の第２ソースおよび第２ドレイン（４０，４１）
と、前記チヤネル領域の上部のゲート絶縁膜（３０）を
中間層とする第１ゲート（３２）と、前記第１ゲート
（３２）側壁に第１幅で形成された酸化膜スペーサ（３
６）とが図示されている。
【００１１】また、図２の右には、前記ｎウエル（２
６）にはチヤネル領域によつて相互に所定距離だけ離隔
されて形成された低濃度の第１ソースおよび第１ドレイ
ン（４２，４３）と、前記第１ソースおよび第１ドレイ
ン（４２，４３）を囲む高濃度の第２ソースおよび第２
ドレイン（４４，４５）と、前記チヤネル領域の上部の
前記ゲート絶縁膜（３０）を中間層とする第２ゲート
（３４）と、前記第２ゲート（３４）側壁に第１幅で形
成された酸化膜スペーサ（３６）とが図示されている。
６）にはチヤネル領域によつて相互に所定距離だけ離隔
されて形成された低濃度の第１ソースおよび第１ドレイ
ン（４２，４３）と、前記第１ソースおよび第１ドレイ
ン（４２，４３）を囲む高濃度の第２ソースおよび第２
ドレイン（４４，４５）と、前記チヤネル領域の上部の
前記ゲート絶縁膜（３０）を中間層とする第２ゲート
（３４）と、前記第２ゲート（３４）側壁に第１幅で形
成された酸化膜スペーサ（３６）とが図示されている。
【００１２】前記図面に図示のように、ｎウエル（２
６）に形成されたＰＭＯＳトランジスタでは、ｐ型不純
物の拡散距離が前記酸化膜スペーサ（３６）の幅を越え
て、高濃度のイオン注入領域（４４，４５）が低濃度イ
オン注入領域（４２，４３）を囲んでしまう。
６）に形成されたＰＭＯＳトランジスタでは、ｐ型不純
物の拡散距離が前記酸化膜スペーサ（３６）の幅を越え
て、高濃度のイオン注入領域（４４，４５）が低濃度イ
オン注入領域（４２，４３）を囲んでしまう。
【００１３】図３は従来の更に他の例による半導体トラ
ンジスタの断面図であつて、ｐ型不純物の外拡散を考慮
して酸化膜スペーサの幅を広くした場合の実施例であ
る。
ンジスタの断面図であつて、ｐ型不純物の外拡散を考慮
して酸化膜スペーサの幅を広くした場合の実施例であ
る。
【００１４】前記図３には、ｐウエル（４４）とｎウエ
ル（４６）とが隣接して形成されたｎ型またはｐ型の半
導体基板（４２）と、前記基板（４２）上面に前記ｐウ
エル（４４）とｎウエル（４６）とを電気的に分離する
ために形成されたフイールド酸化膜（４８）と、前記ｐ
ウエル（４４）内のチヤネル領域によつて相互に第１所
定距離だけ離隔されて形成された低濃度の第１ソースお
よび第１ドレイン（５８，５９）と、前記第１所定距離
より長い第２所定距離だけ離隔されて形成された高濃度
の第２ソースおよび第２ドレイン（６０，６１）と、前
記チヤネル領域の上部のゲート絶縁膜（５０）を中間層
とする第１ゲート（５２）と、前記第１ゲート（５２）
側壁に第１幅で形成された酸化膜スペーサ（５６）とが
図示されている。
ル（４６）とが隣接して形成されたｎ型またはｐ型の半
導体基板（４２）と、前記基板（４２）上面に前記ｐウ
エル（４４）とｎウエル（４６）とを電気的に分離する
ために形成されたフイールド酸化膜（４８）と、前記ｐ
ウエル（４４）内のチヤネル領域によつて相互に第１所
定距離だけ離隔されて形成された低濃度の第１ソースお
よび第１ドレイン（５８，５９）と、前記第１所定距離
より長い第２所定距離だけ離隔されて形成された高濃度
の第２ソースおよび第２ドレイン（６０，６１）と、前
記チヤネル領域の上部のゲート絶縁膜（５０）を中間層
とする第１ゲート（５２）と、前記第１ゲート（５２）
側壁に第１幅で形成された酸化膜スペーサ（５６）とが
図示されている。
【００１５】前記酸化膜スペーサ（５６）が前記ゲート
絶縁膜（５０）と接触する幅は２５００Å程度である。
ＰＭＯＳトランジスタで問題になつたｐ型不純物の大幅
な拡散を考慮して、前記酸化膜スペーサ（５６）の幅を
十分に広く形成することによつて、ＬＤＤ構造を有する
ＰＭＯＳトランジスタを形成しうる。しかし、前記拡大
した酸化膜スペーサ（５６）は、ＮＭＯＳトランジスタ
のソースとドレイン間の拡散抵抗を増加させてトランジ
スタのドレイン電流を減少させる結果となる。
絶縁膜（５０）と接触する幅は２５００Å程度である。
ＰＭＯＳトランジスタで問題になつたｐ型不純物の大幅
な拡散を考慮して、前記酸化膜スペーサ（５６）の幅を
十分に広く形成することによつて、ＬＤＤ構造を有する
ＰＭＯＳトランジスタを形成しうる。しかし、前記拡大
した酸化膜スペーサ（５６）は、ＮＭＯＳトランジスタ
のソースとドレイン間の拡散抵抗を増加させてトランジ
スタのドレイン電流を減少させる結果となる。
【発明が解決しようとしている課題】前記のように、従
来はＮＭＯＳトランジスタとＰＭＯＳトランジスタとの
酸化膜スペーサを一度の工程によつて同時に形成した
後、それぞれのトランジスタ領域にイオン注入工程を実
施したので、ＰＭＯＳトランジスタおよびＮＭＯＳトラ
ンジスタに所望のＬＤＤ構造を形成できないという問題
点があつた。
来はＮＭＯＳトランジスタとＰＭＯＳトランジスタとの
酸化膜スペーサを一度の工程によつて同時に形成した
後、それぞれのトランジスタ領域にイオン注入工程を実
施したので、ＰＭＯＳトランジスタおよびＮＭＯＳトラ
ンジスタに所望のＬＤＤ構造を形成できないという問題
点があつた。
【００１６】したがつて、本発明の目的は、半導体トラ
ンジスタの製造方法およびその構造において、ＮＭＯＳ
トランジスタのソースとドレイン間の拡散抵抗を増加さ
せないで、ＬＤＤ構造のＰＭＯＳトランジスタを形成す
る半導体トランジスタの製造方法およびその構造を提供
することにある。
ンジスタの製造方法およびその構造において、ＮＭＯＳ
トランジスタのソースとドレイン間の拡散抵抗を増加さ
せないで、ＬＤＤ構造のＰＭＯＳトランジスタを形成す
る半導体トランジスタの製造方法およびその構造を提供
することにある。
【００１７】
【課題を解決するための手段】前記のような本発明の目
的を達成するために、ＮＭＯＳおよびＰＭＯＳトランジ
スタのゲート形成後に、それぞれのトランジスタ領域に
低濃度のイオン注入を実施し、その後にそれぞれのゲー
ト側壁に第１酸化膜スペーサを形成してから、前記ＮＭ
ＯＳトランジスタ領域に高濃度イオン注入を実施し、そ
の後に、それぞれの第１酸化膜スペーサ側面に第２酸化
膜スペーサを形成してから、前記ＰＭＯＳトランジスタ
領域に高濃度イオン注入を実施することを特徴する。
的を達成するために、ＮＭＯＳおよびＰＭＯＳトランジ
スタのゲート形成後に、それぞれのトランジスタ領域に
低濃度のイオン注入を実施し、その後にそれぞれのゲー
ト側壁に第１酸化膜スペーサを形成してから、前記ＮＭ
ＯＳトランジスタ領域に高濃度イオン注入を実施し、そ
の後に、それぞれの第１酸化膜スペーサ側面に第２酸化
膜スペーサを形成してから、前記ＰＭＯＳトランジスタ
領域に高濃度イオン注入を実施することを特徴する。
【００１８】
【実施例】以下、本発明を添付図面を参照して詳細に説
明する。
明する。
【００１９】図４は本実施例による最終断面図である。
【００２０】ｐウエル（６４）とｎウエル（６６）とが
相互に隣接して形成されたｎ型またはｐ型の半導体基板
（６２）と、前記基板（６２）上面に前記ｐウエル（６
４）とｎウエル（６６）とを電気的に分離するために形
成されたフイールド酸化膜（６８）と、前記ｐウエル
（６４）およびｎウエル（６６）内のチヤネル領域によ
つて相互に所定距離だけ離隔されて形成された低濃度の
第１ソースおよび第１ドレイン（８０，８１),( ８３，
８４）と、前記チヤネル領域の上部のゲート絶縁膜（７
２）を中間層とする第１および第２ゲート（７４，７
６）と、前記第１および第２ゲート側壁に形成された第
１および第２酸化膜スペーサ（８６，９４）と、前記ｎ
ウエル（６４）内の第１ソースおよび第１ドレイン（８
０，８１）の側面境界から前記第１酸化膜スペーサ（８
６）の幅によつて限定される間隔を有する第２ソースお
よび第２ドレイン（８９，９０）と、前記ｐウエル（６
６）内の第１ソースおよび第１ドレイン（８３，８４）
の側面境界から前記第１および第２酸化膜スペーサ（８
６，９４）の全体幅によつて限定される間隔を有する第
２ソースおよび第２ドレイン（９８，９９）とから構成
される。
相互に隣接して形成されたｎ型またはｐ型の半導体基板
（６２）と、前記基板（６２）上面に前記ｐウエル（６
４）とｎウエル（６６）とを電気的に分離するために形
成されたフイールド酸化膜（６８）と、前記ｐウエル
（６４）およびｎウエル（６６）内のチヤネル領域によ
つて相互に所定距離だけ離隔されて形成された低濃度の
第１ソースおよび第１ドレイン（８０，８１),( ８３，
８４）と、前記チヤネル領域の上部のゲート絶縁膜（７
２）を中間層とする第１および第２ゲート（７４，７
６）と、前記第１および第２ゲート側壁に形成された第
１および第２酸化膜スペーサ（８６，９４）と、前記ｎ
ウエル（６４）内の第１ソースおよび第１ドレイン（８
０，８１）の側面境界から前記第１酸化膜スペーサ（８
６）の幅によつて限定される間隔を有する第２ソースお
よび第２ドレイン（８９，９０）と、前記ｐウエル（６
６）内の第１ソースおよび第１ドレイン（８３，８４）
の側面境界から前記第１および第２酸化膜スペーサ（８
６，９４）の全体幅によつて限定される間隔を有する第
２ソースおよび第２ドレイン（９８，９９）とから構成
される。
【００２１】図５〜図１１は本実施例による製造工程を
順に示す図であつて、前記図４に対応する同じものには
同じ参照番号を使用している。
順に示す図であつて、前記図４に対応する同じものには
同じ参照番号を使用している。
【００２２】出発物質としてはｎ型の半導体基板を使用
することもできるが、本実施例においては、（１００）
の結晶方位をもちｐ型不純物が5El3ions/cm3の濃度でド
ーピングされたｐ型半導体基板とする。
することもできるが、本実施例においては、（１００）
の結晶方位をもちｐ型不純物が5El3ions/cm3の濃度でド
ーピングされたｐ型半導体基板とする。
【００２３】図５における前記基板（６２）内のｐウエ
ル（６４）およびｎウエル領域を相互に異なる蝕刻工程
で限定してから、イオン注入工程を実施して相互に隣接
するｐウエル（６４）およびｎウエル（６６）を形成す
る。前記イオン注入は、ｐ型不純物およびｎ型不純物を
それぞれ８０〜１００ＫｅＶのエネルギーの2El3ions/c
m2の線量により実施される。
ル（６４）およびｎウエル領域を相互に異なる蝕刻工程
で限定してから、イオン注入工程を実施して相互に隣接
するｐウエル（６４）およびｎウエル（６６）を形成す
る。前記イオン注入は、ｐ型不純物およびｎ型不純物を
それぞれ８０〜１００ＫｅＶのエネルギーの2El3ions/c
m2の線量により実施される。
【００２４】その後に、前記ｐウエル（６４）とｎウエ
ル（６６）との境界付近の領域を限定して、選択酸化法
でフイールド酸化膜（６８）を形成する。前記フイール
ド酸化膜（６８）の厚さは３０００〜３５００Åとす
る。
ル（６６）との境界付近の領域を限定して、選択酸化法
でフイールド酸化膜（６８）を形成する。前記フイール
ド酸化膜（６８）の厚さは３０００〜３５００Åとす
る。
【００２５】その後に、しきい電圧を調節するために、
ｐ型不純物を1El3ions/cm2の線量の３０ＫｅＶのエネル
ギーでイオン注入する。その結果、前記基板（６２）表
面付近にｐ型イオン注入領域（７０）が形成される。
ｐ型不純物を1El3ions/cm2の線量の３０ＫｅＶのエネル
ギーでイオン注入する。その結果、前記基板（６２）表
面付近にｐ型イオン注入領域（７０）が形成される。
【００２６】図６において、前記基板（６２）全面を熱
酸化させて、８０〜１００Åの厚さを有するゲート酸化
膜（７２）を形成する。
酸化させて、８０〜１００Åの厚さを有するゲート酸化
膜（７２）を形成する。
【００２７】その後に、前記基板全面に多結晶シリコン
を２０００Å程度沈積した後、ＰＯＣｌ3 等でドーピン
グさせる。その後に、写真蝕刻工程でパターンを形成し
て第１および第２ゲート（７４，７６）を形成する。
を２０００Å程度沈積した後、ＰＯＣｌ3 等でドーピン
グさせる。その後に、写真蝕刻工程でパターンを形成し
て第１および第２ゲート（７４，７６）を形成する。
【００２８】図７において、ｎウエル（６６）領域上面
に第１フオトレジスタ（７８）を形成してから、基板全
面にｎ型不純物を2.4 El3ions/cm2 の線量の４０ＫｅＶ
のエネルギーでイオン注入する。これにより、前記第１
ゲート（７４）の下部を除外した基板（６２）上にＮＭ
ＯＳトランジスタの第１ソースおよび第１ドレイン（８
０，８１）を形成する。
に第１フオトレジスタ（７８）を形成してから、基板全
面にｎ型不純物を2.4 El3ions/cm2 の線量の４０ＫｅＶ
のエネルギーでイオン注入する。これにより、前記第１
ゲート（７４）の下部を除外した基板（６２）上にＮＭ
ＯＳトランジスタの第１ソースおよび第１ドレイン（８
０，８１）を形成する。
【００２９】図８において、前記第１フオトレジスタ
（７８）を除去してから、ｐウエル（６４）領域の上面
に第２フオトレジスタ（８２）を形成し、基板（６２）
全面にｐ型不純物を2El3ions/cm2の線量の３０ＫｅＶの
エネルギーでイオン注入する。それで、前記第２ゲート
（７６）の下部を除外した基板（６２）上にＰＭＯＳト
ランジスタの第１ソースおよび第１ドレイン（８３，８
４）を形成する。
（７８）を除去してから、ｐウエル（６４）領域の上面
に第２フオトレジスタ（８２）を形成し、基板（６２）
全面にｐ型不純物を2El3ions/cm2の線量の３０ＫｅＶの
エネルギーでイオン注入する。それで、前記第２ゲート
（７６）の下部を除外した基板（６２）上にＰＭＯＳト
ランジスタの第１ソースおよび第１ドレイン（８３，８
４）を形成する。
【００３０】図９において、前記第２フオトレジスタ
（８２）を除去してから、前記基板（６２）全面に１０
００〜１３００Åの厚さでシリコン酸化膜を塗布する。
その後に、反応性イオン蝕刻（Reactive Ion Etching）
を実施して、それぞれのゲート壁側に第１酸化膜スペー
サ（８６）を形成する。
（８２）を除去してから、前記基板（６２）全面に１０
００〜１３００Åの厚さでシリコン酸化膜を塗布する。
その後に、反応性イオン蝕刻（Reactive Ion Etching）
を実施して、それぞれのゲート壁側に第１酸化膜スペー
サ（８６）を形成する。
【００３１】その後に、前記ｎウエル（６６）領域の上
面に第３フオトレジスタ（８８）を形成してから、基板
全面にｎ型不純物を5El3ions/cm2の線量の４０ＫｅＶの
エネルギーでイオン注入する。それで、前記第１ゲート
（７４）下部および第１酸化膜スペーサ（８６）下部を
除外した基板上に、ＮＭＯＳトランジスタの第２ソース
および第２ドレイン（８９，９０）を形成する。
面に第３フオトレジスタ（８８）を形成してから、基板
全面にｎ型不純物を5El3ions/cm2の線量の４０ＫｅＶの
エネルギーでイオン注入する。それで、前記第１ゲート
（７４）下部および第１酸化膜スペーサ（８６）下部を
除外した基板上に、ＮＭＯＳトランジスタの第２ソース
および第２ドレイン（８９，９０）を形成する。
【００３２】図１０において、前記第３フオトレジスタ
（８８）を除去してから、前記基板（６２）全面に１０
００〜１５００Åの厚さでシリコン酸化膜（９２）を塗
布する。
（８８）を除去してから、前記基板（６２）全面に１０
００〜１５００Åの厚さでシリコン酸化膜（９２）を塗
布する。
【００３３】図１１において、反応性イオン蝕刻を実施
して、それぞれの第１酸化膜スペーサ（８６）側面に第
２酸化膜スペーサ（９４）を形成する。その後に、前記
ｐウエル（６４）領域上面に第４フオトレジスタ（９
６）を形成してから、基板全面にｐ型不純物を5El3ions
/cm2の線量の４０ＫｅＶのエネルギーでイオン注入す
る。
して、それぞれの第１酸化膜スペーサ（８６）側面に第
２酸化膜スペーサ（９４）を形成する。その後に、前記
ｐウエル（６４）領域上面に第４フオトレジスタ（９
６）を形成してから、基板全面にｐ型不純物を5El3ions
/cm2の線量の４０ＫｅＶのエネルギーでイオン注入す
る。
【００３４】通常は、イオン注入工程後の熱処理工程に
よる線量領域の側面拡散距離は、最終拡散深さの０．７
５倍程度である。従つて、前記第１および第２酸化膜ス
ペーサ（８６，９４）の全体幅が前記最終拡散深さの
０．７５倍より大きくするために、図１１の工程を実施
する。
よる線量領域の側面拡散距離は、最終拡散深さの０．７
５倍程度である。従つて、前記第１および第２酸化膜ス
ペーサ（８６，９４）の全体幅が前記最終拡散深さの
０．７５倍より大きくするために、図１１の工程を実施
する。
【００３５】その結果、２回の過程にわたつて形成され
た第１および第２酸化膜スペーサ（８６，９４）の幅が
ｐ型不純物の拡散距離より大きくなるので、イオン注入
されたｐ型不純物が熱処理過程を経ながら拡散されて
も、ＬＤＤ構造のＰＭＯＳトランジスタが形成される。
た第１および第２酸化膜スペーサ（８６，９４）の幅が
ｐ型不純物の拡散距離より大きくなるので、イオン注入
されたｐ型不純物が熱処理過程を経ながら拡散されて
も、ＬＤＤ構造のＰＭＯＳトランジスタが形成される。
【００３６】図１２は他の実施例による半導体トランジ
スタの断面図であつて、前記図４および図５〜図１１と
同じものは同じ参照番号を使用する。前記図４乃至図１
１に図示の前記実施例においては、ゲート（７４）形成
後、第１ソースおよび第１ドレイン（８３，８４）を形
成し、第２酸化膜スペーサ（９４）形成後第２ソースお
よび第２ドレイン（９８，９９）を形成してＬＤＤ構造
を達成した。
スタの断面図であつて、前記図４および図５〜図１１と
同じものは同じ参照番号を使用する。前記図４乃至図１
１に図示の前記実施例においては、ゲート（７４）形成
後、第１ソースおよび第１ドレイン（８３，８４）を形
成し、第２酸化膜スペーサ（９４）形成後第２ソースお
よび第２ドレイン（９８，９９）を形成してＬＤＤ構造
を達成した。
【００３７】しかし、前記図１２に図示の他の実施例に
おいては、第１酸化膜スペーサ（８６）形成後にｐ型不
純物のイオン注入工程を更に具備して、前記第１ソース
および第１ドレインと第２ソースおよび第２ドレイン間
に所定の濃度を有する第３ソースおよび第３ドレイン
（１００，１０１）を形成して、三重構造の拡散領域を
形成する。前記第３ソースおよび第３ドレイン（１０
０，１０１）を形成するためのイオン注入工程時の線量
は約5E14ions/cm2にする。
おいては、第１酸化膜スペーサ（８６）形成後にｐ型不
純物のイオン注入工程を更に具備して、前記第１ソース
および第１ドレインと第２ソースおよび第２ドレイン間
に所定の濃度を有する第３ソースおよび第３ドレイン
（１００，１０１）を形成して、三重構造の拡散領域を
形成する。前記第３ソースおよび第３ドレイン（１０
０，１０１）を形成するためのイオン注入工程時の線量
は約5E14ions/cm2にする。
【００３８】また、本実施例においては、ＰＭＯＳトラ
ンジスタの第１ソースおよび第１ドレイン領域をゲート
形成後に形成したが、他の実施例においては第１酸化膜
スペーサ形成後に形成することもできる。前記図１２に
図示の実施例で、第１ソースおよび第１ドレイン領域を
第１酸化膜スペーサ形成後に形成する場合には、前記第
２酸化膜スペーサの幅がｐ型不純物の側面拡散距離より
大きいようにする。
ンジスタの第１ソースおよび第１ドレイン領域をゲート
形成後に形成したが、他の実施例においては第１酸化膜
スペーサ形成後に形成することもできる。前記図１２に
図示の実施例で、第１ソースおよび第１ドレイン領域を
第１酸化膜スペーサ形成後に形成する場合には、前記第
２酸化膜スペーサの幅がｐ型不純物の側面拡散距離より
大きいようにする。
【００３９】
【発明の効果】上述のように、本発明は半導体トランジ
スタの製造方法およびその構造において、第１酸化膜ス
ペーサを形成してからＮＭＯＳトランジスタの第２ソー
スおよび第２ドレインを形成するためのイオン注入を実
施し、第２酸化膜スペーサを形成してからＰＭＯＳトラ
ンジスタの第２ソースおよび第２ドレインを形成するた
めのイオン注入を実施することによつて、ＮＭＯＳトラ
ンジスタとＰＭＯＳトランジスタとのそれぞれに所望の
ＬＤＤ構造の拡散領域を形成しうる効果がある。更に、
ＮＭＯＳトランジスタの拡散抵抗を増加させないで、Ｌ
ＤＤ構造のＰＭＯＳトランジスタを達成しうる効果もあ
る。また、ＬＤＤ構造のＰＭＯＳトランジスタを形成す
ることによつて、ＰＭＯＳトランジスタのパンチスルー
(punch through）を制御しうる。その結果、ＰＭＯＳト
ランジスタの大きさを減らすことができるばかりでな
く、動作速度を増加させることができる効果もある。
スタの製造方法およびその構造において、第１酸化膜ス
ペーサを形成してからＮＭＯＳトランジスタの第２ソー
スおよび第２ドレインを形成するためのイオン注入を実
施し、第２酸化膜スペーサを形成してからＰＭＯＳトラ
ンジスタの第２ソースおよび第２ドレインを形成するた
めのイオン注入を実施することによつて、ＮＭＯＳトラ
ンジスタとＰＭＯＳトランジスタとのそれぞれに所望の
ＬＤＤ構造の拡散領域を形成しうる効果がある。更に、
ＮＭＯＳトランジスタの拡散抵抗を増加させないで、Ｌ
ＤＤ構造のＰＭＯＳトランジスタを達成しうる効果もあ
る。また、ＬＤＤ構造のＰＭＯＳトランジスタを形成す
ることによつて、ＰＭＯＳトランジスタのパンチスルー
(punch through）を制御しうる。その結果、ＰＭＯＳト
ランジスタの大きさを減らすことができるばかりでな
く、動作速度を増加させることができる効果もある。
【図１】従来の一例による半導体トランジスタの断面図
である。
である。
【図２】従来の他の例による半導体トランジスタの断面
図である。
図である。
【図３】従来の更に他の例による半導体トランジスタの
断面図である。
断面図である。
【図４】本実施例による半導体トランジスタの断面図で
ある。
ある。
【図５】〜
【図１１】本実施例による半導体トランジスタの製造工
程を示す図である。
程を示す図である。
【図１２】他の実施例による半導体トランジスタの断面
図である。
図である。
６２…半導体基板、６４…ｐウエル、６６…ｎウエル、
６８…フイールド酸化膜、７０…ｐ型イオン注入領域、
７２…ゲート酸化膜、７４…第１ゲート、７６…第２ゲ
ート、７８…第１フオトレジスタ、８０…ＮＭＯＳトラ
ンジスタの第１ソース、８１…ＮＭＯＳトランジスタの
第１ドレイン、８２…第２フオトレジスタ、８３…ＰＭ
ＯＳトランジスタの第１ソース、８４…ＰＭＯＳトラン
ジスタの第１ドレイン、８６…第１酸化膜スペーサ、８
８…第３フオトレジスタ、８９…ＮＭＯＳトランジスタ
の第２ソース、９０…ＮＭＯＳトランジスタの第２ドレ
イン、９２…シリコン酸化膜、９４…第２酸化膜スペー
サ、９６…第４フオトレジスタ、９８…ＰＭＯＳトラン
ジスタの第２ソース、９９…ＰＭＯＳトランジスタの第
２ドレイン、１００…ＰＭＯＳトランジスタの第３ソー
ス、１０１…ＰＭＯＳトランジスタの第３ドレイン
６８…フイールド酸化膜、７０…ｐ型イオン注入領域、
７２…ゲート酸化膜、７４…第１ゲート、７６…第２ゲ
ート、７８…第１フオトレジスタ、８０…ＮＭＯＳトラ
ンジスタの第１ソース、８１…ＮＭＯＳトランジスタの
第１ドレイン、８２…第２フオトレジスタ、８３…ＰＭ
ＯＳトランジスタの第１ソース、８４…ＰＭＯＳトラン
ジスタの第１ドレイン、８６…第１酸化膜スペーサ、８
８…第３フオトレジスタ、８９…ＮＭＯＳトランジスタ
の第２ソース、９０…ＮＭＯＳトランジスタの第２ドレ
イン、９２…シリコン酸化膜、９４…第２酸化膜スペー
サ、９６…第４フオトレジスタ、９８…ＰＭＯＳトラン
ジスタの第２ソース、９９…ＰＭＯＳトランジスタの第
２ドレイン、１００…ＰＭＯＳトランジスタの第３ソー
ス、１０１…ＰＭＯＳトランジスタの第３ドレイン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 レ・クー・カン 韓国 ソウル・クロ・グ・シエーウン・ １・ドン・ナンバー．1002―１・ラッキー エイピイーテイー．７−207 (72)発明者 ビヤン・ヒエオ・ノ 韓国 キヨンギ・ドー・シエーウン・シ イ・ノンコー・ドン・ナンバー．192−７
Claims (18)
- 【請求項１】 第１または第２導電型の半導体基板内に
第１導電型の第１トランジスタ領域と第２導電型の第２
トランジスタ領域とを具備する半導体トランジスタの製
造方法であつて、 前記第１および第２トランジスタ領域（６４，６４）の
上面にゲート絶縁膜（７２）を中間層とする第１および
第２ゲート（７４，７６）を形成してから、相互に異な
る写真蝕刻工程によつて前記それぞれのトランジスタ領
域内に第２および第１導電型の不純物をイオン注入し
て、第１および第２濃度の拡散領域（８０，８１),( ８
３，８４）を形成する第１工程と、 前記第１および第２ゲート（７４，７６）の両側壁に第
１絶縁膜スペーサ（８６）を形成する第２工程と、 前記第１トランジスタ領域（６４）のみを露出されるよ
うにし、第２導電型の不純物をイオン注入して第３濃度
の拡散領域（８９，９０）を形成する第３工程と、 前記第１絶縁膜スペーサ（８６）の両側面に第２絶縁膜
スペーサ（９４）を形成する第４工程と、 前記第２トランジスタ領域（６６）のみを露出されるよ
うにし、第１導電型の不純物をイオン注入して第４濃度
の拡散領域（９８，９９）を形成する第５工程とを具備
することを特徴とする半導体トランジスタの製造方法。 - 【請求項２】 前記第１および第２導電型がそれぞれｐ
型およびｎ型であることを特徴とする請求項１記載の半
導体トランジスタの製造方法。 - 【請求項３】 前記第３および第４濃度が第１および第
２濃度より高濃度であることを特徴とする請求項２記載
の半導体トランジスタの製造方法。 - 【請求項４】 前記第１トランジスタの第１および第３
濃度の拡散領域間の側面間隔が前記第１絶縁膜スペーサ
（８６）の幅によつて限定され、前記第２トランジスタ
の第２および第４濃度の拡散領域間の側面間隔が前記第
１および第２絶縁膜スペーサ（８６，９４）の全体幅に
よつて限定されることを特徴とする請求項３記載の半導
体トランジスタの製造方法。 - 【請求項５】 前記第１および第２絶縁膜スペーサ（８
６，９４）の全体幅が前記第４濃度の拡散領域（９８，
９９）の最終拡散深さの約０．７５倍より大きいことを
特徴とする請求項４記載の半導体トランジスタの製造方
法。 - 【請求項６】 前記第３工程後に、前記第２トランジス
タ領域（６６）を限定して前記第１工程におけるより高
濃度で前記第５工程におけるよりは低濃度に第１導電型
の不純物をイオン注入する工程を更に具備し、前記第２
トランジスタが三重構造の拡散領域を有することを特徴
とする請求項２記載の半導体トランジスタの製造方法。 - 【請求項７】 前記第２トランジスタの第２濃度拡散の
領域を形成するためのイオン注入工程が、前記第１絶縁
膜スペーサ（８６）を形成した後に実施されることを特
徴とする請求項２記載の半導体トランジスタの製造方
法。 - 【請求項８】 前記第２絶縁膜スペーサ（９４）の幅が
前記第４濃度の拡散領域（９８，９９）の最終拡散深さ
の約０．７５倍より大きいことを特徴とする請求項６ま
たは請求項７記載のトランジスタの製造方法。 - 【請求項９】 前記ゲート絶縁膜（７２）が酸化膜であ
ることを特徴とする請求項１記載の半導体トランジスタ
の製造方法。 - 【請求項１０】 前記第１および第２絶縁膜スペーサ
（８６，９４）が、所定厚さの絶縁膜を前記基板（６
２）の上面に形成してから反応性イオン蝕刻を実施する
ことによつて形成されることを特徴とする請求項１記載
の半導体トランジスタの製造方法。 - 【請求項１１】 前記第１および第２絶縁膜スペーサ
（８６，９４）が酸化膜または窒化膜で形成されること
を特徴とする請求項１記載の半導体トランジスタの製造
方法。 - 【請求項１２】 前記ゲート（７４，７６）が第１また
は第２伝導型の多結晶シリコンまたは金属で形成される
ことを特徴とする請求項１記載の半導体トランジスタの
製造方法。 - 【請求項１３】 第１導電型の半導体基板またはウエル
内に第１チヤネル領域によつて相互に所定距離だけ離隔
されて形成された第２導電型の拡散領域と、前記第１チ
ヤネル領域の上部に形成されたゲートとを具備する第１
トランジスタと、 第２導電型のウエルまたは半導体基板内に第２チヤネル
領域によつて相互に所定距離だけ離隔されて形成された
第１導電型の拡散領域と、前記第２チヤネル領域の上部
に形成されたゲートとを具備する第２トランジスタとを
具備する半導体トランジスタにおいて、 前記第１および第２トランジスタがそれぞれのゲート側
壁に形成された第１および第２絶縁膜スペーサを具備
し、 前記第１トランジスタの拡散領域が、前記第１絶縁膜ス
ペーサの幅によつて側面境界間の距離が限定される第１
濃度および第２濃度の拡散領域とから成り、 前記第２トランジスタの拡散領域が、前記第１および第
２絶縁膜スペーサの全体幅によつて側面境界間の距離が
限定される第３および第４濃度の拡散領域とから成るこ
とを特徴とする半導体トランジスタ。 - 【請求項１４】 前記第１導電型がｐ型であり、第２導
電型がｎ型であることを特徴とする請求項１３記載の半
導体トランジスタ。 - 【請求項１５】 前記第１および第３濃度が前記第２お
よび第４濃度よりそれぞれ低濃度であることを特徴とす
る請求項１３記載の半導体トランジスタ。 - 【請求項１６】 前記第１および第２絶縁膜スペーサ
（８６，９４）の全体幅が前記第４濃度の最終拡散領域
の最終拡散深さの約０．７５倍より大きいことを特徴と
する請求項１４または請求項１５記載半導体トランジス
タ。 - 【請求項１７】 前記第２トランジスタが、第３濃度お
よび第４濃度の拡散領域間に、前記第２絶縁膜スペーサ
の厚さによつて前記第４濃度の拡散領域の側面境界との
距離が限定され、前記第３濃度と第４濃度との間の濃度
を有する拡散領域を更に具備することを特徴とする請求
項１４記載の半導体トランジスタ。 - 【請求項１８】 前記第２絶縁膜スペーサ（９４）の幅
が前記第４濃度の拡散領域の最終拡散深さの約０．７５
倍より大きいことを特徴とする請求項１７記載の半導体
トランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR3186/1991 | 1991-02-27 | ||
| KR1019910003186A KR930010124B1 (ko) | 1991-02-27 | 1991-02-27 | 반도체 트랜지스터의 제조방법 및 그 구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06268165A true JPH06268165A (ja) | 1994-09-22 |
| JP2961937B2 JP2961937B2 (ja) | 1999-10-12 |
Family
ID=19311553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3099917A Expired - Lifetime JP2961937B2 (ja) | 1991-02-27 | 1991-05-01 | 半導体トランジスタの製造方法およびその構造 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5278441A (ja) |
| JP (1) | JP2961937B2 (ja) |
| KR (1) | KR930010124B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100902A (ja) * | 2001-09-21 | 2003-04-04 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2006253715A (ja) * | 1995-04-14 | 2006-09-21 | Sharp Corp | 半導体装置 |
| JP2011155284A (ja) * | 2011-03-18 | 2011-08-11 | Renesas Electronics Corp | 半導体装置の製造方法 |
| WO2016098409A1 (ja) * | 2014-12-19 | 2016-06-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950000141B1 (ko) * | 1990-04-03 | 1995-01-10 | 미쓰비시 뎅끼 가부시끼가이샤 | 반도체 장치 및 그 제조방법 |
| US5648282A (en) * | 1992-06-26 | 1997-07-15 | Matsushita Electronics Corporation | Autodoping prevention and oxide layer formation apparatus |
| US5500379A (en) * | 1993-06-25 | 1996-03-19 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing semiconductor device |
| US5472887A (en) * | 1993-11-09 | 1995-12-05 | Texas Instruments Incorporated | Method of fabricating semiconductor device having high-and low-voltage MOS transistors |
| WO1995019646A1 (en) * | 1994-01-12 | 1995-07-20 | Atmel Corporation | Input/output transistors with optimized esd protection |
| US5439831A (en) * | 1994-03-09 | 1995-08-08 | Siemens Aktiengesellschaft | Low junction leakage MOSFETs |
| US5413949A (en) * | 1994-04-26 | 1995-05-09 | United Microelectronics Corporation | Method of making self-aligned MOSFET |
| JP3256084B2 (ja) | 1994-05-26 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 半導体集積回路およびその作製方法 |
| US5428240A (en) * | 1994-07-07 | 1995-06-27 | United Microelectronics Corp. | Source/drain structural configuration for MOSFET integrated circuit devices |
| US5498555A (en) * | 1994-11-07 | 1996-03-12 | United Microelectronics Corporation | Method of making LDD with polysilicon and dielectric spacers |
| US5759901A (en) * | 1995-04-06 | 1998-06-02 | Vlsi Technology, Inc. | Fabrication method for sub-half micron CMOS transistor |
| US5654212A (en) * | 1995-06-30 | 1997-08-05 | Winbond Electronics Corp. | Method for making a variable length LDD spacer structure |
| US5652166A (en) * | 1996-01-11 | 1997-07-29 | United Microelectronics Corporation | Process for fabricating dual-gate CMOS having in-situ nitrogen-doped polysilicon by rapid thermal chemical vapor deposition |
| US5827747A (en) * | 1996-03-28 | 1998-10-27 | Mosel Vitelic, Inc. | Method for forming LDD CMOS using double spacers and large-tilt-angle ion implantation |
| US5766969A (en) * | 1996-12-06 | 1998-06-16 | Advanced Micro Devices, Inc. | Multiple spacer formation/removal technique for forming a graded junction |
| US5869866A (en) * | 1996-12-06 | 1999-02-09 | Advanced Micro Devices, Inc. | Integrated circuit having sacrificial spacers for producing graded NMOS source/drain junctions possibly dissimilar from PMOS source/drain junctions |
| US5869879A (en) * | 1996-12-06 | 1999-02-09 | Advanced Micro Devices, Inc. | CMOS integrated circuit having a sacrificial metal spacer for producing graded NMOS source/drain junctions dissimilar from PMOS source/drain junctions |
| JPH10256549A (ja) * | 1997-03-14 | 1998-09-25 | Nec Corp | 半導体装置及びその製造方法 |
| KR100420082B1 (ko) * | 1997-05-22 | 2004-04-17 | 삼성전자주식회사 | 반도체장치의 모오스 트랜지스터 제조방법 |
| US5943565A (en) * | 1997-09-05 | 1999-08-24 | Advanced Micro Devices, Inc. | CMOS processing employing separate spacers for independently optimized transistor performance |
| US5846857A (en) * | 1997-09-05 | 1998-12-08 | Advanced Micro Devices, Inc. | CMOS processing employing removable sidewall spacers for independently optimized N- and P-channel transistor performance |
| KR100302187B1 (ko) * | 1997-10-08 | 2001-11-22 | 윤종용 | 반도체장치제조방법 |
| US6156591A (en) * | 1998-01-16 | 2000-12-05 | Texas Instruments - Acer Incorporated | Method of fabricating CMOS transistors with self-aligned planarization twin-well by using fewer mask counts |
| US6294416B1 (en) * | 1998-01-23 | 2001-09-25 | Texas Instruments-Acer Incorporated | Method of fabricating CMOS transistors with self-aligned planarization twin-well by using fewer mask counts |
| US5929493A (en) * | 1998-03-31 | 1999-07-27 | Texas Instruments--Acer Incorporated | CMOS transistors with self-aligned planarization twin-well by using fewer mask counts |
| US6124610A (en) * | 1998-06-26 | 2000-09-26 | Advanced Micro Devices, Inc. | Isotropically etching sidewall spacers to be used for both an NMOS source/drain implant and a PMOS LDD implant |
| JP3059150B1 (ja) * | 1999-02-02 | 2000-07-04 | 沖電気工業株式会社 | ゲ―ト電極構造及びその製造方法 |
| JP2001210726A (ja) * | 2000-01-24 | 2001-08-03 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US6350665B1 (en) | 2000-04-28 | 2002-02-26 | Cypress Semiconductor Corporation | Semiconductor structure and method of making contacts and source and/or drain junctions in a semiconductor device |
| JP2002118177A (ja) * | 2000-10-11 | 2002-04-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6882013B2 (en) * | 2002-01-31 | 2005-04-19 | Texas Instruments Incorporated | Transistor with reduced short channel effects and method |
| US6995065B2 (en) * | 2003-12-10 | 2006-02-07 | International Business Machines Corporation | Selective post-doping of gate structures by means of selective oxide growth |
| US6974736B2 (en) * | 2004-01-09 | 2005-12-13 | International Business Machines Corporation | Method of forming FET silicide gate structures incorporating inner spacers |
| DE102007030020B4 (de) * | 2007-06-29 | 2009-03-26 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Ausbilden von mindestens einer Seitenwandabstandshalterstruktur |
| CN106558491A (zh) * | 2015-09-25 | 2017-04-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS593918A (ja) * | 1982-06-29 | 1984-01-10 | Toshiba Corp | 相補型半導体装置の製造方法 |
| JPS60245269A (ja) * | 1984-05-21 | 1985-12-05 | Matsushita Electronics Corp | 半導体装置 |
| JPS61210673A (ja) * | 1985-03-15 | 1986-09-18 | Toshiba Corp | Ｍｉｓ型半導体装置 |
| JPS6484659A (en) * | 1987-09-28 | 1989-03-29 | Toshiba Corp | Manufacture of semiconductor device |
| JPH01283956A (ja) * | 1988-05-11 | 1989-11-15 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPH0276256A (ja) * | 1988-08-04 | 1990-03-15 | Sgs Thomson Microelettronica Spa | 長さの短いゲートと弱くドープされたドレーンを有するｃｍｏｓ集積デバイスの製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4985744A (en) * | 1988-01-29 | 1991-01-15 | Texas Instruments Incorporated | Method for forming a recessed contact bipolar transistor and field effect transistor |
| US4949136A (en) * | 1988-06-09 | 1990-08-14 | University Of Connecticut | Submicron lightly doped field effect transistors |
| US5021353A (en) * | 1990-02-26 | 1991-06-04 | Micron Technology, Inc. | Split-polysilicon CMOS process incorporating self-aligned silicidation of conductive regions |
| US5091763A (en) * | 1990-12-19 | 1992-02-25 | Intel Corporation | Self-aligned overlap MOSFET and method of fabrication |
-
1991
- 1991-02-27 KR KR1019910003186A patent/KR930010124B1/ko not_active Expired - Lifetime
- 1991-04-15 US US07/684,795 patent/US5278441A/en not_active Expired - Lifetime
- 1991-05-01 JP JP3099917A patent/JP2961937B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS593918A (ja) * | 1982-06-29 | 1984-01-10 | Toshiba Corp | 相補型半導体装置の製造方法 |
| JPS60245269A (ja) * | 1984-05-21 | 1985-12-05 | Matsushita Electronics Corp | 半導体装置 |
| JPS61210673A (ja) * | 1985-03-15 | 1986-09-18 | Toshiba Corp | Ｍｉｓ型半導体装置 |
| JPS6484659A (en) * | 1987-09-28 | 1989-03-29 | Toshiba Corp | Manufacture of semiconductor device |
| JPH01283956A (ja) * | 1988-05-11 | 1989-11-15 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPH0276256A (ja) * | 1988-08-04 | 1990-03-15 | Sgs Thomson Microelettronica Spa | 長さの短いゲートと弱くドープされたドレーンを有するｃｍｏｓ集積デバイスの製造方法 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253715A (ja) * | 1995-04-14 | 2006-09-21 | Sharp Corp | 半導体装置 |
| US8642418B2 (en) | 2001-09-21 | 2014-02-04 | Renesas Electronics Corporation | Method of manufacturing semiconductor device with offset sidewall structure |
| US7998802B2 (en) | 2001-09-21 | 2011-08-16 | Renesas Electronics Corporation | Method of manufacturing semiconductor device with offset sidewall structure |
| US8415213B2 (en) | 2001-09-21 | 2013-04-09 | Renesas Electronics Corporation | Method of manufacturing semiconductor device with offset sidewall structure |
| US8541272B2 (en) | 2001-09-21 | 2013-09-24 | Renesas Electronics Corporation | Method of manufacturing semiconductor device with offset sidewall structure |
| JP2003100902A (ja) * | 2001-09-21 | 2003-04-04 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US8859360B2 (en) | 2001-09-21 | 2014-10-14 | Renesas Electronics Corporation | Method of manufacturing semiconductor device with offset sidewall structure |
| US8987081B2 (en) | 2001-09-21 | 2015-03-24 | Renesas Electronics Corporation | Method of manufacturing semiconductor device with offset sidewall structure |
| US9214464B2 (en) | 2001-09-21 | 2015-12-15 | Renesas Electronics Corporation | Method of manufacturing semiconductor device with offset sidewall structure |
| US9349816B2 (en) | 2001-09-21 | 2016-05-24 | Renesas Electronics Corporation | Method of manufacturing semiconductor device with offset sidewall structure |
| JP2011155284A (ja) * | 2011-03-18 | 2011-08-11 | Renesas Electronics Corp | 半導体装置の製造方法 |
| WO2016098409A1 (ja) * | 2014-12-19 | 2016-06-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JPWO2016098409A1 (ja) * | 2014-12-19 | 2017-04-27 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920017268A (ko) | 1992-09-26 |
| KR930010124B1 (ko) | 1993-10-14 |
| US5278441A (en) | 1994-01-11 |
| JP2961937B2 (ja) | 1999-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2961937B2 (ja) | 半導体トランジスタの製造方法およびその構造 | |
| EP0164449B1 (en) | Process for producing a semiconductor integrated circuit device including a misfet | |
| US6033944A (en) | Semiconductor device and semiconductor device manufacturing method | |
| EP0978141B1 (en) | Method of making nmos and pmos devices with reduced masking steps | |
| US6133082A (en) | Method of fabricating CMOS semiconductor device | |
| JP2848439B2 (ja) | 半導体装置の製造方法 | |
| JP2897004B2 (ja) | Ｃｍｏｓｆｅｔ製造方法 | |
| EP0676810A2 (en) | Insulated gate field effect transistor and method of fabricating | |
| KR0137625B1 (ko) | 매립 채널형 mos 트랜지스터 및 그 제조방법 | |
| KR19980039124A (ko) | 반도체 소자의 제조방법 | |
| JP2000077613A (ja) | 半導体装置の製造方法 | |
| JPS6055665A (ja) | 半導体装置の製造方法 | |
| KR100305681B1 (ko) | 반도체소자 및 그 제조방법 | |
| JPH04218925A (ja) | 半導体装置およびその製造方法 | |
| KR100556350B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JPH10135349A (ja) | Ｃｍｏｓ型半導体装置及びその製造方法 | |
| JP2852901B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JP3714757B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH11243065A (ja) | 半導体装置の製造方法および導電性シリコン膜の形成方法 | |
| KR100549941B1 (ko) | 반도체소자의 게이트전극 구조 | |
| JP2003249567A (ja) | 半導体装置 | |
| JPH06140590A (ja) | 半導体装置の製造方法 | |
| JP2808620B2 (ja) | 半導体装置の製造方法 | |
| JPS6074663A (ja) | 相補型半導体装置の製造方法 | |
| CN101777496B (zh) | nMOS晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960514 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 12 |