JPH06275761A

JPH06275761A - 半導体装置

Info

Publication number: JPH06275761A
Application number: JP5057527A
Authority: JP
Inventors: Yoshihiro Kubota; 義浩久保田; Michio Hayakawa; 美智雄早川; Yoshihiko Ikemoto; 義彦池元; Toshio Hamano; 寿夫浜野
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1993-03-17
Filing date: 1993-03-17
Publication date: 1994-09-30

Abstract

(57)【要約】【目的】本発明は表面実装型セラミックパッケージの
半導体装置に関し、低コスト化及び電気的特性の改善に
よる高速化を図ることを目的とする。【構成】セラミックの基板３２上に形成される金属膜
３３を所定数に分割して形成する。そして分割した金属
膜３３のそれぞれを所定の役割を持たせて半導体チップ
３４と３本のワイヤ４２ｂによりボンディングを行うと
共に、リードフレーム３９の幅広かつ短かく形成された
電源・接地系リード４１ｂと３本のワイヤ４２ｂにより
ボンディングして層間接続を行う構成とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、表面実装型セラミック
パッケージの半導体装置に関する。

【０００２】近年、半導体装置では高集積、高速、高パ
ワーの要請に応じた半導体素子が用いられるようになっ
てきており、これに対応してセラミックパッケージが使
用される。そして、高周波数の半導体素子に対して高速
化対応のパッケージ、低熱抵抗のパッケージが要求され
ている。そのため、パッケージにおいて低インダクタン
ス化、低誘電率化、低抵抗化等の電気特性の改善を図る
必要がある。

【０００３】

【従来の技術】図７に、従来のセラミックパッケージの
断面図を示す。図７（Ａ）はＤＩＰ型の半導体装置１１
Ａを示しており、セラミックで形成された基板１２に形
成されたキャビティ１２ａ内に半導体チップ１３が接着
材１４によりマウントされる。また、基板１２上は封止
ガラス１５ａによりリードフレーム１６ａが固着され、
該リードフレーム１６ａのインナリードと半導体チップ
１３との間でワイヤ１７によりボンディングが行われ
る。

【０００４】そして、セラミックで成形されたキャップ
１８が封止ガラス１５ｂにより固着され、封止される。
また、リードフレーム１６ａのアウタリードがリード挿
入型として折曲される。

【０００５】一方、図７（Ｂ）の半導体装置１１Ｂは、
プリント基板への実装密度を向上させるために、リード
フレーム１６ｂのアウタリードをＬ形状（ガルウィン
グ）に折曲して形成させて表面実装型としたものであ
る。なお、アウタリードをＪ形状に折曲して表面実装型
とする場合もある。

【０００６】また、ＥＣＬ（Emitter Coupled Logic
）、Ｂｉ−ＣＭＯＳ（Bipolar-Complementary Metal O
xide Semiconductor ）、ＧａＡｓ（ガリウム・ヒ素）
や最近ではＣＭＯＳで形成される半導体チップでも、数
十ＭＨｚ〜数ＧＨｚ帯の高周波数で高速駆動され、熱的
にも数Ｗ〜数十Ｗの消費電力の半導体チップを表面実装
型セラミックパッケージの半導体装置に収納されてい
る。

【０００７】すなわち、基板をアルミナセラミックを多
層化して形成し、該基板上に電源やＧＮＤのいわゆるベ
タ層を設けることにより、低インダクタンス化、高容量
化などの電気特性の改善を図っている。

【０００８】ところで、多層アルミナセラミックパッケ
ージは、セラミック層を多層化、リードをロー付する工
程があり、また、リード表面処理にＡｕ（金）メッキが
施されることから、パッケージコストが高くなる。そこ
で、低コスト化を図るために、低融点ガラスを用いてサ
ークワッド構造のものとしている。

【０００９】図８に、従来のサークワッド型半導体装置
の構成図を示す。図８（Ａ）は内部平面図であり、図８
（Ｂ）は側部断面図である。図８（Ａ），（Ｂ）の半導
体装置２１は、表面実装型ＱＦＰ（Quad Flat Package
）のもので、２層サークワッド構造のものを示してい
る。

【００１０】図８（Ａ），（Ｂ）において、半導体装置
２１は、セラミック基板２２上に蒸着によりＡｌ（アル
ミニウム）膜２３が形成され、その中央に銀ガラス等の
接着材２４により半導体チップ２５が搭載される。ま
た、その周辺上にリードフレーム２６が低融点ガラス２
７により固着される。そして、半導体チップ２５、Ａｌ
膜２３、リードフレーム２６のインナリードとの間でＡ
ｌワイヤ２８によりそれぞれボンディングされる。

【００１１】また、リードフレーム２６上の、パッケー
ジ内に存在する部分の外周部分に低融点ガラス２７が形
成されると共に、内周部分に結晶化ガラス２９が形成さ
れる。そして、半導体チップ２５の周辺に対応する部分
に凹部３０ａが形成されてセラミックにより成形された
キャップ３０を固着して封止するものである。

【００１２】この場合、Ａｌ膜２３が電源（又はＧＮ
Ｄ）層とされ、リードフレーム２６のインナリードの該
当部分とで層間接続が行われる。そして、リードフレー
ム２６のアウタリードがＬ形状に折曲される。

【００１３】すなわち、この半導体装置２１は、基板２
２上にＡｌ膜２３が形成され、リードフレーム２６との
層間接続にＡｌワイヤ２８を用いた２層のサークワッド
構造のものである。

【００１４】

【発明が解決しようとする課題】ところで、上述のよう
にセラミック基板２２上の全面にＡｌ膜２３を形成して
電源層又はＧＮＤ層としているが、半導体チップ２５に
よっては、電源やＧＮＤが複数存在するものがある。そ
のためには電源層やＧＮＤ層が複数層必要となり、セラ
ミック基板を多層化しなければならない。

【００１５】しかし、セラミック基板を多層化するとコ
スト高になると共に、高抵抗なタングステン・メタライ
ズを用いなければならないという問題がある。

【００１６】そこで、本発明は上記課題に鑑みなされた
もので、低コスト化及び電気的特性の改善による高速化
を図る半導体装置を提供することを目的とする。

【００１７】

【課題を解決するための手段】上記課題は、基板に形成
された金属膜上に半導体チップが搭載され、該半導体チ
ップ、及び該基板上方で低融点ガラスにより保持されて
該半導体チップの周辺に配置される金属導体、及び該金
属膜の間で電気的接続が行われ、低融点ガラス及び蓋部
により封止される半導体装置において、前記基板上に形
成された前記金属膜を、所定数に分割して、それぞれ所
定の役割で前記電気的接続を行うことにより解決され
る。

【００１８】

【作用】上述のように基板上に形成される金属膜を所定
数に分割して形成する。そして分割した金属膜のそれぞ
れを所定の役割を持たせて半導体チップと電気的接続を
行うと共に、金属導体と電気的に層間接続を行う。

【００１９】例えば、分割された金属膜を複数の電源領
域、及び複数の接地領域とに区分して役割を持たせるこ
とにより、複数の電源層及び複数の接地層による多層基
板を形成する必要がなく、低コスト化を図ることが可能
になると共に、インダクタンスを低減して高速化を図る
ことが可能になるものである。

【００２０】

【実施例】図１に本発明の第１実施例の構成図を示すと
共に、図２に図１の分割金属膜、分割ガラスパターンの
平面図を示す。

【００２１】ここで、図１（Ａ）は内部平面図を示して
おり、図１（Ｂ）は側部断面図を示している。図１
（Ａ），（Ｂ）の半導体装置３１は、図８と同様に、２
層サークワッド構造の半導体装置を示している。

【００２２】図１（Ａ），（Ｂ）において半導体装置３
１は、アルミナ又は熱放散性を要求される場合にはＡｌ
Ｎ（窒化アルミニウム）等のセラミックで形成された基
板３２上に、Ａｌの厚膜印刷又はマスク蒸着による薄膜
の金属膜３３が所定数に分割形成される。また、基板３
２上にＡｌの薄膜を形成してもよい。この分割された金
属膜３３が図２（Ａ）に示される。

【００２３】図２（Ａ）は、金属膜３３を、例えば２１
分割した場合を示しており、線対称に区分している。こ
の分割した金属膜３３に、例えば電源層と接地（ＧＮ
Ｄ）層の役割を割り振りして与えるものである（後述す
る）。

【００２４】この分割された金属膜３３の略中央部分
に、半導体チップ３４が、Ａｕ−Ｓｉ共晶又はＡｇガラ
ス等の接着材３５により搭載される。この半導体チップ
３４の周囲には、図２（Ｂ）に示すように、結晶性の低
融点ガラス３６の分割ガラスパターンが形成され、この
周囲にボンディングのための開口部３７が形成される。

【００２５】また、基板３２上の周囲であって、開口部
３７の周囲には非晶質の低融点ガラス３８が形成され
る。そして、結晶性の低融点ガラス３６及び非晶質の低
融点ガラス３８上に、例えば１６４ピンの金属導体であ
るリードフレーム３９が載置されて保持される。

【００２６】このリードフレーム３９は、パッケージの
外部に延出するアウタリード４０ａと、パッケージ内に
位置するインナリード４０ｂに区分されると共に、信号
系リード４１ａと電源・接地系リード４１ｂとに区分さ
れる。この信号系リード４１ａは、比較的幅狭に形成さ
れ、各低融点ガラス３６，３８間に架設されるように保
持される。そして、電源・接地系リード４１ｂは、信号
系リード４１ａより幅広に形成され、低融点ガラス３８
上に載置するように短かく形成される。

【００２７】また、リードフレーム３９は、主にＦｅ−
Ｎｉ合金又はＣｕ合金で形成され、そのインナリード４
０ｂであって、信号系リード４１ａ及び電源・接地系リ
ード４１ｂにおける非晶質の低融点ガラス３８（４３）
で封止される部分及び後述するワイヤボンディングを行
う部分の両面に、蒸着によりＡｌの金属膜（図に表われ
ず）が形成される。これは、後述するように、キャップ
による封止幅の狭い表面実装構造で、Ａｌと低融点ガラ
ス３８（４３）の密着性を良好にするためである。

【００２８】一方、半導体チップ３４上には、その機能
により信号用パッド３４ａと電源用パッド、接地用パッ
ド３４ｂが形成されており、信号用パッド３４ａとリー
ドフレーム３９のインナリード４０ｂとの間で例えば３
０μｍ径のＡｌのワイヤ４２ａによりボンディングされ
る。また、電源用パッド、接地用パッド３４ｂと、分割
された金属膜３３の所定領域との間で複数本（本実施例
では３本）の同径のワイヤ４２ｂによりボンディングさ
れる。

【００２９】さらに、インナリード４０ｂであって、電
源・接地系リード４１ｂと、分割された金属膜３３の所
定領域との間で開口部３７を介して複数本（本実施例で
は３本）のワイヤ４２ｂによりボンディングを行い、層
間接続される。この場合、ワイヤ４２ｂは、ワイヤ４２
ａより短い（同長であってもよい）ものが使用される。

【００３０】すなわち、基板３２上の形成を薄膜又は厚
膜の金属膜３３とすることで、ワイヤボンディングを可
能とさせているものであり、インナリード４０ｂのボン
ディング部分にＡｌの金属膜を形成することでワイヤ４
２ａ，４２ｂのボンディング性を良好ならしめている。

【００３１】そして、インナリード４０ｂの最外周囲に
は、非晶質の低融点ガラス４３が塗布される。この低融
点ガラス４３上に、アルミナ又はムライト等のセラミッ
クで成形され、凹部４４ａが形成された蓋部であるキャ
ップ４４が固着されることにより、気密封止される。

【００３２】ここで、図３に、図１の分割金属膜の区分
を説明するための図を示す。図３に示すように、金属膜
３３は、２つの電源領域Ｖ_EE，Ｖ_CCと３つの接地領域Ｇ
ＮＤ１〜３に区分される。このうち、ＧＮＤ１とＧＮＤ
３とを合わせたＧＮＤ１，３の領域は、その先端を、中
央部分の電源領域Ｖ_EE上に搭載される半導体チップ３４
の近傍に延在させて形成される。これは各四隅において
同様である。

【００３３】これにより、半導体チップ３４上の電源パ
ッドや接地パッド３４ｂが離れて配置されていてもワイ
ヤ４２ｂにより容易に接続することができる。

【００３４】すなわち、リードフレーム３９の対応する
電源・接地系リード４１ｂと、上述の金属膜３３の電源
領域Ｖ_EE，Ｖ_CC、接地領域ＧＮＤ１〜３との間で複数本
（本実施例では３本）のワイヤ４２ｂにより接続され
る。なお、図１に示すように、これらの領域と半導体チ
ップ３４の対応するパッド３４ｂとが複数本（３本）の
ワイヤ４２ｂにより接続されるものである次に、図４
に、本発明の第２実施例の構成図を示す。図４の半導体
装置３１は、分割された金属膜３３ａの分割パターンの
変形例を示したもので、他は図１と同様である。また、
図４では、図１に示す分割された低融点ガラス３６及び
低融点ガラス３８を省略してある。

【００３５】この金属膜３３ａの分割パターンは、区分
された電源領域（例えばＶ_CC）と接地領域（ＧＮＤ）の
うち、例えば、同電位の一つの電源領域Ｖ_CCを、他の電
位である接地領域（ＧＮＤ）内に配置したものである。

【００３６】これによっても、図１（Ａ）と同様に、半
導体チップ３４上の電源パッドや接地パッド３４ｂが離
れて配置されていてもワイヤ４２ｂにより容易に接続す
ることができるものである。

【００３７】このように、分割された金属膜３３を複数
の電源領域、及び複数の接地領域とに区分して役割を持
たせることにより、複数の電源層及び複数の接地層によ
る多層基板を形成する必要がなく、低コスト化を図るこ
とができると共に、インダクタンスを低減して高速化を
図ることができるものである。

【００３８】次に、図５に、本発明の第３実施例の構成
図を示す。図５は、図１（Ａ）又は図４と同様に、半導
体装置３１の内部平面図を示したものである。図５の半
導体装置３１は、リードフレーム３９のインナリード４
０ｂであって、電源・接地系リード４１ｂと、分割され
た金属膜３３の所定領域との間で、開口部３７を介して
例えば太さ５０〜７０μｍの太ワイヤ４５によりボンデ
ィングを行い、層間接続したもので、他の構成は図１
（Ａ）又は図４と同様であり、同様の効果を奏するもの
である。

【００３９】なお、上記実施例では、２層のサークワッ
ド構造を示したが、低融点ガラスを介在させて内部リー
ドを複数層形成させてもよい。

【００４０】次に、図６に、本発明の第４実施例の構成
図を示す。図６は、図１，図４又は図５の半導体装置３
１におけるリードフレーム３９のアウタリード４０ａを
逆方向に折曲して、半導体チップ３４をフェイスダウン
で搭載したもので、セラミックの基板３２上に、例えば
アルミニウム製の放熱フィン４６を設けたものである。

【００４１】この放熱フィン４６は、半導体チップ３４
がより放熱散性を要求される場合に適用されるものであ
る。

【００４２】

【発明の効果】以上のように本発明によれば、基板上に
形成される金属膜を所定役割を持たせて所定数分割し、
半導体チップと電気的接続を行うと共に、金属導体と電
気的に層間接続を行うことにより、複数の電源層及び複
数の接地層による多層基板を形成する必要がなく、低コ
スト化を図ることができると共に、インダクタンスを低
減して高速化を図ることができるものである。

【図面の簡単な説明】

【図１】本発明の第１実施例の構成図である。

【図２】図１の分割金属膜、分割ガラスパターンの平面
図である。

【図３】図１の分割金属膜の区分を説明するための図で
ある。

【図４】本発明の第２実施例の構成図である。

【図５】本発明の第３実施例の構成図である。

【図６】本発明の第４実施例の構成図である。

【図７】従来のセラミックパッケージの断面図である。

【図８】従来のサークワッド型半導体装置の構成図であ
る。

【符号の説明】

３１半導体装置３２基板３３金属膜３４半導体チップ３５接着材３６結晶性低融点ガラス３７開口部３８，４３非晶質低融点ガラス３９リードフレーム４０ａアウタリード４０ｂインナリード４１ａ信号系リード４１ｂ電源・接地系リード４２ワイヤ４４キャップ４４ａ凹部４５太ワイヤ４６放熱フィン

───────────────────────────────────────────────────── フロントページの続き (72)発明者浜野寿夫神奈川県川崎市中原区上小田中1015番地富士通株式会社内

Claims

【特許請求の範囲】

【請求項１】基板（３２）に形成された金属膜（３
３）上に半導体チップ（３４）が搭載され、該半導体チ
ップ（３４）、及び該基板（３２）上方で低融点ガラス
（３６）により保持されて該半導体チップ（３４）の周
辺に配置される金属導体（３９）、及び該金属膜（３
３）の間で電気的接続が行われ、低融点ガラス（３８，
４３）及び蓋部（４４）により封止される半導体装置に
おいて、前記基板（３２）上に形成された前記金属膜（３３）
を、所定数に分割して、それぞれ所定の役割で前記電気
的接続を行うことを特徴とする半導体装置。
【請求項２】前記金属導体（３３）のうち、前記電気
的接続を行う部分及び前記低融点ガラス（３６，３８，
４３）により封止される部分の両面に、金属膜を形成す
ることを特徴とする請求項１記載の半導体装置。
【請求項３】前記基板（３２）上に分割されて形成さ
れた前記金属膜（３３）のそれぞれと、前記金属導体
（３９）とを、複数本のワイヤ（４２ａ）又は該複数本
のワイヤ（４２ｂ）に相当する太さの太ワイヤ（４５）
により層間接続することを特徴とする請求項１記載の半
導体装置。
【請求項４】前記分割された金属膜（３３）と前記金
属導体（３９）との層間接続を行うための開口部（３
７）を形成することを特徴とする請求項３記載の半導体
装置。
【請求項５】前記金属導体（３３）を、信号系リード
（４１ａ）と電源・接地系リード（４１ｂ）とに区分
し、外部に延出する該電源・接地系リード（４１ｂ）を
該信号系リード（４１ａ）より幅広に形成すると共に、
内部に位置される該電源・接地系リード（４１ｂ）を該
信号系リード（４１ａ）より幅広かつ短く形成すること
を特徴とする請求項１記載の半導体装置。
【請求項６】前記金属導体（３９）を保持する前記低
融点ガラスを、前記信号系リード（４１ａ）の保持を結
晶性の低融点ガラス（３６）とし、前記電源・接地系リ
ード（４１ｂ）の保持を非晶質の低融点ガラス（３８）
とすることを特徴とする請求項５記載の半導体装置。
【請求項７】前記複数本のワイヤ（４２ｂ）又は前記
太ワイヤ（４５）の長さ、及び前記半導体チップ（３
４）と前記分割された金属膜（３３）との接続に使用さ
れるワイヤ（４２ｂ）の長さを、該半導体チップ（３
４）と前記金属導体（３９）との信号系接続のためのワ
イヤ（４２ａ）の長さに対して、同等又は短いことを特
徴とする請求項３記載の半導体装置。
【請求項８】前記信号系リード（４１ｂ）を保持する
前記低融点ガラス（３６）を、所定パターンで分割する
ことを特徴とする請求項５又は６記載の半導体装置。
【請求項９】前記分割した金属膜（３３，３３ａ）
は、所定電位に応じて区分され、このうち同電位の一つ
の金属膜を、その先端を前記半導体チップ（３４）の近
傍に延在させて形成し、又は他の電位の金属膜内に配置
して形成することを特徴とする請求項１記載の半導体装
置。