JPH0628242A - メモリチップセレクト切換回路 - Google Patents
メモリチップセレクト切換回路Info
- Publication number
- JPH0628242A JPH0628242A JP4204388A JP20438892A JPH0628242A JP H0628242 A JPH0628242 A JP H0628242A JP 4204388 A JP4204388 A JP 4204388A JP 20438892 A JP20438892 A JP 20438892A JP H0628242 A JPH0628242 A JP H0628242A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- chip select
- program
- rom
- select signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims description 8
- 230000010365 information processing Effects 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 101100524646 Toxoplasma gondii ROM6 gene Proteins 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010291 electrical method Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
Abstract
(57)【要約】
【目的】 標準装備のＲＯＭと、予備用またはオプショ
ン用ＲＯＭとのいずれのプログラムを選択して読出すか
を、自動的に制御する。 【構成】 標準装備ＲＯＭ５には演算プログラムの他に
初期起動プログラムを格納しておく。予備用ＲＯＭ６に
は演算プログラムのみを格納しておく。ＣＰＵ１は最初
にＲＯＭ５の初期起動プログラムを読出し実行する。こ
のプログラムにより、先ずＲＯＭ６が強制的にチップセ
レクトされる様レジスタ７をセットしてＲＯＭ６の実装
の有無を判定する。実装されていれば、このＲＯＭ６の
プログラムがＣＰＵ１により実行される。実装されてい
なければ、初期起動プログラムはＲＯＭ５が強制的にチ
ップセレクトされる様レジスタ７をセットし直す。
ン用ＲＯＭとのいずれのプログラムを選択して読出すか
を、自動的に制御する。 【構成】 標準装備ＲＯＭ５には演算プログラムの他に
初期起動プログラムを格納しておく。予備用ＲＯＭ６に
は演算プログラムのみを格納しておく。ＣＰＵ１は最初
にＲＯＭ５の初期起動プログラムを読出し実行する。こ
のプログラムにより、先ずＲＯＭ６が強制的にチップセ
レクトされる様レジスタ７をセットしてＲＯＭ６の実装
の有無を判定する。実装されていれば、このＲＯＭ６の
プログラムがＣＰＵ１により実行される。実装されてい
なければ、初期起動プログラムはＲＯＭ５が強制的にチ
ップセレクトされる様レジスタ７をセットし直す。
Description
【０００１】
【技術分野】本発明はメモリチップセレクト切換回路に
関し、特に中央処理装置（以下ＣＰＵと称す）が情報処
理のために処理実行を行うプログラムを格納したＲＯＭ
（リードオンリメモリ）のチップセレクトの制御を行う
メモリチップセレクト切換回路に関するものである。
関し、特に中央処理装置（以下ＣＰＵと称す）が情報処
理のために処理実行を行うプログラムを格納したＲＯＭ
（リードオンリメモリ）のチップセレクトの制御を行う
メモリチップセレクト切換回路に関するものである。
【０００２】
【従来技術】この種の従来のメモリチップセレクト切換
回路の構成を図２に示す。ＣＰＵ１の処理実行用プログ
ラムはＲＯＭ５，６に夫々格納されており、両ＲＯＭ
５，６のいずれをアクティブとするかが、チップセレク
ト回路３により行われるようになっている。
回路の構成を図２に示す。ＣＰＵ１の処理実行用プログ
ラムはＲＯＭ５，６に夫々格納されており、両ＲＯＭ
５，６のいずれをアクティブとするかが、チップセレク
ト回路３により行われるようになっている。
【０００３】両ＲＯＭ５，６のメモリマップとＣＰＵ１
のメモリマップとの割当て例を図４に示す。ＣＰＵ１の
演算プログラムアドレス領域は両ＲＯＭ５，６の演算プ
ログラムの格納アドレスが割当てられており、ＣＰＵ１
のデータアドレス領域はＲＯＭ５のデータの格納アドレ
スが割当てられている。ＲＯＭ６にはデータは割当てら
れておらず、データ格納はなされていないものとする。
のメモリマップとの割当て例を図４に示す。ＣＰＵ１の
演算プログラムアドレス領域は両ＲＯＭ５，６の演算プ
ログラムの格納アドレスが割当てられており、ＣＰＵ１
のデータアドレス領域はＲＯＭ５のデータの格納アドレ
スが割当てられている。ＲＯＭ６にはデータは割当てら
れておらず、データ格納はなされていないものとする。
【０００４】従って、ＣＰＵ１によりＲＯＭ５，６の演
算プログラムを読出す場合には、ＲＯＭ５，６のいずれ
か一方をチップセレクト回路３により指定して選択する
必要がある。そこで、ＣＰＵ１のアドレスをアドレスデ
コーダ２により検出し、そのアドレスがデータ領域を指
定していれば、データ領域信号２０をアクティブとす
る。これに応答して、アンドゲート４はチップセレクト
信号１４を強制的にアクティブとして、ＲＯＭ５を選択
し、ＣＰＵ１からのデータ部のアクセスが可能となる。
算プログラムを読出す場合には、ＲＯＭ５，６のいずれ
か一方をチップセレクト回路３により指定して選択する
必要がある。そこで、ＣＰＵ１のアドレスをアドレスデ
コーダ２により検出し、そのアドレスがデータ領域を指
定していれば、データ領域信号２０をアクティブとす
る。これに応答して、アンドゲート４はチップセレクト
信号１４を強制的にアクティブとして、ＲＯＭ５を選択
し、ＣＰＵ１からのデータ部のアクセスが可能となる。
【０００５】また、アドレスデコーダ２によりＣＰＵ１
からのアドレスが演算プログラム領域を指定しているこ
とが検出されると、プログラム領域信号１２がアクティ
ブとなる。このとき、チップセレクト回路３内のスイッ
チ３１のオン，オフ状態に応じて、オアゲート３２，３
４及びインバータからなる論理回路の出力１４ａ，１５
のいずれかがアクティブとなる。このアクティブとなっ
た方の出力１４ａ，１５に対応したＲＯＭ５，６の一方
がチップセレクト状態となり、ＣＰＵ１からの演算プロ
グラムのアクセスが可能となる。
からのアドレスが演算プログラム領域を指定しているこ
とが検出されると、プログラム領域信号１２がアクティ
ブとなる。このとき、チップセレクト回路３内のスイッ
チ３１のオン，オフ状態に応じて、オアゲート３２，３
４及びインバータからなる論理回路の出力１４ａ，１５
のいずれかがアクティブとなる。このアクティブとなっ
た方の出力１４ａ，１５に対応したＲＯＭ５，６の一方
がチップセレクト状態となり、ＣＰＵ１からの演算プロ
グラムのアクセスが可能となる。
【０００６】尚、図２において、チップセレクトはロー
アクティブであるとし、８はアドレスバス，９はデータ
バス，３５はプルアップ抵抗である。そして、１６はリ
セット解除信号を示し、このリセット解除信号１６に応
答して、ＣＰＵ１はＲＯＭ５，６のアクセスを開始する
ようになっている。
アクティブであるとし、８はアドレスバス，９はデータ
バス，３５はプルアップ抵抗である。そして、１６はリ
セット解除信号を示し、このリセット解除信号１６に応
答して、ＣＰＵ１はＲＯＭ５，６のアクセスを開始する
ようになっている。
【０００７】この様に、従来のＲＯＭ用のチップセレク
ト回路では、いずれのＲＯＭのプログラムを実行するか
は、スイッチ３１を用いて切換える必要がある。プログ
ラムの実行時には、いずれのＲＯＭから読出すかは既に
確定している必要があるので、このスイッチ３１が搭載
されているプリント基板を装置本体から抜出してこのス
イッチの設定を予め行っておかねばならないという不便
さがある。
ト回路では、いずれのＲＯＭのプログラムを実行するか
は、スイッチ３１を用いて切換える必要がある。プログ
ラムの実行時には、いずれのＲＯＭから読出すかは既に
確定している必要があるので、このスイッチ３１が搭載
されているプリント基板を装置本体から抜出してこのス
イッチの設定を予め行っておかねばならないという不便
さがある。
【０００８】特に一つのＲＯＭが標準装備で、他のＲＯ
Ｍが装置着脱自在なオプション用ＲＯＭや予備用ＲＯＭ
等の場合には、間違って実装されていないＲＯＭに対し
てチップセレクトを行うようスイッチ設定してしまう可
能性があり、この場合には、装置は稼働しないことにな
る。
Ｍが装置着脱自在なオプション用ＲＯＭや予備用ＲＯＭ
等の場合には、間違って実装されていないＲＯＭに対し
てチップセレクトを行うようスイッチ設定してしまう可
能性があり、この場合には、装置は稼働しないことにな
る。
【０００９】
【発明の目的】そこで、本発明はかかる従来技術の欠点
を解決すべくなされものであって、その目的とするとこ
ろは、非実装ＲＯＭに対してチップセレクトがなされた
場合には、自動的にこれを検出して実装済みのＲＯＭに
対してチップセレクトを行うよう切換え可能なメモリチ
ップセレクト切換回路を提供することにある。
を解決すべくなされものであって、その目的とするとこ
ろは、非実装ＲＯＭに対してチップセレクトがなされた
場合には、自動的にこれを検出して実装済みのＲＯＭに
対してチップセレクトを行うよう切換え可能なメモリチ
ップセレクト切換回路を提供することにある。
【００１０】
【発明の構成】本発明によれば、中央処理装置と、この
中央処理装置の情報処理のための処理プログラムを格納
した標準装備の第１のメモリと、前記処理プログラムを
格納し装置に着脱自在な第２のメモリとを含む情報処理
装置におけるメモリチップセレクト切換回路であって、
前記処理プログラムの読出し指示に応答して前記第２の
メモリを選択するチップセレクト信号を発生する第２メ
モリチップセレクト信号生成手段と、このチップセレク
ト信号の発生に応答して前記第２のメモリが装置に実装
されているかどうかを検出する検出手段と、非実装が検
出されたとき前記第１のメモリを選択するチップセレク
ト信号を発生する第１メモリチップセレクト信号発生手
段とを含むことを特徴とするメモリチップセレクト切換
回路が得られる。
中央処理装置の情報処理のための処理プログラムを格納
した標準装備の第１のメモリと、前記処理プログラムを
格納し装置に着脱自在な第２のメモリとを含む情報処理
装置におけるメモリチップセレクト切換回路であって、
前記処理プログラムの読出し指示に応答して前記第２の
メモリを選択するチップセレクト信号を発生する第２メ
モリチップセレクト信号生成手段と、このチップセレク
ト信号の発生に応答して前記第２のメモリが装置に実装
されているかどうかを検出する検出手段と、非実装が検
出されたとき前記第１のメモリを選択するチップセレク
ト信号を発生する第１メモリチップセレクト信号発生手
段とを含むことを特徴とするメモリチップセレクト切換
回路が得られる。
【００１１】
【実施例】以下に本発明の実施例につき図面を参照しつ
つ詳述する。
つ詳述する。
【００１２】図１は本発明の実施例の回路ブロック図で
あり、図２と同等部分は同一符号により示されている。
ＣＰＵ１の処理実行用プログラムはＲＯＭ５，６に夫々
格納されており、両ＲＯＭ５，６のいずれをアクティブ
とするかはチップセレクト回路３により行われる。尚、
本例でも、チップセレクトはローアクティブであるもの
とする。
あり、図２と同等部分は同一符号により示されている。
ＣＰＵ１の処理実行用プログラムはＲＯＭ５，６に夫々
格納されており、両ＲＯＭ５，６のいずれをアクティブ
とするかはチップセレクト回路３により行われる。尚、
本例でも、チップセレクトはローアクティブであるもの
とする。
【００１３】両ＲＯＭ５，６のメモリマップとＣＰＵ１
メモリマップとの割当て例が図３に示されている。本例
では、図４の従来例に比し、ＣＰＵ１において、ブート
ストラップ領域１７とレジスタ領域１８とが追加されて
いる。また、ＲＯＭ５において、ブートストラップ１９
が追加されている。
メモリマップとの割当て例が図３に示されている。本例
では、図４の従来例に比し、ＣＰＵ１において、ブート
ストラップ領域１７とレジスタ領域１８とが追加されて
いる。また、ＲＯＭ５において、ブートストラップ１９
が追加されている。
【００１４】ＲＯＭ５のブートストラップ１９は初期起
動プログラムであり、ＣＰＵ１のリセット解除信号１６
に応答してＣＰＵ１のブートストラップ領域１７のアド
レスが生成されることで、この初期起動プログラムが必
ず起動される様になっているものとし、このプログラム
のフロー（後述する）が図５に示されている。
動プログラムであり、ＣＰＵ１のリセット解除信号１６
に応答してＣＰＵ１のブートストラップ領域１７のアド
レスが生成されることで、この初期起動プログラムが必
ず起動される様になっているものとし、このプログラム
のフロー（後述する）が図５に示されている。
【００１５】ＣＰＵ１のレジスタ領域１８は、チップセ
レクト回路３におけるレジスタ７に対して割当てられた
領域であり、このレジスタ７に“１”，“０”のいずれ
かのデータがＲＯＭ５内の初期起動プログラム１９に従
ってセット自在となっている。
レクト回路３におけるレジスタ７に対して割当てられた
領域であり、このレジスタ７に“１”，“０”のいずれ
かのデータがＲＯＭ５内の初期起動プログラム１９に従
ってセット自在となっている。
【００１６】ＣＰＵ１のメモリマップの領域割当てが従
来例よりも増大したことで、アドレスデコーダ２の検出
出力もそれに応じて増えている。すなわち、プログラム
領域信号１２及びデータ領域信号２０の他に、レジスタ
セレクト信号１０及びブートストラップ領域信号１１が
追加されている。
来例よりも増大したことで、アドレスデコーダ２の検出
出力もそれに応じて増えている。すなわち、プログラム
領域信号１２及びデータ領域信号２０の他に、レジスタ
セレクト信号１０及びブートストラップ領域信号１１が
追加されている。
【００１７】ブートストラップ（初期起動プログラム）
１９を格納しているＲＯＭ５は標準装備のメモリであ
り、ＲＯＭ６はプリント基板のＩＣソケット（図示せ
ず）に着脱自在な予備用またはオプション用ＲＯＭであ
るとする。また、ＲＯＭ５，６の演算プログラムには共
に、チェックサムデータも予め格納されているものとす
る。
１９を格納しているＲＯＭ５は標準装備のメモリであ
り、ＲＯＭ６はプリント基板のＩＣソケット（図示せ
ず）に着脱自在な予備用またはオプション用ＲＯＭであ
るとする。また、ＲＯＭ５，６の演算プログラムには共
に、チェックサムデータも予め格納されているものとす
る。
【００１８】かかる構成において、リセット解除信号１
６がアクティブとなると、ＣＰＵ１はこれに応答してブ
ートストラップ領域１７内のアドレスを生成する。アド
レスデコーダ２はこれを検出してブートストラップ領域
信号１１をアクティブとしてアンドゲート４によりチッ
プセレクト信号１４を強制的にアクティブとする。
６がアクティブとなると、ＣＰＵ１はこれに応答してブ
ートストラップ領域１７内のアドレスを生成する。アド
レスデコーダ２はこれを検出してブートストラップ領域
信号１１をアクティブとしてアンドゲート４によりチッ
プセレクト信号１４を強制的にアクティブとする。
【００１９】ＲＯＭ５のブートストラップ１９はＣＰＵ
１のリセット解除後に示されるアドレスに格納されてい
るので、ＣＰＵ１はこのブートストラップ１９のプログ
ラムを最初に実行することになる。このプログラムのフ
ローが図５に示されている。
１のリセット解除後に示されるアドレスに格納されてい
るので、ＣＰＵ１はこのブートストラップ１９のプログ
ラムを最初に実行することになる。このプログラムのフ
ローが図５に示されている。
【００２０】先ず、レジスタ７に対して“１”がセット
され、これによりチップセレクト信号１５が強制的にア
クティブとなる。よってＲＯＭ６が選択され、このＲＯ
Ｍの演算プログラムがデータとして扱われることにより
サムチェックが行われ、予め格納されているチェックサ
ム値との比較が行われる。その結果一致していれば、こ
のＲＯＭ６の演算プログラムのスタートアドレスへ無条
件ジャンプがなされ、ＣＰＵ１の制御がこの演算プログ
ラムに委ねられる。
され、これによりチップセレクト信号１５が強制的にア
クティブとなる。よってＲＯＭ６が選択され、このＲＯ
Ｍの演算プログラムがデータとして扱われることにより
サムチェックが行われ、予め格納されているチェックサ
ム値との比較が行われる。その結果一致していれば、こ
のＲＯＭ６の演算プログラムのスタートアドレスへ無条
件ジャンプがなされ、ＣＰＵ１の制御がこの演算プログ
ラムに委ねられる。
【００２１】チェックサムが不一致ならば、ＲＯＭ６は
ＩＣソケットに実装されていないか若しくはプログラム
不良と判断されるので、ブートストラップ１９はレジス
タ７に“０”をセットするよう指示する。これにより、
チップセレクト信号１４ａが強制的にアクティブとな
り、ＲＯＭ５が選択されるのである。このＲＯＭ５の演
算プログラムのスタートアドレスへのジャンプ命令が実
行され、ＣＰＵ１の制御がこの演算プログラムに委ねら
れることになる。
ＩＣソケットに実装されていないか若しくはプログラム
不良と判断されるので、ブートストラップ１９はレジス
タ７に“０”をセットするよう指示する。これにより、
チップセレクト信号１４ａが強制的にアクティブとな
り、ＲＯＭ５が選択されるのである。このＲＯＭ５の演
算プログラムのスタートアドレスへのジャンプ命令が実
行され、ＣＰＵ１の制御がこの演算プログラムに委ねら
れることになる。
【００２２】尚、上記においては、ＲＯＭ６の実装状態
をプログラムデータのサムチェックにより行っている
が、ＩＣソケットにＲＯＭ６が実装されているかどうか
の検出は他の電気的，機械的方法により行うことができ
ることは明らかである。
をプログラムデータのサムチェックにより行っている
が、ＩＣソケットにＲＯＭ６が実装されているかどうか
の検出は他の電気的，機械的方法により行うことができ
ることは明らかである。
【００２３】
【発明の効果】叙上の如く、本発明によれば、標準装備
のＲＯＭ内のプログラムを実行するか別の予備用やオプ
ション用のＲＯＭ内のプログラムを実行するかを、自動
的に判定して切換える様構成したので、手動により機械
的切換え操作が不要となり、確実なプログラムの実行が
可能となるという効果がある。
のＲＯＭ内のプログラムを実行するか別の予備用やオプ
ション用のＲＯＭ内のプログラムを実行するかを、自動
的に判定して切換える様構成したので、手動により機械
的切換え操作が不要となり、確実なプログラムの実行が
可能となるという効果がある。
【００２４】特に、プログラムとデータとを一体化した
ＲＯＭを使用しているシステムにおいては、そのプログ
ラムを一部変更する場合に、別の予備用のオプション用
ＲＯＭのプログラムに自動的に切換わるので、この別の
ＲＯＭは変更プログラムのみを格納し、データは以前の
ＲＯＭのデータを使用できるとことになり、実質的にプ
ログラムの容量のみの変更で良いという効果もある。
ＲＯＭを使用しているシステムにおいては、そのプログ
ラムを一部変更する場合に、別の予備用のオプション用
ＲＯＭのプログラムに自動的に切換わるので、この別の
ＲＯＭは変更プログラムのみを格納し、データは以前の
ＲＯＭのデータを使用できるとことになり、実質的にプ
ログラムの容量のみの変更で良いという効果もある。
【図１】本発明の実施例の回路ブロックである。
【図２】従来のメモリチップセレクト切換回路のブロッ
ク図である。
ク図である。
【図３】本発明の実施例におけるメモリマップの例を示
す図である。
す図である。
【図４】従来例におけるメモリマップの例を示す図であ
る。
る。
【図５】本発明の実施例における初期起動プログラム
（ブートストラップ）のフロー図である。
（ブートストラップ）のフロー図である。
１ ＣＰＵ ２ アドレスデコーダ ３ チップセレクト回路 ４ アンドゲート ５，６ ＲＯＭ ７ レジスタ
Claims (3)
- 【請求項１】 中央処理装置と、この中央処理装置の情
報処理のための処理プログラムを格納した標準装備の第
１のメモリと、前記処理プログラムを格納し装置に着脱
自在な第２のメモリとを含む情報処理装置におけるメモ
リチップセレクト切換回路であって、前記処理プログラ
ムの読出し指示に応答して前記第２のメモリを選択する
チップセレクト信号を発生する第２メモリチップセレク
ト信号生成手段と、このチップセレクト信号の発生に応
答して前記第２のメモリが装置に実装されているかどう
かを検出する検出手段と、非実装が検出されたとき前記
第１のメモリを選択するチップセレクト信号を発生する
第１メモリチップセレクト信号発生手段とを含むことを
特徴とするメモリチップセレクト切換回路。 - 【請求項２】 前記標準装備の第１のメモリに予め格納
され第２メモリチップセレクト信号の発生のための指示
データを有する初期起動プログラムを含み、前記第２メ
モリチップセレクト信号生成手段は、前記処理プログラ
ムの読出し指示に応答して前記第１メモリに格納された
前記初期起動プログラムの読出しを行う手段と、この読
出された初期起動プログラムにおける前記指示データに
従って第２メモリチップセレクト信号を発生する手段と
を含むことを特徴とする請求項１記載のメモリチップセ
レクト切換回路。 - 【請求項３】 前記初期起動プログラムは更に前記第２
のメモリの格納処理プログラムのサムチェックを指示す
る指示情報を有し、前記検出手段は、前記指示情報に応
答して前記第２のメモリのサムチェックの実行をなす手
段と、このサムチェックの実行がなされたときに前記第
１メモリチップセレクト信号を発生する手段とを含むこ
とを特徴とする請求項２記載のメモリチップセレクト切
換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20438892A JP3190735B2 (ja) | 1992-07-08 | 1992-07-08 | メモリチップセレクト切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20438892A JP3190735B2 (ja) | 1992-07-08 | 1992-07-08 | メモリチップセレクト切換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0628242A true JPH0628242A (ja) | 1994-02-04 |
| JP3190735B2 JP3190735B2 (ja) | 2001-07-23 |
Family
ID=16489716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20438892A Expired - Fee Related JP3190735B2 (ja) | 1992-07-08 | 1992-07-08 | メモリチップセレクト切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3190735B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002166677A (ja) | 2000-11-30 | 2002-06-11 | Komori Corp | 印刷機 |
-
1992
- 1992-07-08 JP JP20438892A patent/JP3190735B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3190735B2 (ja) | 2001-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5327531A (en) | Data processing system including corrupt flash ROM recovery | |
| JPH08137763A (ja) | フラッシュメモリ制御装置 | |
| JP3190735B2 (ja) | メモリチップセレクト切換回路 | |
| JP2710890B2 (ja) | メモリ指定制御装置 | |
| JP4036747B2 (ja) | 情報処理装置 | |
| JPH11184724A (ja) | インサーキットエミュレータ及び半導体集積回路 | |
| JP2000293376A (ja) | ブートプログラムの切替回路及び切替方法 | |
| JP2000059981A (ja) | ディジタル形保護継電装置 | |
| JPS5854418A (ja) | 割込み処理方式 | |
| JP3579129B2 (ja) | ポータブルコンピュータ | |
| JP2000250759A (ja) | フラッシュメモリのブートブロック書き込み方法 | |
| GB2304209A (en) | Starting up a processor system | |
| JP2006099215A (ja) | ダウンロード基板を装着可能なコンピュータ装置 | |
| JPH0612321A (ja) | 書換可能メモリのオンボード書換回路 | |
| JPH11212945A (ja) | マイクロコンピュータおよびそのメモリ | |
| JPH05128008A (ja) | メモリ制御回路 | |
| JPS599768A (ja) | デ−タ処理装置の初期設定装置 | |
| JPH09274611A (ja) | マイクロコンピュータ | |
| KR19980050246U (ko) | 플래쉬 rom 퓨징장치 | |
| JP2928216B1 (ja) | 半導体集積回路 | |
| JP3481666B2 (ja) | プロセッサのメモリアクセス制御方法及び装置 | |
| JPH11175332A (ja) | プログラム修正装置 | |
| JPS60112148A (ja) | メモリ装置 | |
| JPH09311818A (ja) | 情報処理方法及び装置及び該装置におけるメモリ選択方法及びその回路 | |
| JPH1050086A (ja) | Ｅｅｐｒｏｍを有するマイクロコンピュータ及びその書換方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |