JPH06282445A - 周辺デバイス排他制御装置 - Google Patents
周辺デバイス排他制御装置Info
- Publication number
- JPH06282445A JPH06282445A JP5069923A JP6992393A JPH06282445A JP H06282445 A JPH06282445 A JP H06282445A JP 5069923 A JP5069923 A JP 5069923A JP 6992393 A JP6992393 A JP 6992393A JP H06282445 A JPH06282445 A JP H06282445A
- Authority
- JP
- Japan
- Prior art keywords
- peripheral device
- cpu
- interrupt
- signal
- exclusive control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 19
- 230000004044 response Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
Abstract
(57)【要約】
【目的】 周辺デバイスを排他的に割り当てる際ＣＰＵ
における処理を簡単にする。 【構成】 第１乃至第Ｎの利用要求２１乃至２Ｎはそれ
ぞれ第１乃至第Ｎのラッチ回路１１乃至１Ｎでラッチさ
れ第１乃至第Ｎのラッチ出力として送出される。ＯＲ回
路３１では第１乃至第Ｎのラッチ出力を受け、割込信号
を出力する。割込信号によって周辺デバイス３３を利用
して割込処理を実行している際には、ＣＰＵ３２はＡＮ
Ｄ回路３６にＰＩＯ３５を介してマスク信号（ロウレベ
ル信号）を与える。これによって、他の割込信号はＣＰ
Ｕへの入力を阻止される。
における処理を簡単にする。 【構成】 第１乃至第Ｎの利用要求２１乃至２Ｎはそれ
ぞれ第１乃至第Ｎのラッチ回路１１乃至１Ｎでラッチさ
れ第１乃至第Ｎのラッチ出力として送出される。ＯＲ回
路３１では第１乃至第Ｎのラッチ出力を受け、割込信号
を出力する。割込信号によって周辺デバイス３３を利用
して割込処理を実行している際には、ＣＰＵ３２はＡＮ
Ｄ回路３６にＰＩＯ３５を介してマスク信号（ロウレベ
ル信号）を与える。これによって、他の割込信号はＣＰ
Ｕへの入力を阻止される。
Description
【０００１】
【産業上の利用分野】本発明は周辺デバイスの排他制御
を行うための排他制御装置に関し、特に、複数の利用要
求に対して１個の周辺デバイスを排他的に割り当て制御
するための排他制御装置に関する。
を行うための排他制御装置に関し、特に、複数の利用要
求に対して１個の周辺デバイスを排他的に割り当て制御
するための排他制御装置に関する。
【０００２】
【従来の技術】一般にこの種の排他制御装置として、例
えば、特開昭５９−８５５４７号公報に記載されたマル
チタスクプロセッサにおける排他的資源の管理方式が知
られており、このような排他制御装置ではメモリ及びＩ
／Ｏ等の共通資源を排他的に制御管理している。
えば、特開昭５９−８５５４７号公報に記載されたマル
チタスクプロセッサにおける排他的資源の管理方式が知
られており、このような排他制御装置ではメモリ及びＩ
／Ｏ等の共通資源を排他的に制御管理している。
【０００３】ここで、従来の排他制御装置について図４
を参照して概説する。
を参照して概説する。
【０００４】図示の排他制御装置はラッチ回路１１乃至
１Ｎ（Ｎは２以上の整数）を備えており、ラッチ回路１
１乃至１Ｎには外部からそれぞれ利用要求２１乃至２Ｎ
が与えられ、ラッチ回路１１乃至１Ｎで利用要求２１乃
至２Ｎがラッチされる。
１Ｎ（Ｎは２以上の整数）を備えており、ラッチ回路１
１乃至１Ｎには外部からそれぞれ利用要求２１乃至２Ｎ
が与えられ、ラッチ回路１１乃至１Ｎで利用要求２１乃
至２Ｎがラッチされる。
【０００５】ラッチ回路１１乃至１Ｎからは第１乃至第
Ｎのラッチ信号が出力され、ＯＲ回路３１に与えられ
る。ＯＲ回路３１では第１乃至第Ｎのラッチ信号をＯＲ
して割込信号としてＣＰＵ３２に与える。ＣＰＵ３２で
は、割込信号に応答して、周辺デバイス３３に起動指示
を与える。そして、周辺デバイス３３は起動が終了する
とＣＰＵ３２に対して割込をかける。
Ｎのラッチ信号が出力され、ＯＲ回路３１に与えられ
る。ＯＲ回路３１では第１乃至第Ｎのラッチ信号をＯＲ
して割込信号としてＣＰＵ３２に与える。ＣＰＵ３２で
は、割込信号に応答して、周辺デバイス３３に起動指示
を与える。そして、周辺デバイス３３は起動が終了する
とＣＰＵ３２に対して割込をかける。
【０００６】ＣＰＵ３２はＰＩＯ（プロセス入出力装
置）３４が接続され、ＣＰＵ３２からからラッチクリア
信号がＰＩＯ３４を介してラッチ回路１１乃至１Ｎに与
えられ、ラッチ回路１１乃至１Ｎが必要に応じてクリア
される。
置）３４が接続され、ＣＰＵ３２からからラッチクリア
信号がＰＩＯ３４を介してラッチ回路１１乃至１Ｎに与
えられ、ラッチ回路１１乃至１Ｎが必要に応じてクリア
される。
【０００７】ここで、図５も参照して、いま、利用要求
２１及び２２がこの順で入力されたとする。利用要求２
１に応じてＯＲ回路３１からＣＰＵ３２に割込信号が与
えられる。これによって、ＣＰＵ３２は割込処理を起動
し、排他制御フラグを立てるとともに周辺デバイス３３
を利用する（この際、ＣＰＵ３２はＰＩＯ３４を介して
ラッチ回路１１にラッチクリア信号を与え、利用要求２
１をクリアする。つまり、ラッチ回路１１をクリアす
る）。
２１及び２２がこの順で入力されたとする。利用要求２
１に応じてＯＲ回路３１からＣＰＵ３２に割込信号が与
えられる。これによって、ＣＰＵ３２は割込処理を起動
し、排他制御フラグを立てるとともに周辺デバイス３３
を利用する（この際、ＣＰＵ３２はＰＩＯ３４を介して
ラッチ回路１１にラッチクリア信号を与え、利用要求２
１をクリアする。つまり、ラッチ回路１１をクリアす
る）。
【０００８】周辺デバイス３３使用中に利用要求２２が
入力されると（発生すると）、同様にして、ＯＲ回路３
１からＣＰＵ３２に対して割込信号が与えられる。これ
によって、ＣＰＵ３２では割込処理を起動を起動すべ
く、まず排他制御フラグが立っているか否かを確認す
る。この場合、排他制御フラグが立っているので、つま
り、周辺デバイス３３が使用されているので、ＣＰＵ３
２は今回の割込要求を一旦保留キューに保留する（この
際、ＣＰＵ３２はＰＩＯ３４を介してラッチ回路１２に
ラッチクリア信号を与え、利用要求２２をクリアする。
つまり、ラッチ回路１２をクリアする）。
入力されると（発生すると）、同様にして、ＯＲ回路３
１からＣＰＵ３２に対して割込信号が与えられる。これ
によって、ＣＰＵ３２では割込処理を起動を起動すべ
く、まず排他制御フラグが立っているか否かを確認す
る。この場合、排他制御フラグが立っているので、つま
り、周辺デバイス３３が使用されているので、ＣＰＵ３
２は今回の割込要求を一旦保留キューに保留する（この
際、ＣＰＵ３２はＰＩＯ３４を介してラッチ回路１２に
ラッチクリア信号を与え、利用要求２２をクリアする。
つまり、ラッチ回路１２をクリアする）。
【０００９】周辺デバイス３３の利用が終了すると、周
辺デバイス３３から割込によって、ＣＰＵ３２には割込
起動がかかる（以下終了割込と呼ぶ）。この終了割込に
応じてＣＰＵ３２では保留キューをチェックして保留要
求があると、この保留要求（割込）に応じて周辺デバイ
ス３３を利用する。一方、保留要求が保留キュー中に存
在しない場合には、ＣＰＵ３２は排他制御フラグを下げ
て割込処理を終了する。
辺デバイス３３から割込によって、ＣＰＵ３２には割込
起動がかかる（以下終了割込と呼ぶ）。この終了割込に
応じてＣＰＵ３２では保留キューをチェックして保留要
求があると、この保留要求（割込）に応じて周辺デバイ
ス３３を利用する。一方、保留要求が保留キュー中に存
在しない場合には、ＣＰＵ３２は排他制御フラグを下げ
て割込処理を終了する。
【００１０】
【発明が解決しようとする課題】上述のように従来の排
他制御装置では周辺デバイスを排他制御する際、排他制
御フラグが必要となるばかりでなく周辺デバイス利用要
求保留キューが必要となってＣＰＵにおける処理が複雑
となってしまうという問題点がある。
他制御装置では周辺デバイスを排他制御する際、排他制
御フラグが必要となるばかりでなく周辺デバイス利用要
求保留キューが必要となってＣＰＵにおける処理が複雑
となってしまうという問題点がある。
【００１１】本発明の目的はＣＰＵにおける処理が簡単
な排他制御装置を提供することにある。
な排他制御装置を提供することにある。
【００１２】
【課題を解決するための手段】本発明によれば、周辺デ
バイスと、該周辺デバイスに接続され割込信号に応答し
て前記周辺デバイスを利用して割込処理を実行するＣＰ
Ｕとを備える処理システムに用いられ、第１乃至第Ｎ
（Ｎは２以上の整数）の利用要求に対して排他的に前記
周辺デバイスを割り当てる排他制御装置において、前記
第１乃至前記第Ｎの利用要求をそれぞれラッチして第１
乃至第Ｎのラッチ出力を送出する第１乃至第Ｎのラッチ
回路と、前記第１乃至第Ｎのラッチ出力の少なくとも一
つを受けた際前記割込信号を出力する割込信号出力手段
と、該割込信号を前記ＣＰＵに与える割込信号供給手段
と、前記ＣＰＵが前記割込処理を実行している際前記割
込信号供給手段を遮断する遮断手段とを有することを特
徴とする周辺デバイス排他制御装置が得られる。
バイスと、該周辺デバイスに接続され割込信号に応答し
て前記周辺デバイスを利用して割込処理を実行するＣＰ
Ｕとを備える処理システムに用いられ、第１乃至第Ｎ
（Ｎは２以上の整数）の利用要求に対して排他的に前記
周辺デバイスを割り当てる排他制御装置において、前記
第１乃至前記第Ｎの利用要求をそれぞれラッチして第１
乃至第Ｎのラッチ出力を送出する第１乃至第Ｎのラッチ
回路と、前記第１乃至第Ｎのラッチ出力の少なくとも一
つを受けた際前記割込信号を出力する割込信号出力手段
と、該割込信号を前記ＣＰＵに与える割込信号供給手段
と、前記ＣＰＵが前記割込処理を実行している際前記割
込信号供給手段を遮断する遮断手段とを有することを特
徴とする周辺デバイス排他制御装置が得られる。
【００１３】
【実施例】以下本発明について実施例によって説明す
る。
る。
【００１４】図１を参照して、この実施例では図４に示
す構成要素と同一の構成要素については同一の参照番号
を付す。図４に関連して説明したように、ラッチ回路１
１乃至１Ｎのクリア端子にはＰＩＯが接続されている
（ここでは、ＰＩＯの参照番号を３５とする）。図示の
排他制御回路ではＯＲ回路３１の出力はＡＮＤ回路３６
に接続されており、さらに、ＰＩＯ３５がＡＮＤ回路３
６の入力側に接続されている。そして、ＣＰＵ３２はＡ
ＮＤ回路３６から与えられる割込信号に応じて割込処理
を実行する。
す構成要素と同一の構成要素については同一の参照番号
を付す。図４に関連して説明したように、ラッチ回路１
１乃至１Ｎのクリア端子にはＰＩＯが接続されている
（ここでは、ＰＩＯの参照番号を３５とする）。図示の
排他制御回路ではＯＲ回路３１の出力はＡＮＤ回路３６
に接続されており、さらに、ＰＩＯ３５がＡＮＤ回路３
６の入力側に接続されている。そして、ＣＰＵ３２はＡ
ＮＤ回路３６から与えられる割込信号に応じて割込処理
を実行する。
【００１５】前述のように、ＣＰＵ３２は割込信号に応
じて割込処理を実行するが、つまり、周辺デバイス３３
を利用するが、割込処理実行中にはＰＩＯ３５を介して
ＡＮＤ回路３６にマスク信号（ロウレベル信号）を与え
る。この結果、割込処理中においては、ＣＰＵ３２には
他の割込は受け付けられないことになる。割込処理が終
了いると、ＰＩＯ３６からマスク信号の送出は停止され
る。従って、ＣＰＵ３２では他の割込を受付け、この割
込処理を実行する。
じて割込処理を実行するが、つまり、周辺デバイス３３
を利用するが、割込処理実行中にはＰＩＯ３５を介して
ＡＮＤ回路３６にマスク信号（ロウレベル信号）を与え
る。この結果、割込処理中においては、ＣＰＵ３２には
他の割込は受け付けられないことになる。割込処理が終
了いると、ＰＩＯ３６からマスク信号の送出は停止され
る。従って、ＣＰＵ３２では他の割込を受付け、この割
込処理を実行する。
【００１６】図２を参照して、図２（ａ）に示すよう
に、ＣＰＵ３２では利用要求割込を受け付けると、マス
ク信号を送出して、ＰＩＯ３５及びＡＮＤ回路３６で構
成されるマスク回路をマスク状態とする。つまり、他の
利用要求割込を受け付けない状態とする（ステップｓ
１）。そして、ＣＰＵ３２は利用要求に対応するラッチ
回路をＰＩＯ３５を介してクリアする（ステップｓ
２）。その後、ＣＰＵ３２は利用要求割込に応じて周辺
デバイス３３を利用する（ステップｓ３）。
に、ＣＰＵ３２では利用要求割込を受け付けると、マス
ク信号を送出して、ＰＩＯ３５及びＡＮＤ回路３６で構
成されるマスク回路をマスク状態とする。つまり、他の
利用要求割込を受け付けない状態とする（ステップｓ
１）。そして、ＣＰＵ３２は利用要求に対応するラッチ
回路をＰＩＯ３５を介してクリアする（ステップｓ
２）。その後、ＣＰＵ３２は利用要求割込に応じて周辺
デバイス３３を利用する（ステップｓ３）。
【００１７】図２（ｂ）に示すように、周辺デバイス３
３の起動が終了すると、周辺デバイス３３はＣＰＵ３２
に割込をかける。この割込によって，ＣＰＵ３２ではマ
スク状態を解除して他の利用要求割込を受け付ける（ス
テップｓ４）。
３の起動が終了すると、周辺デバイス３３はＣＰＵ３２
に割込をかける。この割込によって，ＣＰＵ３２ではマ
スク状態を解除して他の利用要求割込を受け付ける（ス
テップｓ４）。
【００１８】図１及び図３を参照して、ここで利用要求
２１及び２２が発生した場合の割込処理について説明す
る。
２１及び２２が発生した場合の割込処理について説明す
る。
【００１９】まず、利用要求２１によってＣＰＵ３２は
割込処理を起動する。そして、ラッチ回路１１をクリア
してＣＰＵ３２はマスク回路をマスク状態にするととも
に周辺デバイス３３を起動する。周辺デバイス３３稼働
中に利用要求２２が発生してもマスク回路によって保留
されることになる。周辺デバイス３３の稼働が終了する
と、周辺デバイス３３から終了割込がかかる。終了割込
処理実行中において、ＣＰＵ３２はマスク回路を非マス
ク状態とする。これによって、保留中の利用要求２２に
対する割込処理が起動される。
割込処理を起動する。そして、ラッチ回路１１をクリア
してＣＰＵ３２はマスク回路をマスク状態にするととも
に周辺デバイス３３を起動する。周辺デバイス３３稼働
中に利用要求２２が発生してもマスク回路によって保留
されることになる。周辺デバイス３３の稼働が終了する
と、周辺デバイス３３から終了割込がかかる。終了割込
処理実行中において、ＣＰＵ３２はマスク回路を非マス
ク状態とする。これによって、保留中の利用要求２２に
対する割込処理が起動される。
【００２０】
【発明の効果】以上説明したように、本発明では一つの
利用要求に基づいて周辺デバイスが利用されている状態
では、他の利用要求がＣＰＵに入力されないようにして
いるから、つまり、ＣＰＵ外でこの他の利用要求を保留
状態としているから、ＣＰＵ上のソフトウェア排他フラ
グ及び保留キューを用いる必要なく周辺デバイスを排他
的に割り当てることができ、その結果、ＣＰＵの処理負
荷を軽減できるという効果がある。
利用要求に基づいて周辺デバイスが利用されている状態
では、他の利用要求がＣＰＵに入力されないようにして
いるから、つまり、ＣＰＵ外でこの他の利用要求を保留
状態としているから、ＣＰＵ上のソフトウェア排他フラ
グ及び保留キューを用いる必要なく周辺デバイスを排他
的に割り当てることができ、その結果、ＣＰＵの処理負
荷を軽減できるという効果がある。
【図１】本発明による排他制御装置の一実施例を示すブ
ロック図である。
ロック図である。
【図２】図１に示す排他制御装置における割込処理を説
明するための流れ図である。
明するための流れ図である。
【図３】図１に示す排他制御装置における処理シーケン
スの一例を説明するための図である。
スの一例を説明するための図である。
【図４】従来の排他制御装置を示すブロック図である。
【図５】図４に示す排他制御装置における処理シーケン
スを説明するための図である。
スを説明するための図である。
１１〜１Ｎ ラッチ回路 ２１〜２Ｎ 利用要求 ３１ ＯＲ回路 ３２ ＣＰＵ ３３ 周辺デバイス ３４，３５ ＰＩＯ ３６ ＡＮＤ回路
Claims (5)
- 【請求項１】 周辺デバイスと、該周辺デバイスに接続
され割込信号に応答して前記周辺デバイスを利用して割
込処理を実行するＣＰＵとを備える処理システムに用い
られ、第１乃至第Ｎ（Ｎは２以上の整数）の利用要求に
対して排他的に前記周辺デバイスを割り当てる排他制御
装置において、前記第１乃至前記第Ｎの利用要求をそれ
ぞれラッチして第１乃至第Ｎのラッチ出力を送出する第
１乃至第Ｎのラッチ回路と、前記第１乃至第Ｎのラッチ
出力の少なくとも一つを受けた際前記割込信号を出力す
る割込信号出力手段と、該割込信号を前記ＣＰＵに与え
る割込信号供給手段と、前記ＣＰＵが前記割込処理を実
行している際前記割込信号供給手段を遮断する遮断手段
とを有することを特徴とする周辺デバイス排他制御装
置。 - 【請求項２】 請求項１に記載された周辺デバイス排他
制御装置において、前記割込信号出力手段はＯＲ回路で
あることを特徴とする周辺デバイス排他制御装置。 - 【請求項３】 請求項１又は２に記載された周辺デバイ
ス排他制御装置において、前記ＣＰＵは前記割込処理を
実行している際には割込処理中であることを示すマスク
信号を送出しており、該マスク信号を前記遮断手段に与
えるマスク信号供給手段を備え、前記遮断手段は前記マ
スク信号を受けた際前記割込信号供給手段を遮断するよ
うにしたことを特徴とする周辺デバイス排他制御装置。 - 【請求項４】 請求項３に記載された周辺デバイス排他
制御装置において、前記マスク信号はロウレベル信号で
あり、前記遮断手段はＡＮＤ回路であることを特徴とす
る周辺デバイス排他制御装置。 - 【請求項５】 請求項１に記載された周辺デバイス排他
制御装置において、前記ＣＰＵが前記割込処理を実行す
る際対応する利用要求をラッチしているラッチ回路に対
してクリア信号を与えるクリア信号供給手段を備えるこ
とを特徴とする周辺デバイス排他制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5069923A JPH06282445A (ja) | 1993-03-29 | 1993-03-29 | 周辺デバイス排他制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5069923A JPH06282445A (ja) | 1993-03-29 | 1993-03-29 | 周辺デバイス排他制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06282445A true JPH06282445A (ja) | 1994-10-07 |
Family
ID=13416698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5069923A Pending JPH06282445A (ja) | 1993-03-29 | 1993-03-29 | 周辺デバイス排他制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06282445A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2021100324A1 (ja) * | 2019-11-19 | 2021-05-27 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63188237A (ja) * | 1987-01-31 | 1988-08-03 | Nec Corp | 割込報告側装置 |
-
1993
- 1993-03-29 JP JP5069923A patent/JPH06282445A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63188237A (ja) * | 1987-01-31 | 1988-08-03 | Nec Corp | 割込報告側装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2021100324A1 (ja) * | 2019-11-19 | 2021-05-27 | ||
| WO2021100324A1 (ja) * | 2019-11-19 | 2021-05-27 | 株式会社ソニー・インタラクティブエンタテインメント | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3284311B2 (ja) | データ処理システムにおける通信バス制御装置およびバス制御方法 | |
| EP1889165B1 (en) | Method for delivering interrupts to user mode drivers | |
| JPH06282445A (ja) | 周辺デバイス排他制御装置 | |
| JPH0414376B2 (ja) | ||
| JP2697817B2 (ja) | ジョブ処理システム | |
| JP2503318B2 (ja) | 文字入出力制御方式 | |
| KR920009447B1 (ko) | 다중처리 시스템에서의 입출력 전담 처리장치. | |
| JPS6136850A (ja) | 入出力割込通知方式 | |
| JPS6269323A (ja) | 事象処理方式 | |
| JPH02187830A (ja) | 割り込み制御方式 | |
| JPH01279328A (ja) | 入出力エミュレート機構 | |
| JPH04205432A (ja) | プロセッサに対する割り込み制御装置 | |
| JPH0342762A (ja) | マルチプロセッサシステムのプロセッサ間通信方法 | |
| JPH0262649A (ja) | 入出力制御装置 | |
| JP2000330798A (ja) | 割込制御装置および割込制御検証方法 | |
| JPH04280326A (ja) | 情報処理装置 | |
| JPH0365746A (ja) | 入出力制御装置 | |
| JP2007157125A (ja) | サーバ内のブロック化された処理を安全に中断するための方法、システム、プログラム | |
| JPS61260335A (ja) | デ−タ処理装置 | |
| JPH04191957A (ja) | マルチプロセッサシステム制御方式 | |
| JPS6220033A (ja) | 割込み制御方式 | |
| JPH01243158A (ja) | 情報処理装置 | |
| JPH01263842A (ja) | プログラム実行監視システム | |
| JPS62204354A (ja) | 入出力命令制御方式 | |
| JPH0340416B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19950328 |