JPH06284008A - Ａｄ変換器 - Google Patents
Ａｄ変換器Info
- Publication number
- JPH06284008A JPH06284008A JP6800293A JP6800293A JPH06284008A JP H06284008 A JPH06284008 A JP H06284008A JP 6800293 A JP6800293 A JP 6800293A JP 6800293 A JP6800293 A JP 6800293A JP H06284008 A JPH06284008 A JP H06284008A
- Authority
- JP
- Japan
- Prior art keywords
- offset
- code
- signal
- output
- converted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】
【構成】 アナログ入力信号はＡＤ変換手段１０によっ
て線型のデジタル信号に変換され、このデジタル信号は
ハイパスフィルタ２０によってオフセットを除去され
る。次に、オフセット加算手段３０により所定の大きさ
のオフセットが加算され、この信号がコード変換手段４
０により非線型コードに変換される。 【効果】 本発明によれば、出力コードの切り替わり点
にＤＣ入力信号が来ないため、出力雑音が低減される。
また、オフセットが確定されるため、後段の回路設計が
容易になる。さらに、デジタル変換範囲の中心から正負
のコードが対称となるため、回路規模も増大しない。
て線型のデジタル信号に変換され、このデジタル信号は
ハイパスフィルタ２０によってオフセットを除去され
る。次に、オフセット加算手段３０により所定の大きさ
のオフセットが加算され、この信号がコード変換手段４
０により非線型コードに変換される。 【効果】 本発明によれば、出力コードの切り替わり点
にＤＣ入力信号が来ないため、出力雑音が低減される。
また、オフセットが確定されるため、後段の回路設計が
容易になる。さらに、デジタル変換範囲の中心から正負
のコードが対称となるため、回路規模も増大しない。
Description
【０００１】
【産業上の利用分野】本発明は、ＡＤ変換器に関し、さ
らに詳しくは、例えばＣＣＩＴＴ勧告Ａ−２５５変換則
のようなミッドライジング型コード系の非線型デジタル
コードを出力するＡＤ変換器に関するものである。
らに詳しくは、例えばＣＣＩＴＴ勧告Ａ−２５５変換則
のようなミッドライジング型コード系の非線型デジタル
コードを出力するＡＤ変換器に関するものである。
【０００２】
【従来の技術】従来、ＣＣＩＴＴ勧告Ａ−２５５変換則
のようなミッドライジング型コード系のデジタルコード
を出力するＡＤ変換器が知られている。ミッドライジン
グ型コード系は、図３に示すように入力電圧が０のとこ
ろで出力コードが切り替わるものをいう。従って、ＤＣ
信号入力レベルが０、すなわち無入力信号時には出力コ
ード変化点にあるため、出力雑音が多くなってしまうと
いう問題がある。
のようなミッドライジング型コード系のデジタルコード
を出力するＡＤ変換器が知られている。ミッドライジン
グ型コード系は、図３に示すように入力電圧が０のとこ
ろで出力コードが切り替わるものをいう。従って、ＤＣ
信号入力レベルが０、すなわち無入力信号時には出力コ
ード変化点にあるため、出力雑音が多くなってしまうと
いう問題がある。
【０００３】また、入力のオフセットを除去するため
に、ハイパスフィルタを通すと、より出力コード変化点
に近づくため、雑音が増加してしまう。
に、ハイパスフィルタを通すと、より出力コード変化点
に近づくため、雑音が増加してしまう。
【０００４】ところで、いわゆるＡ−ｌａｗのような非
線型コード系では、アナログ入力信号を１４ビット程度
の線型デジタルコードに変換し、このデジタルコードを
非線型の８ビット程度のコードに変換している。この場
合、入力０を中心に上下が対称のため、変換のための回
路は正，負の一方のみでよい。
線型コード系では、アナログ入力信号を１４ビット程度
の線型デジタルコードに変換し、このデジタルコードを
非線型の８ビット程度のコードに変換している。この場
合、入力０を中心に上下が対称のため、変換のための回
路は正，負の一方のみでよい。
【０００５】しかし、出力雑音を減らすために、ミッド
ライジング型コード系でなく、入力０が出力コードの中
心になるようにすると、正負の対称性がくずれ、変換範
囲全体に対し、変換回路が必要になってしまうという問
題があった。
ライジング型コード系でなく、入力０が出力コードの中
心になるようにすると、正負の対称性がくずれ、変換範
囲全体に対し、変換回路が必要になってしまうという問
題があった。
【０００６】
【発明が解決しようとする課題】以上の点に鑑み、本発
明は、非線型コードを出力するＡＤ変換器であって、出
力雑音を低減し、しかも回路規模が増大しないようなＡ
Ｄ変換器を提供することを課題とする。
明は、非線型コードを出力するＡＤ変換器であって、出
力雑音を低減し、しかも回路規模が増大しないようなＡ
Ｄ変換器を提供することを課題とする。
【０００７】
【課題を解決するための手段】以上の課題を解決するた
めに本発明は、アナログ入力信号を非線型のデジタル信
号に変換するＡＤ変換器において、前記アナログ入力信
号をデジタル信号に線型的に変換するＡＤ変換手段と、
該ＡＤ変換手段の出力信号のオフセットを除去するハイ
パスフィルタと、該ハイパスフィルタの出力信号にＭ
（ただし、Ｍ＝±１／２，±３／２，±５／２…）ビッ
トの大きさのオフセットを加算するオフセット加算手段
と、該オフセット加算手段の出力信号を非線型コードに
変換するコード変換手段を具備したことを特徴とするＡ
Ｄ変換器である。
めに本発明は、アナログ入力信号を非線型のデジタル信
号に変換するＡＤ変換器において、前記アナログ入力信
号をデジタル信号に線型的に変換するＡＤ変換手段と、
該ＡＤ変換手段の出力信号のオフセットを除去するハイ
パスフィルタと、該ハイパスフィルタの出力信号にＭ
（ただし、Ｍ＝±１／２，±３／２，±５／２…）ビッ
トの大きさのオフセットを加算するオフセット加算手段
と、該オフセット加算手段の出力信号を非線型コードに
変換するコード変換手段を具備したことを特徴とするＡ
Ｄ変換器である。
【０００８】
【作用】本発明によれば、アナログ入力信号はＡＤ変換
手段によって線型のデジタル信号に変換され、このデジ
タル信号はハイパスフィルタによってオフセットを除去
される。次に、オフセット加算手段により所定の大きさ
のオフセットが加算され、この信号がコード変換手段に
より非線型コードに変換される。従って、出力コードの
切り替わり点にＤＣ入力信号が来ないため、出力雑音が
低減される。また、オフセットが確定されるため、後段
の回路設計が容易になる。さらに、デジタル変換範囲の
中心から正負のコードが対称となるため、回路規模も増
大しない。
手段によって線型のデジタル信号に変換され、このデジ
タル信号はハイパスフィルタによってオフセットを除去
される。次に、オフセット加算手段により所定の大きさ
のオフセットが加算され、この信号がコード変換手段に
より非線型コードに変換される。従って、出力コードの
切り替わり点にＤＣ入力信号が来ないため、出力雑音が
低減される。また、オフセットが確定されるため、後段
の回路設計が容易になる。さらに、デジタル変換範囲の
中心から正負のコードが対称となるため、回路規模も増
大しない。
【０００９】
【実施例】以下、本発明を図面に基づいて詳細に説明す
る。
る。
【００１０】図１は本発明を示すブロック図であり、１
０はＡＤ変換手段、２０はハイパスフィルタ、３０はオ
フセット加算手段、４０はコード変換手段である。
０はＡＤ変換手段、２０はハイパスフィルタ、３０はオ
フセット加算手段、４０はコード変換手段である。
【００１１】ＡＤ変換手段１０は、アナログ入力信号を
線型のデジタル信号に変換するもので、例えばパルスコ
ード変調（ＰＣＭ）信号のようなデジタルコードで表現
されるものや、パルス幅変調（ＰＷＭ）信号，パルス密
度変調（ＰＤＭ）信号のようにアナログ量的な離散値に
表現されるものに変換するものである。従って、ＡＤ変
換手段１０は、例えばデジタルコード信号を出力する積
分型ＡＤ変換器，並列比較型ＡＤ変換器，逐次比較型Ａ
Ｄ変換器や、ＰＤＭ信号を出力するオーバーサンプル型
ＡＤ変換器を用いることができる。オーバーサンプル型
ＡＤ変換器としては、ΔΣ変調回路を用いたもの等が使
用できる。
線型のデジタル信号に変換するもので、例えばパルスコ
ード変調（ＰＣＭ）信号のようなデジタルコードで表現
されるものや、パルス幅変調（ＰＷＭ）信号，パルス密
度変調（ＰＤＭ）信号のようにアナログ量的な離散値に
表現されるものに変換するものである。従って、ＡＤ変
換手段１０は、例えばデジタルコード信号を出力する積
分型ＡＤ変換器，並列比較型ＡＤ変換器，逐次比較型Ａ
Ｄ変換器や、ＰＤＭ信号を出力するオーバーサンプル型
ＡＤ変換器を用いることができる。オーバーサンプル型
ＡＤ変換器としては、ΔΣ変調回路を用いたもの等が使
用できる。
【００１２】ハイパスフィルタ２０は、ＡＤ変換手段１
０の出力信号のオフセットを除去するもので、デジタル
処理によるものや、スイッチトキャパシタフィルタ（Ｓ
ＣＦ）、あるいはアクティブフィルタを使用できる。
０の出力信号のオフセットを除去するもので、デジタル
処理によるものや、スイッチトキャパシタフィルタ（Ｓ
ＣＦ）、あるいはアクティブフィルタを使用できる。
【００１３】オフセット加算手段３０は、ハイパスフィ
ルタ２０の出力信号に±１／２，±３／２、または±５
／２ビット等に相当する大きさのオフセットを加算する
ものであり、好ましくは、２分の１ビットの大きさのオ
フセットを加算する。このオフセット加算手段３０は、
ＡＤ変換手段１０やハイパスフィルタ２０、またはコー
ド変換手段４０を時分割で利用することもできる。
ルタ２０の出力信号に±１／２，±３／２、または±５
／２ビット等に相当する大きさのオフセットを加算する
ものであり、好ましくは、２分の１ビットの大きさのオ
フセットを加算する。このオフセット加算手段３０は、
ＡＤ変換手段１０やハイパスフィルタ２０、またはコー
ド変換手段４０を時分割で利用することもできる。
【００１４】コード変換手段４０は、オフセット加算手
段３０の出力信号を非線型コードに変換するもので、演
算処理によるものや、入力に対応した出力を予め記憶し
たテーブルを用意し、入力によって記憶された情報を出
力するものでもよい。
段３０の出力信号を非線型コードに変換するもので、演
算処理によるものや、入力に対応した出力を予め記憶し
たテーブルを用意し、入力によって記憶された情報を出
力するものでもよい。
【００１５】図２は、本発明の実施例を示すブロック図
で、１１はＡＤ変換手段であり、ＳＣＦによるサンプリ
ング周波数５１２ｋＨｚの４次ΔΣ変調器１２と、高域
ノイズ除去用のカットオフ周波数３．４ｋＨｚの５次の
デジタルローパスフィルタ１３とからなる。４次ΔΣ変
調器１２の出力信号であるＰＤＭ信号はデジタルローパ
スフィルタ１３によって３２ｋＨｚのサンプリング周波
数、１９ビットのデジタル信号に変換され、出力され
る。
で、１１はＡＤ変換手段であり、ＳＣＦによるサンプリ
ング周波数５１２ｋＨｚの４次ΔΣ変調器１２と、高域
ノイズ除去用のカットオフ周波数３．４ｋＨｚの５次の
デジタルローパスフィルタ１３とからなる。４次ΔΣ変
調器１２の出力信号であるＰＤＭ信号はデジタルローパ
スフィルタ１３によって３２ｋＨｚのサンプリング周波
数、１９ビットのデジタル信号に変換され、出力され
る。
【００１６】ハイパスフィルタ２１は、ＳＣＦからな
り、カットオフ周波数１６０Ｈｚで１４ビット，８ｋＨ
ｚのデジタル信号を出力する。
り、カットオフ周波数１６０Ｈｚで１４ビット，８ｋＨ
ｚのデジタル信号を出力する。
【００１７】オフセット加算回路３１は、Ａ−２５５変
換則の最小ステップ値の２分の１をデジタル回路により
加算する。
換則の最小ステップ値の２分の１をデジタル回路により
加算する。
【００１８】コード変換回路４１は、ロジック回路から
なり、Ａ−２５５変換則に基づきコード変換を行う。
なり、Ａ−２５５変換則に基づきコード変換を行う。
【００１９】以上のような回路構成において、ＤＣ０Ｖ
入力に対し、−９２ｄＢｍ０の出力雑音となった。一
方、オフセット加算回路を設けない場合には、−６９ｄ
Ｂｍ０の出力雑音となった。
入力に対し、−９２ｄＢｍ０の出力雑音となった。一
方、オフセット加算回路を設けない場合には、−６９ｄ
Ｂｍ０の出力雑音となった。
【００２０】
【発明の効果】以上のように本発明によれば、出力コー
ドの切り替わり点にＤＣ入力信号が来ないため、出力雑
音が低減される。また、オフセットが確定されるため、
後段の回路設計が容易になる。さらに、デジタル変換範
囲の中心から正負のコードが対称となるため、回路規模
も増大しない。
ドの切り替わり点にＤＣ入力信号が来ないため、出力雑
音が低減される。また、オフセットが確定されるため、
後段の回路設計が容易になる。さらに、デジタル変換範
囲の中心から正負のコードが対称となるため、回路規模
も増大しない。
【図１】本発明を示すブロック図である。
【図２】本発明の実施例を示すブロック図である。
【図３】ミッドライジング型コードを説明する図であ
る。
る。
１０ 第１の変換手段 ２０ ハイパスフィルタ ３０ オフセット加算手段 ４０ コード変換手段
Claims (1)
- 【請求項１】 アナログ入力信号を非線型のデジタル信
号に変換するＡＤ変換器において、前記アナログ入力信
号をデジタル信号に線型的に変換するＡＤ変換手段と、
該ＡＤ変換手段の出力信号のオフセットを除去するハイ
パスフィルタと、該ハイパスフィルタの出力信号にＭ
（ただし、Ｍ＝±１／２，±３／２，±５／２…）ビッ
トの大きさのオフセットを加算するオフセット加算手段
と、該オフセット加算手段の出力信号を非線型コードに
変換するコード変換手段を具備したことを特徴とするＡ
Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6800293A JPH06284008A (ja) | 1993-03-26 | 1993-03-26 | Ａｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6800293A JPH06284008A (ja) | 1993-03-26 | 1993-03-26 | Ａｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06284008A true JPH06284008A (ja) | 1994-10-07 |
Family
ID=13361244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6800293A Pending JPH06284008A (ja) | 1993-03-26 | 1993-03-26 | Ａｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06284008A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08102676A (ja) * | 1994-09-30 | 1996-04-16 | Yamaha Corp | Ａ／ｄコンバータ回路 |
| US6018262A (en) * | 1994-09-30 | 2000-01-25 | Yamaha Corporation | CMOS differential amplifier for a delta sigma modulator applicable for an analog-to-digital converter |
| JP2014165649A (ja) * | 2013-02-25 | 2014-09-08 | Fujitsu Semiconductor Ltd | アナログデジタル変換装置 |
-
1993
- 1993-03-26 JP JP6800293A patent/JPH06284008A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08102676A (ja) * | 1994-09-30 | 1996-04-16 | Yamaha Corp | Ａ／ｄコンバータ回路 |
| US6018262A (en) * | 1994-09-30 | 2000-01-25 | Yamaha Corporation | CMOS differential amplifier for a delta sigma modulator applicable for an analog-to-digital converter |
| JP2014165649A (ja) * | 2013-02-25 | 2014-09-08 | Fujitsu Semiconductor Ltd | アナログデジタル変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5010347A (en) | Analog-to-digital converter having an excellent signal-to-noise ratio for small signals | |
| US20060072657A1 (en) | Pulse width-modulated noise shaper | |
| US7200187B2 (en) | Modulator for digital amplifier | |
| JPH11261347A (ja) | スケ―ル式クロックを備えたｄ級増幅器及びｄ級増幅方法 | |
| US6518904B1 (en) | Cascade sigma-delta modulator | |
| US10659074B2 (en) | Delta-sigma modulator, electronic device, and method for controlling delta-sigma modulator | |
| WO2002025817A9 (en) | Distortion reduction method and apparatus for linearization of digital pulse width modulation by efficient calculation | |
| JPH10135837A (ja) | オーディオ用デルタシグマ変調器 | |
| JP2002076898A (ja) | ノイズシェーパ | |
| JPH0783267B2 (ja) | ２進信号をこれに比例する直流信号に変換する装置 | |
| JP3956582B2 (ja) | Ａ／ｄ変換回路 | |
| JPH073953B2 (ja) | コード変換器 | |
| JP2753126B2 (ja) | ディジタル・シグマデルタ変調器 | |
| JPH0456495B2 (ja) | ||
| US7298307B2 (en) | ΣΔ-analog-to-digital modulator and digital filter for improved noise immunity | |
| JPH06318872A (ja) | Δςモジュレータ | |
| JP3232865B2 (ja) | デジタル／アナログ信号変換装置 | |
| JPS6243205A (ja) | 間引きフイルタ | |
| CN1878000B (zh) | 数模转换器及其转换方法 | |
| JP2000232361A (ja) | Ｄ／ａコンバータ | |
| JP3044846B2 (ja) | Ｄ／ａ変換器 | |
| JPH09307447A (ja) | 高次δς変調器とδς変調型コンバータ | |
| JPH08172360A (ja) | Ａ／ｄ変換器 | |
| JPH02211720A (ja) | Ａ／ｄ変換装置 | |
| JPH09261052A (ja) | Ａ／ｄ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000912 |