JPH0628830Y2 - Ｐｗｍ信号発生回路 - Google Patents

Description

【考案の詳細な説明】 Ａ．産業上の利用分野 本考案は、デイジタルデータに応じたＰＷＭ信号を発生
するＰＷＭ信号発生回路に関する。

Ｂ．考案の概要 本考案は、同期信号を含むＰＷＭ信号を発生するにおい
て、 データの最大値より大きい計数値のカウンタが最大計数
値になる前にフリツプフロツプをセツトし、データの値
と一致したときにフリツプフロツプをリセツトし、フリ
ツプフロツプの出力にＰＷＭ信号を得る構成にし、 回路構成を複雑にすることなく同期パルスを含むＰＷＭ
を得るものである。

Ｃ．従来の技術 産業用ロボツトなどサーボモータを使用した装置では、
コントローラからサーボドライバに電流指令を与え、サ
ーボドライバによるサーボモータのフイードバツク制御
を行う。このようなサーボコントロールシステムなど、
コントローラから与える指令によつてドライバがモータ
等の電気機器を駆動する装置において、コントローラと
ドライバの間の指令信号の授受にはデイジタル信号を採
用することが絶縁性，耐ノイズ性等に優れ、またコント
ローラにデイジタルコンピユータを使用するのに好適と
なる。

コントローラとドライバ間の信号授受に、ＰＷＭ信号を
採用するとき、コントローラの出力データに応じたパル
ス幅の信号を発生する従来回路には第３図に示すものが
ある。カウンタ１はクロツク発生回路２からのクロツク
パルスを計数し、各ビツト桁出力を等価コンパレータ３
の比較入力とし、オーバフロー出力をフリツプフロツプ
４のセツト入力にする。等価コンパレータ３はコントロ
ーラ（図示しない）からのデイジタルデータＤＡＴＡを
他方の比較入力と、この入力データとカウンタ１からの
データとを比較し、両者の一致でフリツプフロツプ４に
リセツト入力を与える。フリツプフロツプ４のＱ出力に
はデータＤＡＴＡに応じたパルス幅のＰＷＭ出力を得
る。

第４図はＰＷＭ出力波形図を示し、カウンタ１の１巡の
周期T₀がＰＷＭ出力の周期になり、カウンタ１のオーバ
フロー時点からデータＤＡＴＡの値に一致するまでのカ
ウンタ１の計数期間Ｔ_ＤがＰＷＭのパルス幅になる。

Ｄ．考案が解決しようとする問題点 従来回路において、データＤＡＴＡが最小値（零）又は
最大値（カウンタ１の最大計数値）になるときにはＰＷ
Ｍ出力が“０”のまま又は“１”のままになり、このＰ
ＷＭ出力を受取るドライバ側での信号処理に同期処理が
できなくなり、ＰＷＭ伝送系の故障等の誤つた保護動作
になる等の問題があつた。

この問題を解消するにはＰＷＭ波形のほかに同期パルス
を加える同期化が考えられるが、このときにはドライバ
側には同期パルスとＰＷＭ信号との区別をした処理回路
を必要とし、ドライバ側の構成を複雑化する問題があつ
た。

Ｅ．問題点を解決するための手段と作用 本考案は上記問題点に鑑みてなされたもので、クロツク
を計数するカウンタと、このカウンタの最大計数値より
も低い値を最大値としたデイジタルデータが与えられ、
このデータ値と該カウンタの計数値の一致を検出する等
価コンパレータと、前記カウンタがその最大計数値より
も小さくかつ前記データの最大値より大きい値になつた
ときにセツトされ前記等価コンパレータの一致検出でリ
セツトされて同期パルスを含むパルス幅変調出力を得る
フリツプフロツプとを備え、データ最大値からカウンタ
最大計数値までを同期期間としてフリツプフロツプのセ
ツト時点で論理レベルを変える同期パルスを生成する。

Ｆ．実施例 第１図は本考案の一実施例を示す回路図である。同図が
第３図と異なる部分は、カウンタ５の最大計数値をデー
タＤＡＴＡの最大値よりも大きくし、またフリツプフロ
ツプ４のセツトをデータＤＡＴＡの最大値よりも大きく
かつ最大計数値よりも小さい計数値で行い、等価コンパ
レータ６はデータＤＡＴＡの上位ビツト“０”を固定値
としてカウンタ５と同じビツト数の比較を行うようにし
ている。

この構成において、例えばデータＤＡＴＡとしてＢＣＤ
２行の値０〜９９までが与えられるとき、カウンタ５を
１２０進のカウンタとし、カウンタ５の計数値１１０で
フリツプフロツプ４をセツトする構成にされる。この例
によれば、カウンタ５の計数値が０から１００に至るま
でにデータＤＡＴＡとの一致になつて等価コンパレータ
６からフリツプフロツプ４にリセツトが与えられ、その
後にカウンタ５の計数値が１１０に達するとフリツプフ
ロツプ４がセツトされ、次いでカウンタ５がオーバフロ
ーした後に次回のデータＤＡＴＡの値に再び一致したと
きにフリツプフロツプ４がセツトされる。

従つてカウンタ５の計数値とＰＷＭ出力は第２図に示す
ような関係になり、カウンタ５の最大計数値が周期T₀に
なり、カウンタ５のオーバフロー時点からデータＤＡＴ
Ａ値に一致するまでの期間Ｔ_Ｄがデータ値に相当し、こ
の期間Ｔ_Ｄは最小値０から最大値９９になり、カウンタ
５の計数値１００から１２０までの期間Ｔ_Ｓには計数値
１１０を境にして論理“０”から“１”に変化する同期
パルスが発生する。この同期パルスはデータＤＡＴＡが
最小値０から最大値９９で変化するにも拘らず、必らず
カウンタに同期したタイミングとパルス幅で与えられ、
この同期パルスを含むＰＷＭ出力をドライバ側で取込む
ことでその同期化処理を行うことができる。

なお、実施例において、データはＢＣＤに限られるもの
でなく、他の符号形式にすることでも良い。また、カウ
ンタを減算カウンタとするなど適宜設計変更して同等の
作用効果を得ることができる。

Ｇ．考案の効果 以上のとおり、本考案によれば、カウンタの最大計数値
をデータの最大値より大きくし、その間の計数値でフリ
ツプフロツプをセツトし、データの値と一致したときに
フリツプフロツプをリセツトすることで同期信号を含む
ＰＷＭ出力を得るようにしたため、従来回路のカウンタ
とコンパレータ桁数を増設するのみで同期信号を含むＰ
ＷＭ信号を発生できる効果がある。

【図面の簡単な説明】

第１図は本考案の一実施例を示す回路図、第２図は第１
図における要部波形図、第３図は従来の回路図、第４図
は従来のＰＷＭ波形図である。 １，５…カウンタ、２…クロツク発生器、３，６…等価
コンパレータ、４…フリツプフロツプ。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】クロツクを計数するカウンタと、このカウ
   ンタの最大計数値よりも低い値を最大値としたデイジタ
   ルデータが与えられ、このデータ値と該カウンタの計数
   値の一致を検出する等価コンパレータと、前記カウンタ
   がその最大計数値よりも小さくかつ前記データの最大値
   より大きい値になつたときにセツトされ前記等価コンパ
   レータの一致検出でリセツトされて同期パルスを含むパ
   ルス幅変調出力を得るフリツプフロツプとを備えたこと
   を特徴とするＰＷＭ信号発生回路。