JPH06291140A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06291140A JPH06291140A JP5096890A JP9689093A JPH06291140A JP H06291140 A JPH06291140 A JP H06291140A JP 5096890 A JP5096890 A JP 5096890A JP 9689093 A JP9689093 A JP 9689093A JP H06291140 A JPH06291140 A JP H06291140A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- film
- silicon film
- diffusion layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 ポリシリコンからの熱拡散によりソース／ド
レイン拡散層を形成する方法において、高濃度不純物拡
散層と低濃度不純物拡散層とを一度の熱処理により同時
に形成し、ＬＤＤ構造とする。 【構成】 ゲート電極３の形成後、全面にシリコン酸化
膜４とポリシリコン膜５を順次堆積し、ポリシリコン膜
５を通したイオン注入によりシリコン酸化膜４にフッ素
を導入する。すると、ゲート電極３の近傍のポリシリコ
ン膜５が厚い部分では、その外側部分に比べて、シリコ
ン酸化膜４に導入されるフッ素の量が少なくなるので、
後にポリシリコン膜５から基板１にホウ素を熱拡散させ
る際、ゲート電極３の近傍ではフッ素によるホウ素の拡
散促進効果が小さくなり、この部分には低濃度拡散層９
が形成される。
レイン拡散層を形成する方法において、高濃度不純物拡
散層と低濃度不純物拡散層とを一度の熱処理により同時
に形成し、ＬＤＤ構造とする。 【構成】 ゲート電極３の形成後、全面にシリコン酸化
膜４とポリシリコン膜５を順次堆積し、ポリシリコン膜
５を通したイオン注入によりシリコン酸化膜４にフッ素
を導入する。すると、ゲート電極３の近傍のポリシリコ
ン膜５が厚い部分では、その外側部分に比べて、シリコ
ン酸化膜４に導入されるフッ素の量が少なくなるので、
後にポリシリコン膜５から基板１にホウ素を熱拡散させ
る際、ゲート電極３の近傍ではフッ素によるホウ素の拡
散促進効果が小さくなり、この部分には低濃度拡散層９
が形成される。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に、半導体製造プロセスにおける不純物の拡散
方法に関するものである。
関し、特に、半導体製造プロセスにおける不純物の拡散
方法に関するものである。
【０００２】
【従来の技術】従来、ＭＯＳ型半導体集積回路の製造に
おいて、ソース／ドレイン拡散層を形成する場合、イオ
ン注入法により半導体基板に不純物を導入し、その後、
イオン注入により生じた欠陥を回復させるため及び不純
物を電気的に活性化させるために熱処理を行ってきた。
おいて、ソース／ドレイン拡散層を形成する場合、イオ
ン注入法により半導体基板に不純物を導入し、その後、
イオン注入により生じた欠陥を回復させるため及び不純
物を電気的に活性化させるために熱処理を行ってきた。
【０００３】一方、最近、素子の微細化に従って、ソー
ス／ドレイン拡散層の浅接合化が進められている。しか
し、現在のイオン注入装置では、処理能力を維持した注
入エネルギーの低減が困難であり、そのため、不純物を
浅い領域に注入することが難しくなっている。また、不
純物の拡散を抑えるための高温短時間の熱処理では注入
欠陥を十分に回復させることが困難であり、接合リーク
電流の増大など半導体集積回路の特性の劣化を招く虞が
ある。
ス／ドレイン拡散層の浅接合化が進められている。しか
し、現在のイオン注入装置では、処理能力を維持した注
入エネルギーの低減が困難であり、そのため、不純物を
浅い領域に注入することが難しくなっている。また、不
純物の拡散を抑えるための高温短時間の熱処理では注入
欠陥を十分に回復させることが困難であり、接合リーク
電流の増大など半導体集積回路の特性の劣化を招く虞が
ある。
【０００４】そこで、近年、半導体基板上に形成した多
結晶シリコン膜に不純物をイオン注入法等により導入
し、この多結晶シリコン膜を不純物の供給源として、半
導体基板中に不純物を熱拡散させる方法が検討されてい
る。この方法では、熱拡散により不純物を導入するた
め、半導体基板中に欠陥が発生することがなく、リーク
電流が少ないなど良好な接合特性を得ることが可能であ
る。
結晶シリコン膜に不純物をイオン注入法等により導入
し、この多結晶シリコン膜を不純物の供給源として、半
導体基板中に不純物を熱拡散させる方法が検討されてい
る。この方法では、熱拡散により不純物を導入するた
め、半導体基板中に欠陥が発生することがなく、リーク
電流が少ないなど良好な接合特性を得ることが可能であ
る。
【０００５】従来の熱拡散による不純物導入方法の一例
を図３に示す。
を図３に示す。
【０００６】まず、図３（ａ）に示すように、半導体基
板１上に熱酸化膜２、多結晶シリコン膜３を順次形成
し、この多結晶シリコン膜３がゲート電極形状となるよ
うに、多結晶シリコン膜３及び熱酸化膜２をパターニン
グする。
板１上に熱酸化膜２、多結晶シリコン膜３を順次形成
し、この多結晶シリコン膜３がゲート電極形状となるよ
うに、多結晶シリコン膜３及び熱酸化膜２をパターニン
グする。
【０００７】次に、図３（ｂ）に示すように、半導体基
板１の全面に、シリコン酸化膜４及び多結晶シリコン膜
５を順次堆積させる。
板１の全面に、シリコン酸化膜４及び多結晶シリコン膜
５を順次堆積させる。
【０００８】次に、図３（ｃ）に示すように、多結晶シ
リコン膜５に不純物６、例えばホウ素をイオン注入す
る。
リコン膜５に不純物６、例えばホウ素をイオン注入す
る。
【０００９】次に、図３（ｄ）に示すように、ホウ素を
含む多結晶シリコン膜５から酸化膜４を通して熱拡散に
より半導体基板１中にホウ素を導入し、高濃度不純物拡
散層１０を形成する。
含む多結晶シリコン膜５から酸化膜４を通して熱拡散に
より半導体基板１中にホウ素を導入し、高濃度不純物拡
散層１０を形成する。
【００１０】
【発明が解決しようとする課題】しかしながら、上述し
た従来の方法では、ソース／ドレイン領域の全体に均一
に不純物が導入されるため、低濃度の不純物層によりド
レイン電極近傍の電界を緩和させてＭＯＳ型半導体集積
回路の信頼性を高めるいわゆるＬＤＤ構造を製造するこ
とが困難であった。
た従来の方法では、ソース／ドレイン領域の全体に均一
に不純物が導入されるため、低濃度の不純物層によりド
レイン電極近傍の電界を緩和させてＭＯＳ型半導体集積
回路の信頼性を高めるいわゆるＬＤＤ構造を製造するこ
とが困難であった。
【００１１】そこで、本発明は、低濃度及び高濃度のソ
ース／ドレイン拡散層を一度の熱処理により形成するこ
とができ、ひいては、信頼性を低下させずに半導体装置
の微細化を実現することができる半導体装置の製造方法
を提供することを目的とする。
ース／ドレイン拡散層を一度の熱処理により形成するこ
とができ、ひいては、信頼性を低下させずに半導体装置
の微細化を実現することができる半導体装置の製造方法
を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置の製造方法は、半導体基板の上
に第１の絶縁膜を形成する工程と、この第１の絶縁膜の
表面に第１の多結晶シリコン膜を形成する工程と、この
第１の多結晶シリコン膜及び前記第１の絶縁膜を所定の
パターンに加工する工程と、全面に第２の絶縁膜を形成
する工程と、この第２の絶縁膜の上に第２の多結晶シリ
コン膜を形成する工程と、この第２の多結晶シリコン膜
を通したイオン注入により前記第２の絶縁膜中にフッ素
を導入する工程と、少なくとも前記第１の多結晶シリコ
ン膜の上の前記第２の多結晶シリコン膜を除去する工程
と、少なくとも前記第２の多結晶シリコン膜にホウ素を
導入する工程と、前記第２の多結晶シリコン膜から前記
第２の絶縁膜を通してホウ素を前記半導体基板中に導入
すべく熱処理する工程とを有する。
に、本発明の半導体装置の製造方法は、半導体基板の上
に第１の絶縁膜を形成する工程と、この第１の絶縁膜の
表面に第１の多結晶シリコン膜を形成する工程と、この
第１の多結晶シリコン膜及び前記第１の絶縁膜を所定の
パターンに加工する工程と、全面に第２の絶縁膜を形成
する工程と、この第２の絶縁膜の上に第２の多結晶シリ
コン膜を形成する工程と、この第２の多結晶シリコン膜
を通したイオン注入により前記第２の絶縁膜中にフッ素
を導入する工程と、少なくとも前記第１の多結晶シリコ
ン膜の上の前記第２の多結晶シリコン膜を除去する工程
と、少なくとも前記第２の多結晶シリコン膜にホウ素を
導入する工程と、前記第２の多結晶シリコン膜から前記
第２の絶縁膜を通してホウ素を前記半導体基板中に導入
すべく熱処理する工程とを有する。
【００１３】本発明の好ましい態様においては、前記第
１の絶縁膜が熱酸化膜である。
１の絶縁膜が熱酸化膜である。
【００１４】本発明の更に好ましい態様においては、前
記第１の多結晶シリコン膜、前記第２の絶縁膜及び前記
第２の多結晶シリコン膜を夫々気相成長法により形成す
る。
記第１の多結晶シリコン膜、前記第２の絶縁膜及び前記
第２の多結晶シリコン膜を夫々気相成長法により形成す
る。
【００１５】
【作用】本発明の製造方法においては、第２の多結晶シ
リコン膜の膜厚が、パターニングされた第１の多結晶シ
リコン膜の近傍で相対的に大きくなるため、この第２の
多結晶シリコン膜を通して第２の絶縁膜にイオン注入さ
れるフッ素の量が第２の多結晶シリコン膜の近傍で相対
的に少なくなる。従って、その部分では、フッ素による
後のホウ素の拡散促進効果が相対的に小さくなり、この
結果、その部分の下の半導体基板中には相対的に低濃度
の不純物拡散層が形成される。
リコン膜の膜厚が、パターニングされた第１の多結晶シ
リコン膜の近傍で相対的に大きくなるため、この第２の
多結晶シリコン膜を通して第２の絶縁膜にイオン注入さ
れるフッ素の量が第２の多結晶シリコン膜の近傍で相対
的に少なくなる。従って、その部分では、フッ素による
後のホウ素の拡散促進効果が相対的に小さくなり、この
結果、その部分の下の半導体基板中には相対的に低濃度
の不純物拡散層が形成される。
【００１６】
【実施例】以下、本発明を一実施例につき図１及び図２
を参照して説明する。
を参照して説明する。
【００１７】まず、図１（ａ）に示すように、シリコン
からなる半導体基板１の表面に厚さ６〜１８ｎｍ程度の
熱酸化膜２を形成した後、全面に厚さ１００〜３００ｎ
ｍ程度の多結晶シリコン膜３を気相成長法により堆積さ
せる。しかる後、この多結晶シリコン膜３が所望のゲー
ト電極形状となるように、多結晶シリコン膜３及び熱酸
化膜２をパターン形成技術によりパターニングする。
からなる半導体基板１の表面に厚さ６〜１８ｎｍ程度の
熱酸化膜２を形成した後、全面に厚さ１００〜３００ｎ
ｍ程度の多結晶シリコン膜３を気相成長法により堆積さ
せる。しかる後、この多結晶シリコン膜３が所望のゲー
ト電極形状となるように、多結晶シリコン膜３及び熱酸
化膜２をパターン形成技術によりパターニングする。
【００１８】次に、図１（ｂ）に示すように、全面に厚
さ１０〜３０ｎｍ程度のシリコン酸化膜４を気相成長法
により堆積させる。
さ１０〜３０ｎｍ程度のシリコン酸化膜４を気相成長法
により堆積させる。
【００１９】次に、図１（ｃ）に示すように、全面に厚
さ１００〜３００ｎｍ程度の多結晶シリコン膜５を気相
成長法により堆積させる。
さ１００〜３００ｎｍ程度の多結晶シリコン膜５を気相
成長法により堆積させる。
【００２０】次に、図１（ｄ）に示すように、フッ素６
を、その飛程がシリコン酸化膜４中となるように、加速
エネルギー４０〜１５０ＫｅＶ、ドーズ量１×１０14〜
５×１０15／ｃｍ2 程度でイオン注入する。この時、図
示の如く、多結晶シリコン膜５は、多結晶シリコン膜３
からなるゲート電極の近傍（図２（ｃ）にＡ、Ａ′で示
す。）でその外側領域（図２（ｃ）にＢ、Ｂ′で示
す。）よりも垂直方向の厚みが大きいため、領域Ａ、
Ａ′のシリコン酸化膜４中に導入されるフッ素の量は領
域Ｂ、Ｂ′のシリコン酸化膜４中に導入されるフッ素の
量よりも少なくなる。
を、その飛程がシリコン酸化膜４中となるように、加速
エネルギー４０〜１５０ＫｅＶ、ドーズ量１×１０14〜
５×１０15／ｃｍ2 程度でイオン注入する。この時、図
示の如く、多結晶シリコン膜５は、多結晶シリコン膜３
からなるゲート電極の近傍（図２（ｃ）にＡ、Ａ′で示
す。）でその外側領域（図２（ｃ）にＢ、Ｂ′で示
す。）よりも垂直方向の厚みが大きいため、領域Ａ、
Ａ′のシリコン酸化膜４中に導入されるフッ素の量は領
域Ｂ、Ｂ′のシリコン酸化膜４中に導入されるフッ素の
量よりも少なくなる。
【００２１】次に、図２（ａ）に示すように、エッチン
グ速度が多結晶シリコン膜５とほぼ同じであるフォトレ
ジスト７を塗布する。
グ速度が多結晶シリコン膜５とほぼ同じであるフォトレ
ジスト７を塗布する。
【００２２】次に、図２（ｂ）に示すように、シリコン
酸化膜４をストッパーとして全面エッチングを行うこと
により多結晶シリコン膜５をエッチバックし、多結晶シ
リコン膜３からなるゲート電極上の多結晶シリコン膜５
を除去する。この後、必要に応じて、残ったフォトレジ
スト７を除去する。
酸化膜４をストッパーとして全面エッチングを行うこと
により多結晶シリコン膜５をエッチバックし、多結晶シ
リコン膜３からなるゲート電極上の多結晶シリコン膜５
を除去する。この後、必要に応じて、残ったフォトレジ
スト７を除去する。
【００２３】次に、図２（ｃ）に示すように、残った多
結晶シリコン膜５と多結晶シリコン膜３からなるゲート
電極とに、ホウ素８を、加速エネルギー１０〜６０Ｋｅ
Ｖ、ドーズ量１×１０15〜１×１０16／ｃｍ2 程度でイ
オン注入する。
結晶シリコン膜５と多結晶シリコン膜３からなるゲート
電極とに、ホウ素８を、加速エネルギー１０〜６０Ｋｅ
Ｖ、ドーズ量１×１０15〜１×１０16／ｃｍ2 程度でイ
オン注入する。
【００２４】次に、図２（ｄ）に示すように、ランプア
ニールにより１０００〜１１５０℃、１０〜１２０秒間
の熱処理を行い、半導体基板１中に低濃度拡散層９及び
高濃度拡散層１０を夫々形成する。この時、多結晶シリ
コン膜３からなるゲート電極の近傍（領域Ａ、Ａ′）に
おけるシリコン酸化膜４中のフッ素の量がその外側（領
域Ｂ、Ｂ′）におけるシリコン酸化膜４中のフッ素の量
よりも少ないので、領域Ａ、Ａ′におけるフッ素による
ホウ素の拡散促進効果が領域Ｂ、Ｂ′よりも小さくな
り、この結果、領域Ａ、Ａ′における半導体基板１中に
は低濃度拡散層９が形成され、いわゆるＬＤＤ構造のト
ランジスタを形成することができる。
ニールにより１０００〜１１５０℃、１０〜１２０秒間
の熱処理を行い、半導体基板１中に低濃度拡散層９及び
高濃度拡散層１０を夫々形成する。この時、多結晶シリ
コン膜３からなるゲート電極の近傍（領域Ａ、Ａ′）に
おけるシリコン酸化膜４中のフッ素の量がその外側（領
域Ｂ、Ｂ′）におけるシリコン酸化膜４中のフッ素の量
よりも少ないので、領域Ａ、Ａ′におけるフッ素による
ホウ素の拡散促進効果が領域Ｂ、Ｂ′よりも小さくな
り、この結果、領域Ａ、Ａ′における半導体基板１中に
は低濃度拡散層９が形成され、いわゆるＬＤＤ構造のト
ランジスタを形成することができる。
【００２５】なお、上述の実施例では、多結晶シリコン
膜５に不純物であるホウ素を導入する際、同時に多結晶
シリコン膜３からなるゲート電極にもホウ素を導入する
ことが可能となっている。また、上述の実施例では多結
晶シリコン膜５へのホウ素の導入にイオン注入法を用い
たが、半導体基板１を９００〜１０００℃程度の高温に
てホウ素を含む雰囲気に曝すことによりホウ素導入を行
ってもよい。
膜５に不純物であるホウ素を導入する際、同時に多結晶
シリコン膜３からなるゲート電極にもホウ素を導入する
ことが可能となっている。また、上述の実施例では多結
晶シリコン膜５へのホウ素の導入にイオン注入法を用い
たが、半導体基板１を９００〜１０００℃程度の高温に
てホウ素を含む雰囲気に曝すことによりホウ素導入を行
ってもよい。
【００２６】
【発明の効果】本発明によれば、多結晶シリコン膜から
半導体基板中にホウ素を熱拡散して拡散層を形成する
際、下地絶縁膜中のフッ素の量を多結晶シリコン膜から
なるゲート端部でその外側部分よりも少なくすることに
より、そのゲート端部でのフッ素によるホウ素の拡散促
進効果を抑え、ゲート端下部には低濃度拡散層を形成さ
せる。従って、一度の熱処理により高濃度拡散層と低濃
度拡散層を形成することが可能となり、いわゆるＬＤＤ
構造を有する信頼性の高い微細構造の半導体装置を製造
することができる。
半導体基板中にホウ素を熱拡散して拡散層を形成する
際、下地絶縁膜中のフッ素の量を多結晶シリコン膜から
なるゲート端部でその外側部分よりも少なくすることに
より、そのゲート端部でのフッ素によるホウ素の拡散促
進効果を抑え、ゲート端下部には低濃度拡散層を形成さ
せる。従って、一度の熱処理により高濃度拡散層と低濃
度拡散層を形成することが可能となり、いわゆるＬＤＤ
構造を有する信頼性の高い微細構造の半導体装置を製造
することができる。
【図１】本発明の一実施例による半導体装置の製造方法
を工程順に示す概略断面図である。
を工程順に示す概略断面図である。
【図２】本発明の一実施例による半導体装置の製造方法
を工程順に示す概略断面図である。
を工程順に示す概略断面図である。
【図３】従来の半導体装置の製造方法を工程順に示す概
略断面図である。
略断面図である。
１ 半導体基板 ２ 熱酸化膜 ３ 多結晶シリコン膜 ４ シリコン酸化膜 ５ 多結晶シリコン膜 ９ 低濃度拡散層 １０ 高濃度拡散層
Claims (3)
- 【請求項１】 半導体基板の表面に第１の絶縁膜を形成
する工程と、 この第１の絶縁膜の上に第１の多結晶シリコン膜を形成
する工程と、 この第１の多結晶シリコン膜及び前記第１の絶縁膜を所
定のパターンに加工する工程と、 全面に第２の絶縁膜を形成する工程と、 この第２の絶縁膜の上に第２の多結晶シリコン膜を形成
する工程と、 この第２の多結晶シリコン膜を通したイオン注入により
前記第２の絶縁膜中にフッ素を導入する工程と、 少なくとも前記第１の多結晶シリコン膜の上の前記第２
の多結晶シリコン膜を除去する工程と、 少なくとも前記第２の多結晶シリコン膜にホウ素を導入
する工程と、 前記第２の多結晶シリコン膜から前記第２の絶縁膜を通
してホウ素を前記半導体基板中に導入すべく熱処理する
工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記第１の絶縁膜が熱酸化膜であること
を特徴とする請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記第１の多結晶シリコン膜、前記第２
の絶縁膜及び前記第２の多結晶シリコン膜を夫々気相成
長法により形成することを特徴とする請求項１又は２に
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5096890A JPH06291140A (ja) | 1993-03-31 | 1993-03-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5096890A JPH06291140A (ja) | 1993-03-31 | 1993-03-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06291140A true JPH06291140A (ja) | 1994-10-18 |
Family
ID=14176985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5096890A Withdrawn JPH06291140A (ja) | 1993-03-31 | 1993-03-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06291140A (ja) |
-
1993
- 1993-03-31 JP JP5096890A patent/JPH06291140A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100199527B1 (ko) | 약하게 도핑된 드레인(ldd)형의 cmos장치제조방법 | |
| JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
| EP0459398B1 (en) | Manufacturing method of a channel in MOS semiconductor devices | |
| US5851909A (en) | Method of producing semiconductor device using an adsorption layer | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JP3311082B2 (ja) | 半導体装置の製造方法 | |
| JPH06291140A (ja) | 半導体装置の製造方法 | |
| KR100541705B1 (ko) | 반도체소자의 제조방법 | |
| KR100587050B1 (ko) | 반도체 소자의 제조방법 | |
| JP2001196469A (ja) | 半導体装置の製造方法 | |
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| JPH0212960A (ja) | 半導体装置の製造方法 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPH0555232A (ja) | 半導体装置の製造方法 | |
| JPH11150181A (ja) | 半導体装置の製造方法 | |
| JPH02163942A (ja) | Ｍｉｓトランジスタの製造方法 | |
| JPS62273774A (ja) | 電界効果トランジスタの製造方法 | |
| JP3317220B2 (ja) | 半導体装置の製造方法 | |
| JP2626485B2 (ja) | 半導体装置の製造方法 | |
| JPS63240068A (ja) | 半導体装置の製造方法 | |
| JPH04168764A (ja) | 半導体装置の製造方法 | |
| JPH05218069A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPH05291287A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH0226034A (ja) | 半導体装置の製造方法 | |
| JPH05175443A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |