JPH06295926A - 電界効果トランジスタを含む半導体装置 - Google Patents
電界効果トランジスタを含む半導体装置Info
- Publication number
- JPH06295926A JPH06295926A JP5008381A JP838193A JPH06295926A JP H06295926 A JPH06295926 A JP H06295926A JP 5008381 A JP5008381 A JP 5008381A JP 838193 A JP838193 A JP 838193A JP H06295926 A JPH06295926 A JP H06295926A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- channel
- layers
- electron supply
- electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 ゲート耐圧を低下させることなく、ｇｍが高
いＦＥＴを提供する。 【構成】 ｎ−Ａｌ0.15Ｇａ0.85Ａｓ層５から供給され
た電子は、ｉ−Ｉｎ0.2Ｇａ0.8Ａｓ層７ａ，７ｂを走行
する。Ａｌ組成比の違いから、ｉ−Ａｌ0.3Ｇａ0.7Ａｓ
層８ａ，８ｂのポテンシャル障壁の高さは、ｎ−Ａｌ
0.15Ｇａ0.85Ａｓ層５より高くなり、電子のとじ込め効
果が高くなり、ｇｍが増大する。また、ゲート電極４５
が接する半導体層はｉ−Ａｌ0.3Ｇａ0.7Ａｓ層８ｂであ
るので、ゲート耐圧も向上する。
いＦＥＴを提供する。 【構成】 ｎ−Ａｌ0.15Ｇａ0.85Ａｓ層５から供給され
た電子は、ｉ−Ｉｎ0.2Ｇａ0.8Ａｓ層７ａ，７ｂを走行
する。Ａｌ組成比の違いから、ｉ−Ａｌ0.3Ｇａ0.7Ａｓ
層８ａ，８ｂのポテンシャル障壁の高さは、ｎ−Ａｌ
0.15Ｇａ0.85Ａｓ層５より高くなり、電子のとじ込め効
果が高くなり、ｇｍが増大する。また、ゲート電極４５
が接する半導体層はｉ−Ａｌ0.3Ｇａ0.7Ａｓ層８ｂであ
るので、ゲート耐圧も向上する。
Description
【０００１】
【産業上の利用分野】この発明は、高速性を有する半導
体装置に関するものであり、特に相互コンダクタンス向
上に関するものである。
体装置に関するものであり、特に相互コンダクタンス向
上に関するものである。
【０００２】
【従来の技術】特公昭５９−５３７１４号公報には、高
周波特性に優れた高電子移動度トランジスタ（High Ele
ctron Mobility Trangistor：ＨＥＭＴ）が開示されて
いる。ＨＥＭＴは、電子親和力の違いを利用し、電子供
給層からチャネル層に電子を供給し、アンドープの半導
体層で形成されるチャネル層を電子が走行することによ
り、高電子移動度を得ようとするものである。
周波特性に優れた高電子移動度トランジスタ（High Ele
ctron Mobility Trangistor：ＨＥＭＴ）が開示されて
いる。ＨＥＭＴは、電子親和力の違いを利用し、電子供
給層からチャネル層に電子を供給し、アンドープの半導
体層で形成されるチャネル層を電子が走行することによ
り、高電子移動度を得ようとするものである。
【０００３】図５Ａ，Ｂを用いて、ＨＥＭＴについて説
明する。図５Ａに示すように、ＨＥＭＴ４１は、半絶縁
性ＧａＡｓ基板４２上にアンドープＧａＡｓ層４３、ｎ
+型のＡｌＧａＡｓ層４４、ゲート電極４５が順次形成
されている。ＨＥＭＴ４１のエネルギーバンド図を図５
Ｂに示す。このようなエネルギーバンド図となるのは、
ＧａＡｓ層４３よりＡｌＧａＡｓ層４４の方が電子親和
力が小さいので、ＡｌＧａＡｓ層４４の電子がＧａＡｓ
層４３に供給されるためである。供給された電子は、Ａ
ｌＧａＡｓ層４４とＧａＡｓ層界面のアンドープのＧａ
Ａｓ層４３側を走行するため、高電子移動度を得ること
ができる。
明する。図５Ａに示すように、ＨＥＭＴ４１は、半絶縁
性ＧａＡｓ基板４２上にアンドープＧａＡｓ層４３、ｎ
+型のＡｌＧａＡｓ層４４、ゲート電極４５が順次形成
されている。ＨＥＭＴ４１のエネルギーバンド図を図５
Ｂに示す。このようなエネルギーバンド図となるのは、
ＧａＡｓ層４３よりＡｌＧａＡｓ層４４の方が電子親和
力が小さいので、ＡｌＧａＡｓ層４４の電子がＧａＡｓ
層４３に供給されるためである。供給された電子は、Ａ
ｌＧａＡｓ層４４とＧａＡｓ層界面のアンドープのＧａ
Ａｓ層４３側を走行するため、高電子移動度を得ること
ができる。
【０００４】また、特開平１−１７３７６０号公報に
は、ダブルへテロ接合ＦＥＴ３４が開示されている。ダ
ブルへテロ接合ＦＥＴ３４は、ＨＥＭＴの半導体基板側
に、さらに電子供給層であるｎ型のＡｌＧａＡｓ層４７
を設けたものである。ダブルへテロ接合ＦＥＴ３４は、
図５Ｃに示すエネルギーバンド構造をもち、ＧａＡｓ層
４３に供給する電子の面密度を、ＨＥＭＴより増加させ
ることができる。
は、ダブルへテロ接合ＦＥＴ３４が開示されている。ダ
ブルへテロ接合ＦＥＴ３４は、ＨＥＭＴの半導体基板側
に、さらに電子供給層であるｎ型のＡｌＧａＡｓ層４７
を設けたものである。ダブルへテロ接合ＦＥＴ３４は、
図５Ｃに示すエネルギーバンド構造をもち、ＧａＡｓ層
４３に供給する電子の面密度を、ＨＥＭＴより増加させ
ることができる。
【０００５】しかしながら、ダブルへテロ接合ＦＥＴ３
４においては、ＧａＡｓ層４３内で加速された電子の一
部が基板側の電子供給層であるＡｌＧａＡｓ層４７を走
行し、電子移動速度が低下するという問題があった。
４においては、ＧａＡｓ層４３内で加速された電子の一
部が基板側の電子供給層であるＡｌＧａＡｓ層４７を走
行し、電子移動速度が低下するという問題があった。
【０００６】このような問題を解決する為、同公報に
は、ダブルへテロ接合ＦＥＴ３４を改良したダブルへテ
ロ接合ＦＥＴ３５も開示されている。ダブルへテロ接合
ＦＥＴ３５は、ダブルへテロ接合ＦＥＴ３４のｎ型のＡ
ｌＧａＡｓ層４７を薄く形成し、その基板側にアンドー
プＧａＡｓ層４８、ｐ型ＧａＡｓ層４９およびアンドー
プＧａＡｓ層５０を備えている。
は、ダブルへテロ接合ＦＥＴ３４を改良したダブルへテ
ロ接合ＦＥＴ３５も開示されている。ダブルへテロ接合
ＦＥＴ３５は、ダブルへテロ接合ＦＥＴ３４のｎ型のＡ
ｌＧａＡｓ層４７を薄く形成し、その基板側にアンドー
プＧａＡｓ層４８、ｐ型ＧａＡｓ層４９およびアンドー
プＧａＡｓ層５０を備えている。
【０００７】このように、半導体基板側にアンドープＧ
ａＡｓ層４８およびｐ型ＧａＡｓ層４９を設けることよ
り、ダブルへテロ接合ＦＥＴ３５は、図５Ｄに示すエネ
ルギーバンド構造をもつこととなる。したがって、Ｇａ
Ａｓ層４３内で加速された電子の一部が基板側の電子供
給層であるＡｌＧａＡｓ層４７を走行することを防止
し、アンドープＧａＡｓ層４８中を走行させることがで
きる。これにより、電子移動速度の低下を避けることが
できる。
ａＡｓ層４８およびｐ型ＧａＡｓ層４９を設けることよ
り、ダブルへテロ接合ＦＥＴ３５は、図５Ｄに示すエネ
ルギーバンド構造をもつこととなる。したがって、Ｇａ
Ａｓ層４３内で加速された電子の一部が基板側の電子供
給層であるＡｌＧａＡｓ層４７を走行することを防止
し、アンドープＧａＡｓ層４８中を走行させることがで
きる。これにより、電子移動速度の低下を避けることが
できる。
【０００８】
【発明が解決しようとする課題】しかし、上記のような
半導体装置においては、次のような問題があった。いず
れの半導体装置も、ゲート電極４５の下の半導体層は、
電子供給層としての役割を有している為、高濃度のドナ
ー不純物が添加されている。半導体装置の相互コンダク
タンス（ｇm＝（△ＩDS／△Ｖg））を向上させる為に
は、電子供給層であるＡｌＧａＡｓ層４４のドナー不純
物濃度を高くする必要があるが、ＡｌＧａＡｓ層４４の
ドナー不純物濃度を高くすると、ゲートリーク電流の増
大や降伏電圧の低下を招く。すなわち、ゲート耐圧が低
下する。
半導体装置においては、次のような問題があった。いず
れの半導体装置も、ゲート電極４５の下の半導体層は、
電子供給層としての役割を有している為、高濃度のドナ
ー不純物が添加されている。半導体装置の相互コンダク
タンス（ｇm＝（△ＩDS／△Ｖg））を向上させる為に
は、電子供給層であるＡｌＧａＡｓ層４４のドナー不純
物濃度を高くする必要があるが、ＡｌＧａＡｓ層４４の
ドナー不純物濃度を高くすると、ゲートリーク電流の増
大や降伏電圧の低下を招く。すなわち、ゲート耐圧が低
下する。
【０００９】この発明は、上記のような問題点を解決
し、高い電子移動速度をもつとともに、ゲート耐圧を低
下させることなく、相互コンダクタンスを高くすること
ができる半導体装置を提供することを目的とする。
し、高い電子移動速度をもつとともに、ゲート耐圧を低
下させることなく、相互コンダクタンスを高くすること
ができる半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】請求項１にかかる半導体
装置においては、 Ａ）電子供給層、 Ｂ）電子供給層を挟み込むように形成され、電子親和力
が前記電子供給層よりも大きいとともに、ドナー不純物
が添加されていない２つのチャネル層、 Ｃ）前記２つのチャネル層のうち、半導体基板側のチャ
ネル層を第１のチャネル層とし、第１のチャネル層と半
導体基板の間に形成された半導体層であって、電子親和
力が前記電子供給層よりも小さいとともに、ドナー不純
物が添加されていない第１のバリア層、 Ｄ）前記２つのチャネル層のうち、ゲート電極側のチャ
ネル層を第２のチャネル層とし、第２のチャネル層とゲ
ート電極の間に形成された半導体層であって、電子親和
力が前記電子供給層よりも小さいとともに、ドナー不純
物が添加されていない第２のバリア層、を備えていると
ともに前記電子供給層は、ドナー不純物が添加されてい
るとともに、前記第１および前記第２のチャネル層に電
子を供給することにより、全域で電荷空乏層化している
ことを特徴とする。
装置においては、 Ａ）電子供給層、 Ｂ）電子供給層を挟み込むように形成され、電子親和力
が前記電子供給層よりも大きいとともに、ドナー不純物
が添加されていない２つのチャネル層、 Ｃ）前記２つのチャネル層のうち、半導体基板側のチャ
ネル層を第１のチャネル層とし、第１のチャネル層と半
導体基板の間に形成された半導体層であって、電子親和
力が前記電子供給層よりも小さいとともに、ドナー不純
物が添加されていない第１のバリア層、 Ｄ）前記２つのチャネル層のうち、ゲート電極側のチャ
ネル層を第２のチャネル層とし、第２のチャネル層とゲ
ート電極の間に形成された半導体層であって、電子親和
力が前記電子供給層よりも小さいとともに、ドナー不純
物が添加されていない第２のバリア層、を備えていると
ともに前記電子供給層は、ドナー不純物が添加されてい
るとともに、前記第１および前記第２のチャネル層に電
子を供給することにより、全域で電荷空乏層化している
ことを特徴とする。
【００１１】
【作用】請求項１にかかる半導体装置においては、電子
親和力が前記電子供給層よりも大きいとともに、ドナー
不純物が添加されていない２つのチャネル層が電子供給
層を挟み込むように形成されている。また、電子供給層
は、ドナー不純物が添加されているとともに、前記第１
および前記第２のチャネル層に電子を供給することによ
り、全域で電荷空乏層化している。このように、電子供
給層は全域で電荷空乏層化しており、また、電子供給層
から２つのチャネル層に供給された電子は、ドナー不純
物が添加されていないチャネル層を走行するので、電子
の移動度が大きい。
親和力が前記電子供給層よりも大きいとともに、ドナー
不純物が添加されていない２つのチャネル層が電子供給
層を挟み込むように形成されている。また、電子供給層
は、ドナー不純物が添加されているとともに、前記第１
および前記第２のチャネル層に電子を供給することによ
り、全域で電荷空乏層化している。このように、電子供
給層は全域で電荷空乏層化しており、また、電子供給層
から２つのチャネル層に供給された電子は、ドナー不純
物が添加されていないチャネル層を走行するので、電子
の移動度が大きい。
【００１２】また、半導体基板側のチャネル層と半導体
基板の間に、電子親和力が前記電子供給層よりも小さい
とともに、ドナー不純物が添加されていない第１のバリ
ア層が形成され、ゲート電極側のチャネル層と半導体基
板の間に、電子親和力が前記電子供給層よりも小さいと
ともに、ドナー不純物が添加されていない第２のバリア
層が形成されている。したがって、第１及び第２のバリ
ア層は、チャネル層を走行する電子をチャネル層内にと
じ込めることができる。
基板の間に、電子親和力が前記電子供給層よりも小さい
とともに、ドナー不純物が添加されていない第１のバリ
ア層が形成され、ゲート電極側のチャネル層と半導体基
板の間に、電子親和力が前記電子供給層よりも小さいと
ともに、ドナー不純物が添加されていない第２のバリア
層が形成されている。したがって、第１及び第２のバリ
ア層は、チャネル層を走行する電子をチャネル層内にと
じ込めることができる。
【００１３】
【実施例】本発明の一実施例を図面に基づいて説明す
る。
る。
【００１４】［実施例の各部と特許請求の範囲の文言と
の対応］ 「半絶縁性半導体基板」・・・・・・・「半絶縁性Ｇａ
Ａｓ基板４２」 「アクセプタ不純物添加半導体層」・・「ｐ−ＧａＡｓ
層１０」 「第１のバリア層」・・・・・・・・・「ｉ−Ａｌ0.3
Ｇａ0.7Ａｓ層８ａ」 「第１のチャネル層」・・・・・・・・「ｉ−Ｉｎ0.2
Ｇａ0.8Ａｓ層７ａ」 「ドナー不純物不存在領域」・・・・・「ｉ−Ａｌ0.15
Ｇａ0.85Ａｓ層６ａ」 「ドナー不純物存在領域」・・・・・・「ｎ−Ａｌ0.15
Ｇａ0.85Ａｓ層５」 「ドナー不純物不存在領域」・・・・・「ｉ−Ａｌ0.15
Ｇａ0.85Ａｓ層６ｂ」 「第２のチャネル層」・・・・・・・・「ｉ−Ｉｎ0.2
Ｇａ0.8Ａｓ層７ｂ」 「第２のバリア層」・・・・・・・・・「ｉ−Ａｌ0.3
Ｇａ0.7Ａｓ層８ｂ」 「オーミック接触形成層」・・・・・・「ｎ−ＧａＡｓ
層４７」 「不純物注入部」・・・・・・・・・・「Ｓｉイオン注
入層１１，１２」 ［ＦＥＴ１の構造］図２に示すように、ＦＥＴ１におい
ては、半絶縁性半導体基板である半絶縁性ＧａＡｓ基板
４２上に、バッファ層であるアンドープ（以下（ｉ−）
と略す）ＧａＡｓ層４３、アクセプタ不純物添加半導体
層であるＰ−ＧａＡｓ層１０、第１のバリア層であるｉ
−Ａｌ0.3Ｇａ0.7Ａｓ層８ａ、第１のチャネル層である
ｉ−Ｉｎ0.2Ｇａ0.8Ａｓ層７ａ、ドナー不純物不存在領
域であるｉ−Ａｌ0.15Ｇａ0.85Ａｓ層６ａ、ドナー不純
物存在領域であるｎ−Ａｌ0.15Ｇａ0.85Ａｓ層５、ドナ
ー不純物不存在領域であるｉ−Ａｌ0.15Ｇａ0.85Ａｓ層
６ｂ、第２のチャネル層であるｉ−Ｉｎ0.2Ｇａ0.8Ａｓ
層７ｂ、第２のバリア層であるｉ−Ａｌ0.3Ｇａ0.7Ａｓ
層８ｂ、オーミック接触形成層であるｎ−ＧａＡｓ層４
７が順次形成されている。
の対応］ 「半絶縁性半導体基板」・・・・・・・「半絶縁性Ｇａ
Ａｓ基板４２」 「アクセプタ不純物添加半導体層」・・「ｐ−ＧａＡｓ
層１０」 「第１のバリア層」・・・・・・・・・「ｉ−Ａｌ0.3
Ｇａ0.7Ａｓ層８ａ」 「第１のチャネル層」・・・・・・・・「ｉ−Ｉｎ0.2
Ｇａ0.8Ａｓ層７ａ」 「ドナー不純物不存在領域」・・・・・「ｉ−Ａｌ0.15
Ｇａ0.85Ａｓ層６ａ」 「ドナー不純物存在領域」・・・・・・「ｎ−Ａｌ0.15
Ｇａ0.85Ａｓ層５」 「ドナー不純物不存在領域」・・・・・「ｉ−Ａｌ0.15
Ｇａ0.85Ａｓ層６ｂ」 「第２のチャネル層」・・・・・・・・「ｉ−Ｉｎ0.2
Ｇａ0.8Ａｓ層７ｂ」 「第２のバリア層」・・・・・・・・・「ｉ−Ａｌ0.3
Ｇａ0.7Ａｓ層８ｂ」 「オーミック接触形成層」・・・・・・「ｎ−ＧａＡｓ
層４７」 「不純物注入部」・・・・・・・・・・「Ｓｉイオン注
入層１１，１２」 ［ＦＥＴ１の構造］図２に示すように、ＦＥＴ１におい
ては、半絶縁性半導体基板である半絶縁性ＧａＡｓ基板
４２上に、バッファ層であるアンドープ（以下（ｉ−）
と略す）ＧａＡｓ層４３、アクセプタ不純物添加半導体
層であるＰ−ＧａＡｓ層１０、第１のバリア層であるｉ
−Ａｌ0.3Ｇａ0.7Ａｓ層８ａ、第１のチャネル層である
ｉ−Ｉｎ0.2Ｇａ0.8Ａｓ層７ａ、ドナー不純物不存在領
域であるｉ−Ａｌ0.15Ｇａ0.85Ａｓ層６ａ、ドナー不純
物存在領域であるｎ−Ａｌ0.15Ｇａ0.85Ａｓ層５、ドナ
ー不純物不存在領域であるｉ−Ａｌ0.15Ｇａ0.85Ａｓ層
６ｂ、第２のチャネル層であるｉ−Ｉｎ0.2Ｇａ0.8Ａｓ
層７ｂ、第２のバリア層であるｉ−Ａｌ0.3Ｇａ0.7Ａｓ
層８ｂ、オーミック接触形成層であるｎ−ＧａＡｓ層４
７が順次形成されている。
【００１５】ｎ−ＧａＡｓ層４７上には、ソース電極
４、ドレイン電極３がオーミック接触にて形成されてい
る。ソース電極４とドレイン電極３間のｎ−ＧａＡｓ層
４７上はリセス構造をなし、ゲート電極４５が形成され
ている。
４、ドレイン電極３がオーミック接触にて形成されてい
る。ソース電極４とドレイン電極３間のｎ−ＧａＡｓ層
４７上はリセス構造をなし、ゲート電極４５が形成され
ている。
【００１６】なお、本実施例においては、ドナー不純物
不存在領域であるｉ−Ａｌ0.15Ｇａ0.85Ａｓ層６ａ、６
ｂおよびドナー不純物存在領域であるｎ−Ａｌ0.15Ｇａ
0.85Ａｓ層５で電子供給層を形成している。
不存在領域であるｉ−Ａｌ0.15Ｇａ0.85Ａｓ層６ａ、６
ｂおよびドナー不純物存在領域であるｎ−Ａｌ0.15Ｇａ
0.85Ａｓ層５で電子供給層を形成している。
【００１７】図示された各半導体層のデータを以下に示
す。
す。
【００１８】（１）ｉ−ＧａＡｓ層４３について 厚さ：２０００オングストローム （２）ｐ−ＧａＡｓ層１０について 厚さ：３００オングストローム 不純物濃度：１×１０17cm-3 （３）ｉ−Ａｌ0.3Ｇａ0.7Ａｓ層８ａについて 厚さ：２５０オングストローム （４）ｉ−Ｉｎ0.2Ｇａ0.8Ａｓ層７ａについて 厚さ：７０オングストローム （５）ｉ−Ａｌ0.15Ｇａ0.85Ａｓ層６ａについて 厚さ：２０オングストローム （６）ｎ−Ａｌ0.15Ｇａ0.85Ａｓ層５について 厚さ：６０オングストローム 不純物濃度：４×１０18cm-3 （７）ｉ−Ａｌ0.15Ｇａ0.85Ａｓ層６ｂについて 厚さ：２０オングストローム （８）ｉ−Ｉｎ0.2Ｇａ0.8Ａｓ層７ｂについて 厚さ：７０オングストローム （９）ｉ−Ａｌ0.3Ｇａ0.7Ａｓ層８ｂについて 厚さ：１３０オングストローム （１０）ｎ−ＧａＡｓ層４７について 厚さ：３００オングストローム 不純物濃度：５×１０17cm-3 ［ＦＥＴ１の製造方法］本実施例においては、各半導体
層は、分子線エピタキシャル成長（molecularbeam epit
axy：ＭＢＥ）法で形成した。なお、ＭＢＥ法ではなく
ＭＯＣＶＤ（metal organic chemical vapour depositi
on）法で形成してもよい。
層は、分子線エピタキシャル成長（molecularbeam epit
axy：ＭＢＥ）法で形成した。なお、ＭＢＥ法ではなく
ＭＯＣＶＤ（metal organic chemical vapour depositi
on）法で形成してもよい。
【００１９】なお、不純物注入部であるＳｉイオン注入
層１１、１２は、ソース電極４およびドレイン電極３と
ｉ−Ａｌ0.15Ｇａ0.85Ａｓ層６ａ，６ｂとのコンタクト
をとる。したがって、チャネル層を走行する電子をソー
ス電極４およびドレイン電極３を介して取り出すことが
できる。本実施例においては、イオン種：28Ｓｉを加速
エネルギー１５０ＫｅＶ、ドーズ量２×１０13ｃｍ-2の
条件で、基板表面からＳｉ+をイオン注入をすることに
より形成した。
層１１、１２は、ソース電極４およびドレイン電極３と
ｉ−Ａｌ0.15Ｇａ0.85Ａｓ層６ａ，６ｂとのコンタクト
をとる。したがって、チャネル層を走行する電子をソー
ス電極４およびドレイン電極３を介して取り出すことが
できる。本実施例においては、イオン種：28Ｓｉを加速
エネルギー１５０ＫｅＶ、ドーズ量２×１０13ｃｍ-2の
条件で、基板表面からＳｉ+をイオン注入をすることに
より形成した。
【００２０】［ＦＥＴ１のエネルギーバンド］ＦＥＴ１
のエネルギーバンド図を図１に示す。同図に示すように
ｎ−Ａｌ0.15Ｇａ0.85Ａｓ層５から供給された電子は、
ｉ−Ｉｎ0.2Ｇａ0.8Ａｓ層７ａ，７ｂを走行するので、
電子の移動速度が大きい。ｎ−Ａｌ0.15Ｇａ0.85Ａｓ層
５は、ｉ−Ｉｎ0.2Ｇａ0.8Ａｓ層７ａ，７ｂに電子を供
給することにより、全域で電荷空乏層化している。
のエネルギーバンド図を図１に示す。同図に示すように
ｎ−Ａｌ0.15Ｇａ0.85Ａｓ層５から供給された電子は、
ｉ−Ｉｎ0.2Ｇａ0.8Ａｓ層７ａ，７ｂを走行するので、
電子の移動速度が大きい。ｎ−Ａｌ0.15Ｇａ0.85Ａｓ層
５は、ｉ−Ｉｎ0.2Ｇａ0.8Ａｓ層７ａ，７ｂに電子を供
給することにより、全域で電荷空乏層化している。
【００２１】また、Ａｌ組成比は、バリア層であるｉ−
Ａｌ0.3Ｇａ0.7Ａｓ層８ａ，８ｂでは０．３であるのに
対し、電子供給層のドナー不純物存在領域であるｎ−Ａ
ｌ0.15Ｇａ0.85Ａｓ層５では、０．１５である。したが
って、バリア層であるｉ−Ａｌ0.3Ｇａ0.7Ａｓ層８ａ，
８ｂのポテンシャル障壁の高さは電子供給層のドナー不
純物存在領域であるｎ−Ａｌ0.15Ｇａ0.85Ａｓ層５より
高くなり、電子のとじ込め効果を高くできる。したがっ
て、基板側を流れる電流を防止でき、相互コンダクタン
ス（ｇｍ）が増大する。
Ａｌ0.3Ｇａ0.7Ａｓ層８ａ，８ｂでは０．３であるのに
対し、電子供給層のドナー不純物存在領域であるｎ−Ａ
ｌ0.15Ｇａ0.85Ａｓ層５では、０．１５である。したが
って、バリア層であるｉ−Ａｌ0.3Ｇａ0.7Ａｓ層８ａ，
８ｂのポテンシャル障壁の高さは電子供給層のドナー不
純物存在領域であるｎ−Ａｌ0.15Ｇａ0.85Ａｓ層５より
高くなり、電子のとじ込め効果を高くできる。したがっ
て、基板側を流れる電流を防止でき、相互コンダクタン
ス（ｇｍ）が増大する。
【００２２】さらに、ゲート電極４５が接する半導体層
はｉ−Ａｌ0.3Ｇａ0.7Ａｓ層８ｂであるので、ゲート耐
圧が向上する。
はｉ−Ａｌ0.3Ｇａ0.7Ａｓ層８ｂであるので、ゲート耐
圧が向上する。
【００２３】また、ｉ−Ａｌ0.3Ｇａ0.7Ａｓ層８ｂとｉ
−ＧａＡｓ層４３の間に、アクセプタ不純物が添加され
たｐ−ＧａＡｓ層１０が形成されている。したがって、
電子のとじ込め効果をより高くでき、ｇｍをより高くす
ることができる。なお、図１矢印αがＰ−ＧａＡｓ層１
０を形成した場合であり、図１矢印βがＰ−ＧａＡｓ層
１０を形成しない場合を示す。
−ＧａＡｓ層４３の間に、アクセプタ不純物が添加され
たｐ−ＧａＡｓ層１０が形成されている。したがって、
電子のとじ込め効果をより高くでき、ｇｍをより高くす
ることができる。なお、図１矢印αがＰ−ＧａＡｓ層１
０を形成した場合であり、図１矢印βがＰ−ＧａＡｓ層
１０を形成しない場合を示す。
【００２４】また、ドナー不純物不存在領域であるｉ−
Ａｌ0.15Ｇａ0.85Ａｓ層６ａ、６ｂは、ｎ−Ａｌ0.15Ｇ
ａ0.85Ａｓ層５に存在するドナー不純物がｉ−Ｉｎ0.2
Ｇａ0.8Ａｓ層７ａ，７ｂを走行する電子を散乱させる
ことを防止する。したがって、より高い電子速度が得ら
れ、ｇｍの向上を図ることができる。
Ａｌ0.15Ｇａ0.85Ａｓ層６ａ、６ｂは、ｎ−Ａｌ0.15Ｇ
ａ0.85Ａｓ層５に存在するドナー不純物がｉ−Ｉｎ0.2
Ｇａ0.8Ａｓ層７ａ，７ｂを走行する電子を散乱させる
ことを防止する。したがって、より高い電子速度が得ら
れ、ｇｍの向上を図ることができる。
【００２５】なお、本実施例においては、前述したよう
にｎ−Ａｌ0.15Ｇａ0.85Ａｓ層５が６０オングストロー
ムで、ｉ−Ａｌ0.15Ｇａ0.85Ａｓ層６ａ、６ｂは各２０
オングストロームであるので、ｉ−Ｉｎ0.2Ｇａ0.8Ａｓ
層７ａ，７ｂを走行する電子はトンネル効果により結合
し、２つのチャネル層は実質的に１つのチャネルとして
動作する。これにより、ｇｍをより高くすることができ
る。
にｎ−Ａｌ0.15Ｇａ0.85Ａｓ層５が６０オングストロー
ムで、ｉ−Ａｌ0.15Ｇａ0.85Ａｓ層６ａ、６ｂは各２０
オングストロームであるので、ｉ−Ｉｎ0.2Ｇａ0.8Ａｓ
層７ａ，７ｂを走行する電子はトンネル効果により結合
し、２つのチャネル層は実質的に１つのチャネルとして
動作する。これにより、ｇｍをより高くすることができ
る。
【００２６】［他の実施例］図４に、他の実施例である
ＦＥＴ２１を示す。ＦＥＴ２１においては、ドナー不純
物存在領域が、一原子層面にのみ高濃度のドナー不純物
を添加した構造（以下δドープ構造という）をなしてい
る。したがって、電子供給層を薄くすることができ、ド
ナー不純物を添加した層とゲート電極４５との距離を小
さくすることができる。これにより、より高いｇｍを得
ることができる。
ＦＥＴ２１を示す。ＦＥＴ２１においては、ドナー不純
物存在領域が、一原子層面にのみ高濃度のドナー不純物
を添加した構造（以下δドープ構造という）をなしてい
る。したがって、電子供給層を薄くすることができ、ド
ナー不純物を添加した層とゲート電極４５との距離を小
さくすることができる。これにより、より高いｇｍを得
ることができる。
【００２７】なお、本実施例においては、ドナー不純物
としてＳｉ（シリコン）を用いた。また、ｉ−Ａｌ0.15
Ｇａ0.85Ａｓ層６ａ、６ｂの層厚がともに３０オングス
トロームで構成されている点以外はほぼ同様であるの
で、説明は省略する。なお、ドナー不純物存在領域のド
ナー不純物濃度は、３×１０12ｃｍ-2で構成した。
としてＳｉ（シリコン）を用いた。また、ｉ−Ａｌ0.15
Ｇａ0.85Ａｓ層６ａ、６ｂの層厚がともに３０オングス
トロームで構成されている点以外はほぼ同様であるの
で、説明は省略する。なお、ドナー不純物存在領域のド
ナー不純物濃度は、３×１０12ｃｍ-2で構成した。
【００２８】図３に、ＦＥＴ２１のエネルギーバンド図
を示す。同図に示すように、本実施例においても、電子
の移動速度、電子のとじ込め効果、ゲート耐圧の向上、
ｉ−Ｉｎ0.2Ｇａ0.8Ａｓ層７ａ，７ｂを走行する電子の
散乱防止、チャネル層が実質的に１つのチャネルとして
動作する点はＦＥＴ１と同様である。
を示す。同図に示すように、本実施例においても、電子
の移動速度、電子のとじ込め効果、ゲート耐圧の向上、
ｉ−Ｉｎ0.2Ｇａ0.8Ａｓ層７ａ，７ｂを走行する電子の
散乱防止、チャネル層が実質的に１つのチャネルとして
動作する点はＦＥＴ１と同様である。
【００２９】なお、ＦＥＴ２１においては、電子供給層
の厚み（ｉ−Ａｌ0.15Ｇａ0.85Ａｓ層６ａ、６ｂの総厚
み）が約６０オングストロームであるので、ｉ−Ｉｎ
0.2Ｇａ0.8Ａｓ層７ａ，７ｂを走行する電子の散乱を防
止しつつ、より高いトンネル効果も期待できる。また、
δドープ構造であるので、ＭＢＥ法を用いて、容易にド
ナー不純物濃度を高くすることができる。
の厚み（ｉ−Ａｌ0.15Ｇａ0.85Ａｓ層６ａ、６ｂの総厚
み）が約６０オングストロームであるので、ｉ−Ｉｎ
0.2Ｇａ0.8Ａｓ層７ａ，７ｂを走行する電子の散乱を防
止しつつ、より高いトンネル効果も期待できる。また、
δドープ構造であるので、ＭＢＥ法を用いて、容易にド
ナー不純物濃度を高くすることができる。
【００３０】［他の応用例］なお、ＦＥＴ１において
は、ドナー不純物不存在領域であるｉ−Ａｌ0.15Ｇａ0
.85Ａｓ層６ａ、６ｂおよびドナー不純物存在領域であ
るｎ−Ａｌ0.15Ｇａ0.85Ａｓ層５で電子供給層を形成し
たが、電子供給層にドナー不純物不存在領域であるｉ−
Ａｌ0.15Ｇａ0.85Ａｓ層６ａ、６ｂを設けなくともよ
い。これにより、電子供給層の層厚が薄くなりトンネル
効果が発生しやすくなる。
は、ドナー不純物不存在領域であるｉ−Ａｌ0.15Ｇａ0
.85Ａｓ層６ａ、６ｂおよびドナー不純物存在領域であ
るｎ−Ａｌ0.15Ｇａ0.85Ａｓ層５で電子供給層を形成し
たが、電子供給層にドナー不純物不存在領域であるｉ−
Ａｌ0.15Ｇａ0.85Ａｓ層６ａ、６ｂを設けなくともよ
い。これにより、電子供給層の層厚が薄くなりトンネル
効果が発生しやすくなる。
【００３１】また、上記各実施例においては、ゲート電
極４５が接する第２のバリア層に不純物を添加していな
いが、第２のバリア層の全域がゲート電極とのショット
キー接触による電荷空乏層とできる程度のドナー不純物
を、第２のバリア層に添加するようにしてもよい。これ
により、ソース電極４とチャネル層間およびドレイン電
極３とチャネル層間に電流が流れやすくなる。
極４５が接する第２のバリア層に不純物を添加していな
いが、第２のバリア層の全域がゲート電極とのショット
キー接触による電荷空乏層とできる程度のドナー不純物
を、第２のバリア層に添加するようにしてもよい。これ
により、ソース電極４とチャネル層間およびドレイン電
極３とチャネル層間に電流が流れやすくなる。
【００３２】なお、上記各実施例においてはソース電極
４およびドレイン電極３とｉ−Ａｌ0.15Ｇａ0.85Ａｓ層
６ａ，６ｂとのコンタクトをとるためのＳｉイオン注入
層１１、１２を設けているが、上記の様に第２のバリア
層にドナー不純物を添加した場合は、Ｓｉイオン注入層
１１、１２を省略してもよい。これにより、製造工程が
簡素化される。
４およびドレイン電極３とｉ−Ａｌ0.15Ｇａ0.85Ａｓ層
６ａ，６ｂとのコンタクトをとるためのＳｉイオン注入
層１１、１２を設けているが、上記の様に第２のバリア
層にドナー不純物を添加した場合は、Ｓｉイオン注入層
１１、１２を省略してもよい。これにより、製造工程が
簡素化される。
【００３３】また、上記各実施例においては、第１のチ
ャネル層であるｉ−Ｉｎ0.2Ｇａ0.8Ａｓ層７ａおよび第
２のチャネル層であるｉ−Ｉｎ0.2Ｇａ0.8Ａｓ層７ｂに
ついては、同じ材質で構成した。しかし、低電界移動度
においては第１のチャネル層７ａより第２のチャネル層
７ｂの方が大きく、飽和電子速度においては、第２のチ
ャネル層７ｂより第１のチャネル層７ａの方が大きい材
質のものを用いてもよい。これにより、ｇｍがより高い
ＦＥＴを提供することができる。
ャネル層であるｉ−Ｉｎ0.2Ｇａ0.8Ａｓ層７ａおよび第
２のチャネル層であるｉ−Ｉｎ0.2Ｇａ0.8Ａｓ層７ｂに
ついては、同じ材質で構成した。しかし、低電界移動度
においては第１のチャネル層７ａより第２のチャネル層
７ｂの方が大きく、飽和電子速度においては、第２のチ
ャネル層７ｂより第１のチャネル層７ａの方が大きい材
質のものを用いてもよい。これにより、ｇｍがより高い
ＦＥＴを提供することができる。
【００３４】なお、上記各実施例においては、バリア層
をＡｌＧａＡｓで、チャネル層をＩｎＧａＡｓで、電子
供給層をＡｌＧａＡｓで構成したが、これに限ることな
く、チャネル層については、電子親和力が電子供給層よ
りも大きく、バリア層については、電子親和力が電子供
給層よりも小さくものであれば他の組合わせであっても
よい。
をＡｌＧａＡｓで、チャネル層をＩｎＧａＡｓで、電子
供給層をＡｌＧａＡｓで構成したが、これに限ることな
く、チャネル層については、電子親和力が電子供給層よ
りも大きく、バリア層については、電子親和力が電子供
給層よりも小さくものであれば他の組合わせであっても
よい。
【００３５】また、上記各実施例においてはトランジス
タ単体として説明したが、ＦＥＴを含む集積回路、例え
ば高速デジタルＩＣやマイクロ波モノシリック集積回路
として構成してもよい。
タ単体として説明したが、ＦＥＴを含む集積回路、例え
ば高速デジタルＩＣやマイクロ波モノシリック集積回路
として構成してもよい。
【００３６】
【発明の効果】請求項１にかかる半導体装置において
は、電子親和力が前記電子供給層よりも大きいととも
に、ドナー不純物が添加されていない２つのチャネル層
が電子供給層を挟み込むように形成されている。また、
電子供給層は、ドナー不純物が添加されているととも
に、前記第１および前記第２のチャネル層に電子を供給
することにより、全域で電荷空乏層化している。このよ
うに、電子供給層は全域で電荷空乏層化しており、ま
た、電子供給層から２つのチャネル層に供給された電子
が、ドナー不純物が添加されていないチャネル層を走行
するので、電子の移動速度が大きい。
は、電子親和力が前記電子供給層よりも大きいととも
に、ドナー不純物が添加されていない２つのチャネル層
が電子供給層を挟み込むように形成されている。また、
電子供給層は、ドナー不純物が添加されているととも
に、前記第１および前記第２のチャネル層に電子を供給
することにより、全域で電荷空乏層化している。このよ
うに、電子供給層は全域で電荷空乏層化しており、ま
た、電子供給層から２つのチャネル層に供給された電子
が、ドナー不純物が添加されていないチャネル層を走行
するので、電子の移動速度が大きい。
【００３７】また、半導体基板側のチャネル層と半導体
基板の間に、電子親和力が前記電子供給層よりも小さい
とともに、ドナー不純物が添加されていない第１のバリ
ア層が形成され、ゲート電極側のチャネル層と半導体基
板の間に、電子親和力が前記電子供給層よりも小さいと
ともに、ドナー不純物が添加されていない第２のバリア
層が形成されている。したがって、第１及び第２のバリ
ア層は、走行する電子をチャネル層にとじ込め、基板側
の他の半導体層を走行することを防止できる。すなわ
ち、ゲート耐圧を低下させることなく、相互コンダクタ
ンスを高くすることができる半導体装置を提供すること
ができる。
基板の間に、電子親和力が前記電子供給層よりも小さい
とともに、ドナー不純物が添加されていない第１のバリ
ア層が形成され、ゲート電極側のチャネル層と半導体基
板の間に、電子親和力が前記電子供給層よりも小さいと
ともに、ドナー不純物が添加されていない第２のバリア
層が形成されている。したがって、第１及び第２のバリ
ア層は、走行する電子をチャネル層にとじ込め、基板側
の他の半導体層を走行することを防止できる。すなわ
ち、ゲート耐圧を低下させることなく、相互コンダクタ
ンスを高くすることができる半導体装置を提供すること
ができる。
【図１】本発明にかかるＦＥＴ１のエネルギーバンド構
造を示す図である。
造を示す図である。
【図２】ＦＥＴ１の要部断面図である。
【図３】本発明にかかる他の実施例であるＦＥＴ２１の
エネルギーバンド構造を示す図である。
エネルギーバンド構造を示す図である。
【図４】ＦＥＴ２１の要部断面図である。
【図５】従来の半導体を示す図である。ＡはＨＥＭＴの
要部断面図、ＢはＨＥＭＴのエネルギバンド図、Ｃ，Ｄ
はダブルへテロ接合ＦＥＴのエネルギーバンド図であ
る。
要部断面図、ＢはＨＥＭＴのエネルギバンド図、Ｃ，Ｄ
はダブルへテロ接合ＦＥＴのエネルギーバンド図であ
る。
３・・・・・・・ドレイン電極 ４・・・・・・・ソース電極 ５・・・・・・・ｎ−Ａｌ0.15Ｇａ0.85Ａｓ層 ６ａ、６ｂ・・・ｉ−Ａｌ0.15Ｇａ0.85Ａｓ層 ７ａ、７ｂ・・・ｉ−Ｉｎ0.2Ｇａ0.8Ａｓ層 ８ａ、８ｂ・・・ｉ−Ａｌ0.3Ｇａ0.7Ａｓ層 １０・・・・・・ｐ−ＧａＡｓ層 １１、１２・・・Ｓｉイオン注入層 ４２・・・・・・半絶縁性ＧａＡｓ基板 ４３・・・・・・ｉ−ＧａＡｓ層 ４５・・・・・・ゲート電極 ４７・・・・・・ｎ−ＧａＡｓ層
Claims (1)
- 【請求項１】半絶縁性半導体基板上に設けられた複数の
半導体層、 前記複数の半導体層上に設けられたゲート電極、を有す
る半導体装置であって、 前記複数の半導体層は少なくとも、 Ａ）電子供給層、 Ｂ）電子供給層を挟み込むように形成され、電子親和力
が前記電子供給層よりも大きいとともに、ドナー不純物
が添加されていない２つのチャネル層、 Ｃ）前記２つのチャネル層のうち、半導体基板側のチャ
ネル層を第１のチャネル層とし、第１のチャネル層と半
導体基板の間に形成された半導体層であって、電子親和
力が前記電子供給層よりも小さいとともに、ドナー不純
物が添加されていない第１のバリア層、 Ｄ）前記２つのチャネル層のうち、ゲート電極側のチャ
ネル層を第２のチャネル層とし、第２のチャネル層とゲ
ート電極との間に形成された半導体層であって、電子親
和力が前記電子供給層よりも小さいとともに、ドナー不
純物が添加されていない第２のバリア層、を備えている
とともに前記電子供給層は、ドナー不純物が添加されて
いるとともに、前記第１および前記第２のチャネル層に
電子を供給することにより、全域で電荷空乏層化してい
ること、を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5008381A JPH06295926A (ja) | 1993-01-21 | 1993-01-21 | 電界効果トランジスタを含む半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5008381A JPH06295926A (ja) | 1993-01-21 | 1993-01-21 | 電界効果トランジスタを含む半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06295926A true JPH06295926A (ja) | 1994-10-21 |
Family
ID=11691651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5008381A Pending JPH06295926A (ja) | 1993-01-21 | 1993-01-21 | 電界効果トランジスタを含む半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06295926A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023228267A1 (ja) * | 2022-05-24 | 2023-11-30 | 日本電信電話株式会社 | 電界効果トランジスタ |
-
1993
- 1993-01-21 JP JP5008381A patent/JPH06295926A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023228267A1 (ja) * | 2022-05-24 | 2023-11-30 | 日本電信電話株式会社 | 電界効果トランジスタ |
| JPWO2023228267A1 (ja) * | 2022-05-24 | 2023-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0477515B1 (en) | Heterojunction field effect transistor with monolayer in channel region | |
| US5023674A (en) | Field effect transistor | |
| EP0051271B1 (en) | Heterojunction semiconductor device | |
| US5596211A (en) | Field effect transistor having a graded bandgap InGaAsP channel formed of a two-dimensional electron gas | |
| EP0130676B1 (en) | Semiconductor device having a hetero junction | |
| JPH0324782B2 (ja) | ||
| JP3258835B2 (ja) | 電界効果型半導体装置 | |
| US5408111A (en) | Field-effect transistor having a double pulse-doped structure | |
| JPH0328065B2 (ja) | ||
| JPH11214676A (ja) | 半導体装置 | |
| JP2994863B2 (ja) | ヘテロ接合半導体装置 | |
| KR910006698B1 (ko) | 반도체 장치 | |
| JP3054216B2 (ja) | 半導体装置 | |
| JP3021894B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP3304343B2 (ja) | 電界効果トランジスタ | |
| JP3053862B2 (ja) | 半導体装置 | |
| JP2567730B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH06163602A (ja) | 高電子移動度トランジスタ及びその製造方法 | |
| KR970004485B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPS60136380A (ja) | 半導体装置 | |
| JPH0797636B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2679127B2 (ja) | 電界効果トランジスタ | |
| JPH07142511A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JP2728765B2 (ja) | 化合物半導体電界効果トランジスタ |