JPH06309104A - アナログ入出力機能を備えたディジタル制御装置 - Google Patents
アナログ入出力機能を備えたディジタル制御装置Info
- Publication number
- JPH06309104A JPH06309104A JP9267793A JP9267793A JPH06309104A JP H06309104 A JPH06309104 A JP H06309104A JP 9267793 A JP9267793 A JP 9267793A JP 9267793 A JP9267793 A JP 9267793A JP H06309104 A JPH06309104 A JP H06309104A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- digital
- cpu
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 アナログ信号とディジタル信号間の変換誤差
を補正するための調整を自動的に行い、ＣＰＵの負担を
増すことなく補正されたアナログ信号の入出力を行うこ
と。 【構成】 ＣＰＵ11と信号変換手段13，14との間に補正
データを記憶したメモリ18ａを持つ入出力回路18を設
け、アナログ信号の入出力時に前記メモリの補正データ
を読み出してディジタル信号の授受を行う。また、前記
信号変換手段とアナログ信号の授受を行うと共に該アナ
ログ信号に対応するディジタル信号を前記ＣＰＵへ通知
する試験装置４を設け、前記ＣＰＵにより前記補正デー
タを求めて前記メモリへ書き込む。
を補正するための調整を自動的に行い、ＣＰＵの負担を
増すことなく補正されたアナログ信号の入出力を行うこ
と。 【構成】 ＣＰＵ11と信号変換手段13，14との間に補正
データを記憶したメモリ18ａを持つ入出力回路18を設
け、アナログ信号の入出力時に前記メモリの補正データ
を読み出してディジタル信号の授受を行う。また、前記
信号変換手段とアナログ信号の授受を行うと共に該アナ
ログ信号に対応するディジタル信号を前記ＣＰＵへ通知
する試験装置４を設け、前記ＣＰＵにより前記補正デー
タを求めて前記メモリへ書き込む。
Description
【０００１】
【産業上の利用分野】本発明は、アナログ入出力機能を
備えたディジタル制御装置に関する。
備えたディジタル制御装置に関する。
【０００２】
【従来の技術】電圧や電流等のアナログ信号をディジタ
ル信号に変換して処理を行い、また、ディジタル信号を
アナログ信号に変換して出力するディジタル制御装置は
多くの分野で一般的に用いられている。
ル信号に変換して処理を行い、また、ディジタル信号を
アナログ信号に変換して出力するディジタル制御装置は
多くの分野で一般的に用いられている。
【０００３】この種の従来装置の要部構成例を図６
（ａ）に示す。図６（ａ）において、１はディジタル制
御装置で２はその試験装置である。ディジタル制御装置
１は、ディジタルデータを取り込み、処理を行い、ディ
ジタルデータを出力するＣＰＵ11、データの入出力回路
12、アナログ信号をディジタル信号に変換するＡ／Ｄ変
換器13、ディジタル信号をアナログ信号に変換するＤ／
Ａ変換器14、ディジタル信号を外部へ出力するシリアル
伝送インターフェース17等を備えている。上記構成にお
いて、Ａ／Ｄ変換器13に入力されたアナログ信号Ｄa1は
ディジタル信号に変換され入出力回路12を介してＣＰＵ
11に取り込まれる。また、ＣＰＵ11から出力されるディ
ジタル信号は入出力回路12を介してＤ／Ａ変換器14に与
えられアナログ信号Ｄa2に変換されて出力される。この
ようにアナログ信号とディジタル信号との間で相互に変
換を行う場合、アナログ回路の回路定数のばらつきによ
り誤差を生じる場合がある。図６（ｂ）はアナログ信号
とディジタル信号間における変換誤差特性を誇張して示
したもので、理想的な変換特性（Ａ）に対し、実際の変
換特性は（Ｂ）に示すようにオフセット誤差、比例ゲイ
ン誤差を有する特性となる。これらの誤差を補正するた
めＡ／Ｄ変換器13には可変抵抗15，16の接続端子を備
え、この可変抵抗15，16を調節することにより誤差を最
少にしている。Ｄ／Ａ変換器14に対しても同様の補正が
行われる。
（ａ）に示す。図６（ａ）において、１はディジタル制
御装置で２はその試験装置である。ディジタル制御装置
１は、ディジタルデータを取り込み、処理を行い、ディ
ジタルデータを出力するＣＰＵ11、データの入出力回路
12、アナログ信号をディジタル信号に変換するＡ／Ｄ変
換器13、ディジタル信号をアナログ信号に変換するＤ／
Ａ変換器14、ディジタル信号を外部へ出力するシリアル
伝送インターフェース17等を備えている。上記構成にお
いて、Ａ／Ｄ変換器13に入力されたアナログ信号Ｄa1は
ディジタル信号に変換され入出力回路12を介してＣＰＵ
11に取り込まれる。また、ＣＰＵ11から出力されるディ
ジタル信号は入出力回路12を介してＤ／Ａ変換器14に与
えられアナログ信号Ｄa2に変換されて出力される。この
ようにアナログ信号とディジタル信号との間で相互に変
換を行う場合、アナログ回路の回路定数のばらつきによ
り誤差を生じる場合がある。図６（ｂ）はアナログ信号
とディジタル信号間における変換誤差特性を誇張して示
したもので、理想的な変換特性（Ａ）に対し、実際の変
換特性は（Ｂ）に示すようにオフセット誤差、比例ゲイ
ン誤差を有する特性となる。これらの誤差を補正するた
めＡ／Ｄ変換器13には可変抵抗15，16の接続端子を備
え、この可変抵抗15，16を調節することにより誤差を最
少にしている。Ｄ／Ａ変換器14に対しても同様の補正が
行われる。
【０００４】また、別の補正方法として入出力回路12に
Ｅ2 ＰＲＯＭ等の不揮発性メモリ12ａを設け、Ａ／Ｄ変
換器13やＤ／Ａ変換器14に対応して補正計算に必要なオ
フセット誤差や比例ゲイン誤差のデータを書き込んでお
き、Ａ／Ｄ変換器13やＤ／Ａ変換器14に対してデータの
入出力を行う度に不揮発性メモリ12ａから対応する変換
器のデータを取り出して補正計算を行う方法がある。
Ｅ2 ＰＲＯＭ等の不揮発性メモリ12ａを設け、Ａ／Ｄ変
換器13やＤ／Ａ変換器14に対応して補正計算に必要なオ
フセット誤差や比例ゲイン誤差のデータを書き込んでお
き、Ａ／Ｄ変換器13やＤ／Ａ変換器14に対してデータの
入出力を行う度に不揮発性メモリ12ａから対応する変換
器のデータを取り出して補正計算を行う方法がある。
【０００５】
【発明が解決しようとする課題】上記従来の補正方法で
は可変抵抗の接触部の劣化により設定した抵抗値が変化
して誤動作する可能性や、経年変化の心配もあり、また
抵抗値の調整を人手で行わなければならず、電子モジュ
ールの試験・調整の工程を完全に自動化することができ
なかった。
は可変抵抗の接触部の劣化により設定した抵抗値が変化
して誤動作する可能性や、経年変化の心配もあり、また
抵抗値の調整を人手で行わなければならず、電子モジュ
ールの試験・調整の工程を完全に自動化することができ
なかった。
【０００６】また、不揮発性メモリを用いる方法では、
補正のためにＣＰＵの演算処理が必要であり、ＣＰＵの
実行時間が増え本来の制御演算に使える時間が少なくな
る問題があった。
補正のためにＣＰＵの演算処理が必要であり、ＣＰＵの
実行時間が増え本来の制御演算に使える時間が少なくな
る問題があった。
【０００７】本発明は、上記の問題を解決するためにな
されたもので、その目的とするところは、アナログ信号
とデジタル信号間の変換誤差を補正するためのデータを
格納したメモリを使用して調整を行い、可変抵抗が持つ
機械的接触部の劣化による変換誤差の増大と、人手によ
る調整を排除し、かつＣＰＵの実行時間の負担を増やす
ことがないアナログ入出力機能を備えたデジタル制御装
置を提供することにある。
されたもので、その目的とするところは、アナログ信号
とデジタル信号間の変換誤差を補正するためのデータを
格納したメモリを使用して調整を行い、可変抵抗が持つ
機械的接触部の劣化による変換誤差の増大と、人手によ
る調整を排除し、かつＣＰＵの実行時間の負担を増やす
ことがないアナログ入出力機能を備えたデジタル制御装
置を提供することにある。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、ディジタル信号の処理を行うＣＰＵと、
アナログ信号をディジタル信号に変換して入出力を行う
信号変換手段を備えたディジタル制御装置において、前
記ＣＰＵと信号変換手段との間に補正データを記憶した
メモリを持つ入出力回路を設け、アナログ信号の入出力
時に前記メモリの補正データを読み出してディジタル信
号の授受を行う構成とする。
め、本発明は、ディジタル信号の処理を行うＣＰＵと、
アナログ信号をディジタル信号に変換して入出力を行う
信号変換手段を備えたディジタル制御装置において、前
記ＣＰＵと信号変換手段との間に補正データを記憶した
メモリを持つ入出力回路を設け、アナログ信号の入出力
時に前記メモリの補正データを読み出してディジタル信
号の授受を行う構成とする。
【０００９】また、前記信号変換手段とアナログ信号の
授受を行うと共に該アナログ信号に対応するディジタル
信号を前記ＣＰＵへ通知する試験装置を設け、前記ＣＰ
Ｕにより前記データを求めて前記メモリへ書き込む構成
とする。
授受を行うと共に該アナログ信号に対応するディジタル
信号を前記ＣＰＵへ通知する試験装置を設け、前記ＣＰ
Ｕにより前記データを求めて前記メモリへ書き込む構成
とする。
【００１０】また、前記入出力回路には、更にパーソナ
ルコンピュータとの間で前記メモリの読み出し、書き込
みの可能な回路を設けると共に、前記信号変換手段とア
ナログ信号の授受を行うと共に該アナログ信号に対応す
るディジタル信号を前記パーソナルコンピュータへ通知
する試験装置を設け、前記パーソナルコンピュータによ
り前記補正データを求めて前記メモリへ書き込む構成と
する。
ルコンピュータとの間で前記メモリの読み出し、書き込
みの可能な回路を設けると共に、前記信号変換手段とア
ナログ信号の授受を行うと共に該アナログ信号に対応す
るディジタル信号を前記パーソナルコンピュータへ通知
する試験装置を設け、前記パーソナルコンピュータによ
り前記補正データを求めて前記メモリへ書き込む構成と
する。
【００１１】
【作用】上記構成とすることにより、前記入出力回路の
メモリにはアナログ信号とディジタル信号間の変換誤差
を補正する補正データを記憶させ、ＣＰＵ側からアナロ
グ信号の入出力サイクルの中で前記メモリの補正データ
をダイレクトに読み出すことが可能となる。
メモリにはアナログ信号とディジタル信号間の変換誤差
を補正する補正データを記憶させ、ＣＰＵ側からアナロ
グ信号の入出力サイクルの中で前記メモリの補正データ
をダイレクトに読み出すことが可能となる。
【００１２】また、前記試験装置により、複数の理想値
と実測値から前記ＣＰＵがアナログ信号とディジタル信
号間の変換誤差を補正する補正データを計算し前記メモ
リへ書き込むことが可能となる。
と実測値から前記ＣＰＵがアナログ信号とディジタル信
号間の変換誤差を補正する補正データを計算し前記メモ
リへ書き込むことが可能となる。
【００１３】また、上記補正データの計算とメモリへの
書き込みをパーソナルコンピュータを用いて行うことが
可能となりＣＰＵの負担を増やすことなく実施すること
が可能となる。
書き込みをパーソナルコンピュータを用いて行うことが
可能となりＣＰＵの負担を増やすことなく実施すること
が可能となる。
【００１４】
【実施例】本発明の実施例を図１に示す。図１におい
て、３は本発明によるディジタル制御装置、４はこのデ
ィジタル制御装置の調整を行う試験装置である。ＣＰＵ
11、Ａ／Ｄ変換器13、Ｄ／Ａ変換器14、シリアル伝送イ
ンターフェース17は従来のものと同様であるが、データ
の入出力回路18には電気的に書き込みの可能な読出専用
メモリ（Ｅ2 ＰＲＯＭ）18ａ、デコーダ18ｂを含む制御
回路が備えられ、本発明による特別の機能が備えられて
いる。
て、３は本発明によるディジタル制御装置、４はこのデ
ィジタル制御装置の調整を行う試験装置である。ＣＰＵ
11、Ａ／Ｄ変換器13、Ｄ／Ａ変換器14、シリアル伝送イ
ンターフェース17は従来のものと同様であるが、データ
の入出力回路18には電気的に書き込みの可能な読出専用
メモリ（Ｅ2 ＰＲＯＭ）18ａ、デコーダ18ｂを含む制御
回路が備えられ、本発明による特別の機能が備えられて
いる。
【００１５】先ず、アナログ入力（Ａ／Ｄ変換）につい
て図２を用いて説明する。最初にＡ／Ｄ変換器13の変換
誤差を測定するため、試験装置４から基準電圧Ｄa1が出
力され図２（ａ）の太線で示す経路でディジタル量に変
換された実測値ＤinがＣＰＵ11に読み込まれる。この場
合、試験装置４はＡ／Ｄ変換器13が出力すべきディジタ
ル量の理想値をシリアル伝送で別途ＣＰＵ11に読み込ま
せ、実測値と理想値を対で保存する。試験装置４はＡ／
Ｄ変換器13のアナログ入力の許容入力範囲内で値の異な
る複数の基準電圧Ｄa1を順次出力し、それに対する複数
の実測値と理想値を得る。次にＣＰＵ11は、これらのデ
ータを用いて実測値側から見た全範囲のディジタル値に
対応する理想値側のディジタル値を計算し、図２（ｂ）
の太線に示す経路で実測値側から見た全範囲のディジタ
ル値に相当するアドレスを順次指定しながら理想値側の
ディジタル値をメモリ18ａに書き込む。
て図２を用いて説明する。最初にＡ／Ｄ変換器13の変換
誤差を測定するため、試験装置４から基準電圧Ｄa1が出
力され図２（ａ）の太線で示す経路でディジタル量に変
換された実測値ＤinがＣＰＵ11に読み込まれる。この場
合、試験装置４はＡ／Ｄ変換器13が出力すべきディジタ
ル量の理想値をシリアル伝送で別途ＣＰＵ11に読み込ま
せ、実測値と理想値を対で保存する。試験装置４はＡ／
Ｄ変換器13のアナログ入力の許容入力範囲内で値の異な
る複数の基準電圧Ｄa1を順次出力し、それに対する複数
の実測値と理想値を得る。次にＣＰＵ11は、これらのデ
ータを用いて実測値側から見た全範囲のディジタル値に
対応する理想値側のディジタル値を計算し、図２（ｂ）
の太線に示す経路で実測値側から見た全範囲のディジタ
ル値に相当するアドレスを順次指定しながら理想値側の
ディジタル値をメモリ18ａに書き込む。
【００１６】基準電圧が 10.00Ｖと0.00Ｖの２点で行う
場合の理想値と実測値の例を図４（ａ）に示し、２点間
を直線補間しグラフ化したものを図４（ｂ）に示す。同
図において、特性Ａは理想値、特性Ｂは実測値である。
この図４（ｂ）から、理想値をｙ、実測値をｘとしてｙ
＝ａｘ＋ｂの関数式に各データを代入し
場合の理想値と実測値の例を図４（ａ）に示し、２点間
を直線補間しグラフ化したものを図４（ｂ）に示す。同
図において、特性Ａは理想値、特性Ｂは実測値である。
この図４（ｂ）から、理想値をｙ、実測値をｘとしてｙ
＝ａｘ＋ｂの関数式に各データを代入し
【００１７】
【数１】 1000＝ 990ａ＋ｂ （１） ０＝ 10ａ＋ｂ （２） の連立方程式から、定数ａ，ｂが求められ、
【００１８】
【数２】 ｙ＝1000ｘ／（ 990−10）−1000×10／（ 990−10） （３） の理想値ｙと実測値ｘの関係式が得られる。ＣＰＵ11は
上記関係式を得た後、実測値ｘの全範囲（10〜 990）に
対応する理想値ｙの値を、ｘの値をアドレスとしてメモ
リ18ａに書き込む。
上記関係式を得た後、実測値ｘの全範囲（10〜 990）に
対応する理想値ｙの値を、ｘの値をアドレスとしてメモ
リ18ａに書き込む。
【００１９】メモリ18ａに対する書き込みが終了した
後、ＣＰＵ11は図２（ｃ）の太線に示す経路で書き込ん
だデータを読み出し正しく書き込まれたかどうかを確認
し、試験調整のための作業は終了する。
後、ＣＰＵ11は図２（ｃ）の太線に示す経路で書き込ん
だデータを読み出し正しく書き込まれたかどうかを確認
し、試験調整のための作業は終了する。
【００２０】図２（ｄ）の太線で示した経路は、ディジ
タル制御装置３が実際の運転においてアナログ信号を取
り込むときの経路を示したものである。すなわち運転状
態において、ＣＰＵ11がアナログ入力を読み込むとき、
Ａ／Ｄ変換器13の変換データ（実測値）Ｄinをメモリ18
ａのアドレス指定として用い読み出された該当アドレス
のデータ（理想値）をアナログ信号として取り込む。こ
れにより、Ａ／Ｄ変換器13に変換誤差があってもＣＰＵ
11は補正された理想値をアナログ入力して取り込むこと
が可能になる。
タル制御装置３が実際の運転においてアナログ信号を取
り込むときの経路を示したものである。すなわち運転状
態において、ＣＰＵ11がアナログ入力を読み込むとき、
Ａ／Ｄ変換器13の変換データ（実測値）Ｄinをメモリ18
ａのアドレス指定として用い読み出された該当アドレス
のデータ（理想値）をアナログ信号として取り込む。こ
れにより、Ａ／Ｄ変換器13に変換誤差があってもＣＰＵ
11は補正された理想値をアナログ入力して取り込むこと
が可能になる。
【００２１】アナログ出力の場合は、上述のアナログ入
力とはデータの流れが逆になるが補正の方法は同様に行
うことができる。すなわち、ＣＰＵ11は図３（ａ）の太
線の経路でＤ／Ａ変換器14の許容入力範囲内で値の異な
る複数のディジタル値（理想値Ｄout を順次出力し、変
換されたアナログ信号を試験装置４で再びディジタル値
（実測値）に変換しシリアル伝送でＣＰＵ11に送り、Ｃ
ＰＵ11は複数の理想値と実測値をペアで保存する。な
お、試験装置４におけるＡ／Ｄ変換は誤差がなく理想的
な変換が行われるものとする。
力とはデータの流れが逆になるが補正の方法は同様に行
うことができる。すなわち、ＣＰＵ11は図３（ａ）の太
線の経路でＤ／Ａ変換器14の許容入力範囲内で値の異な
る複数のディジタル値（理想値Ｄout を順次出力し、変
換されたアナログ信号を試験装置４で再びディジタル値
（実測値）に変換しシリアル伝送でＣＰＵ11に送り、Ｃ
ＰＵ11は複数の理想値と実測値をペアで保存する。な
お、試験装置４におけるＡ／Ｄ変換は誤差がなく理想的
な変換が行われるものとする。
【００２２】ＣＰＵ11はこれらのデータを用い、前述と
同様にして補正データを計算し、図２（ｂ）の太線経路
でメモリ18ａに書き込み、図２（ｃ）の太線経路で確認
し試験調整を終了する。実運転状態において、アナログ
信号を出力するとき、ＣＰＵ11は図３（ｂ）の太線経路
でディジタル値を出力し、理想値のディジタル値をアド
レス指定としてメモリ18ａから補正されたディジタル値
が出力される。これによりＤ／Ａ変換器14に変換誤差が
あってもＣＰＵ11は理想値に対応したアナログ信号を出
力することが可能になる。
同様にして補正データを計算し、図２（ｂ）の太線経路
でメモリ18ａに書き込み、図２（ｃ）の太線経路で確認
し試験調整を終了する。実運転状態において、アナログ
信号を出力するとき、ＣＰＵ11は図３（ｂ）の太線経路
でディジタル値を出力し、理想値のディジタル値をアド
レス指定としてメモリ18ａから補正されたディジタル値
が出力される。これによりＤ／Ａ変換器14に変換誤差が
あってもＣＰＵ11は理想値に対応したアナログ信号を出
力することが可能になる。
【００２３】本発明は、図５の第２実施例に示すよう
に、補正計算と補正データの書き込みをパーソナルコン
ピュータ５を用いて行うように構成することができる。
この構成によれば試験調整の作業はパーソナルコンピュ
ータ５で行うのでＣＰＵ11は実運転状態において入出力
回路18のゲート制御だけ行えばよく簡潔な構成とするこ
とができる。
に、補正計算と補正データの書き込みをパーソナルコン
ピュータ５を用いて行うように構成することができる。
この構成によれば試験調整の作業はパーソナルコンピュ
ータ５で行うのでＣＰＵ11は実運転状態において入出力
回路18のゲート制御だけ行えばよく簡潔な構成とするこ
とができる。
【００２４】
【発明の効果】本発明によれば、アナログ信号とディジ
タル信号間の変換誤差を補正する補正データを自動的に
メモリに書き込むことが可能になるので人手による調整
が不要となり、試験調整工程を自動化することができ
る。
タル信号間の変換誤差を補正する補正データを自動的に
メモリに書き込むことが可能になるので人手による調整
が不要となり、試験調整工程を自動化することができ
る。
【００２５】また、ＣＰＵの負担を増すことなくアナロ
グ信号の入出力サイクルの中でメモリの補正データを読
み出すことの可能なアナログ入出力機能を備えたディジ
タル制御装置を提供することができる。
グ信号の入出力サイクルの中でメモリの補正データを読
み出すことの可能なアナログ入出力機能を備えたディジ
タル制御装置を提供することができる。
【図１】本発明の一実施例を示す構成図。
【図２】上記実施例の作用を説明するための信号の流れ
を示す図。
を示す図。
【図３】上記実施例の作用を説明するための信号の流れ
を示す図。
を示す図。
【図４】上記実施例における理想値と実測値の一例を示
す図。
す図。
【図５】本発明の第２実施例を示す構成図。
【図６】従来装置の構成図及び信号変換特性図。
３…ディジタル制御装置 ４…試験装置 ５…パーソナルコンピュータ 11…ＣＰＵ 13…Ａ／Ｄ変換器 14…Ｄ／Ａ変換
器 17…シリアル伝送インターフェース 18…入出力回路 18ａ…メモリ
器 17…シリアル伝送インターフェース 18…入出力回路 18ａ…メモリ
Claims (3)
- 【請求項１】 ディジタル信号の処理を行うＣＰＵと、
アナログ信号をディジタル信号に変換して入出力を行う
信号変換手段を備えたディジタル制御装置において、前
記ＣＰＵと信号変換手段との間に補正データを記憶した
メモリを持つ入出力回路を設け、アナログ信号の入出力
時に前記メモリの補正データを読み出してディジタル信
号の授受を行うことを特徴とするアナログ入出力機能を
備えたディジタル制御装置。 - 【請求項２】 請求項１に記載のアナログ入出力機能を
備えたディジタル制御装置において、前記信号変換手段
とアナログ信号の授受を行うと共に該アナログ信号に対
応するディジタル信号を前記ＣＰＵへ通知する試験装置
を設け、前記ＣＰＵにより前記補正データを求めて前記
メモリへ書き込むことを特徴とするアナログ入出力機能
を備えたディジタル制御装置。 - 【請求項３】 請求項１に記載のアナログ入出力機能を
備えたディジタル制御装置において、前記入出力回路に
は、更にパーソナルコンピュータとの間で前記メモリの
読み出し、書き込みの可能な回路を設けると共に、前記
信号変換手段とアナログ信号の授受を行うと共に該アナ
ログ信号に対応するディジタル信号を前記パーソナルコ
ンピュータへ通知する試験装置を設け、前記パーソナル
コンピュータにより前記補正データを求めて前記メモリ
へ書き込むことを特徴とするアナログ入出力機能を備え
たディジタル制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9267793A JPH06309104A (ja) | 1993-04-20 | 1993-04-20 | アナログ入出力機能を備えたディジタル制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9267793A JPH06309104A (ja) | 1993-04-20 | 1993-04-20 | アナログ入出力機能を備えたディジタル制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06309104A true JPH06309104A (ja) | 1994-11-04 |
Family
ID=14061122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9267793A Pending JPH06309104A (ja) | 1993-04-20 | 1993-04-20 | アナログ入出力機能を備えたディジタル制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06309104A (ja) |
-
1993
- 1993-04-20 JP JP9267793A patent/JPH06309104A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3463757B2 (ja) | エンジン制御装置及びこれに用いる空気流量計 | |
| JP2006284375A (ja) | 物理量検出方法及びセンサ装置 | |
| JPH0856160A (ja) | Ａｄコンバータの異常検出装置 | |
| JP3508489B2 (ja) | プログラマブル比較器のキャリブレーション装置 | |
| KR100909660B1 (ko) | 센서측정회로의 오차보정장치 및 그 방법 | |
| JPH06309104A (ja) | アナログ入出力機能を備えたディジタル制御装置 | |
| JPH0212445A (ja) | 記憶装置 | |
| US20040204896A1 (en) | Transducer comprising connected data memory | |
| JP2001174489A (ja) | デジタル電圧計 | |
| WO2022105707A1 (zh) | 电源校准方法和装置、电源系统、电子设备、介质 | |
| JP3389815B2 (ja) | アナログ測定ユニットのデジタルキャリブレーション方法 | |
| JP3884257B2 (ja) | 信号検出方法，その装置，計算機，コンピュータプログラム，記録媒体 | |
| CN119906423A (zh) | 一种模数转换校准系统、方法及设备 | |
| JP2000241202A (ja) | センサ装置 | |
| JP2541438B2 (ja) | 信号入力回路 | |
| JP2624920B2 (ja) | 多現象オシロスコープの垂直増幅器校正装置 | |
| JP3042087B2 (ja) | 可変減衰器 | |
| CN114660345B (zh) | 一种磁粉探伤机的电流自动校验方法 | |
| JPS58115597A (ja) | 測定装置 | |
| JPS5952459B2 (ja) | 多チヤンネルアナログ・ディジタル変換回路 | |
| JPH04915A (ja) | 電子モジュール | |
| JP2002111494A (ja) | 半導体装置及びその方法 | |
| RU1788446C (ru) | Многоканальный измеритель температуры | |
| KR900003065Y1 (ko) | 센서의 신호특성 보상회로 | |
| JPH06120826A (ja) | ディジタル制御装置 |