JPH06309108A - ディスク装置リードライト制御方式 - Google Patents

ディスク装置リードライト制御方式

Info

Publication number
JPH06309108A
JPH06309108A JP11794593A JP11794593A JPH06309108A JP H06309108 A JPH06309108 A JP H06309108A JP 11794593 A JP11794593 A JP 11794593A JP 11794593 A JP11794593 A JP 11794593A JP H06309108 A JPH06309108 A JP H06309108A
Authority
JP
Japan
Prior art keywords
data
address
block
read
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11794593A
Other languages
English (en)
Inventor
Tei Kito
禎 鬼頭
Toshio Nakahigashi
俊夫 中東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11794593A priority Critical patent/JPH06309108A/ja
Publication of JPH06309108A publication Critical patent/JPH06309108A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 ディスク装置中の不連続なブロックに分割し
て書き込まれた全てのファイルデータを先頭のブロック
アドレスを指定する1回の起動により読み出す。 【構成】 制御装置1のライトデータレジスタ1eに、
ブロックに書き込むデータがセットされるデータ格納領
域とその次ぎにデータを書き込むブロックのアドレスが
セットされるアドレス格納領域を設け、前記制御装置1
のリードデータレジスタ1gに、読み出されたデータが
セットされるデータ格納領域と読み出されたブロックの
アドレスがセットされるアドレス格納領域を設け、レジ
スタ1cの示すアドレスへのデータ書き込み時に、書き
込みデータにその次ぎにデータを書き込むブロックのア
ドレスをレジスタ1dより付加して書き込み、読み出し
時には、レジスタ1gに読み出されたブロックのアドレ
スをレジスタ1hにセットし、次ぎに読み出すブロック
のアドレスとしてレジスタ1fにセットする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ファイルデータ書き込
み読み出し制御の方式に関わり、特にディスク装置への
ファイルデータ書き込み読み出し制御方式に関する。
【0002】
【従来の技術】従来は読み出すファイルデータが連続ブ
ロックである場合に、一括転送を行う方式が一般的であ
った。例えば、特開平1−53224公報に開示されて
いるディスク制御装置では、固定長のブロックに分割さ
れたディスク装置の各記憶領域に記憶されたファイルデ
ータを読み出す際にポインタで示された各該当ブロック
の中に連続するブロックがあるかを調べ、連続するブロ
ックがあればそれを一括して読み出すようにしている。
しかし、この様な方式では読み出すファイルデータが常
に連続するブロックに書き込まれている必要があり、不
連続なブロックに書き込まれている場合には1回の起動
でファイルデータ全てを読み出すことが出来ず、何度も
起動し直す必要があった。しかし、制御するデバイスの
データ転送速度が上がる傾向の中で、この起動し直しに
よるハードウェアのオーバヘッドが無視できないものに
なってきている。
【0003】
【発明が解決しようとする課題】本発明の目的は、前記
従来方式の問題点を解決し、ディスク装置の中の不連続
なブロックに分割されて書き込まれたファイルデータを
読み出す場合でも、1回の起動により全てのファイルデ
ータを読み出すことにより、ハードウェアのオーバヘッ
ドを減らして、高速なデータ転送を実現することにあ
る。
【0004】
【課題を解決するための手段】ディスク装置を制御する
制御装置のライトデータレジスタに、ブロックに書き込
むデータがセットされるデータ格納領域とその次ぎにデ
ータを書き込むブロックのアドレスがセットされるアド
レス格納領域を設け、前記制御装置のリードデータレジ
スタに、読み出されたデータがセットされるデータ格納
領域と読み出されたブロックのアドレスがセットされる
アドレス格納領域を設け、書き込み時に、書き込みデー
タにその次ぎにデータを書き込むブロックのアドレスを
付加して書き込み、読み出し時には、読み出されたブロ
ックのアドレスを次ぎに読み出すブロックのアドレスと
することにより、ファイルデータが不連続なブロックに
書き込まれていても先頭のブロックアドレスを指定する
1回の起動で連続的にファイルデータを読み出せるよう
にしている。
【0005】
【作用】前記手段により、データ読み出し時には、先頭
のブロックアドレスを指定して1回データ転送を起動す
ることでファイルデータ全てを読み出すことができ、ハ
ードウェアのオーバヘッドを減らすことができる。
【0006】
【実施例】以下、本発明の実施例を図1〜5により説明
する。図1は本発明の一実施例の構成を示す図である。
図2〜3は実施例における書き込み時の動作を説明する
ための図であり、図4〜5は実施例における読み出し時
の動作を説明するための図である。図1において、制御
装置1は、CPUおよび主記憶装置2にデータバス3を
介して接続されている。また、制御する磁気ディスク記
憶装置4が磁気ディスク記憶装置制御用バス5を介して
接続されている。制御装置1において、データバッファ
1aは主記憶装置2からディスク装置4に書き込むファ
イルデータ、またはディスク装置4から主記憶装置2に
読み出すファイルデータを格納する。ブロックアドレス
テーブル1bはファイルデータを書き込む固定長のブロ
ックに分割されたディスク装置4の各記憶領域のブロッ
クアドレスを格納する。該ブロックアドレスには次ぎに
書き込みをするブロックアドレスを示すポインタが付加
されている。
【0007】ライトブロックアドレスレジスタ1c(以
下、レジスタ1cと記す)は、ファイルデータを書き込
むブロックのアドレスを格納するレジスタで、これが指
し示すブロックに1ブロック分のデータを書き込む。ネ
クストライトブロックアドレスレジスタ1d(以下、レ
ジスタ1dと記す)は、その次に1ブロック分のデータ
を書き込むブロックのアドレスを格納する。ライトデー
タレジスタ1e(以下、レジスタ1eと記す)は、デー
タ格納領域とアドレス格納領域を有し、データバッファ
1aから読み出した1ブロック分のデータをデータ格納
領域に格納し、レジスタ1dから読み出したブロックア
ドレスをアドレス格納領域に格納する。
【0008】リードブロックアドレスレジスタ1f(以
下、レジスタ1fと記す)は、ファイルデータを読み出
すブロックのアドレスを格納するレジスタで、これが指
し示すブロックから1ブロック分のデータを読み出す。
リードデータレジスタ1g(以下、レジスタ1gと記
す)は、データ格納領域とアドレス格納領域を有し、ブ
ロックから読み出したデータをデータ格納領域に、ブロ
ックアドレスをアドレス格納領域にそれぞれ格納する。
ネクストリードブロックアドレスレジスタ1h(以下、
レジスタ1hと記す)は、レジスタ1gのアドレス格納
領域に格納されたブロックアドレスが取り出され、格納
されるレジスタである。先頭リードブロックアドレスレ
ジスタ1i(以下、レジスタ1iと記す)は、予めCP
Uからロードされる1回目にデータを読み出すブロック
のアドレス(先頭リードブロックアドレス)を格納して
おくレジスタである。なお、これらの制御装置1のハー
ドウェアはマイクロプログラムにより制御される。
【0009】以下に図2〜5の動作説明図によって、各
動作を説明する。まず初めに、主記憶装置2からディス
ク装置4にファイルデータを書き込む場合の動作を図2
と図3により説明する。ファイルデータの転送を起動す
る前に、マイクロプログラムにより予めブロックアドレ
ステーブル1bにブロックアドレスを主記憶装置から読
み出し格納しておく。マイクロプログラムがハードウェ
アに対してファイルデータの転送を起動すると、ブロッ
クアドレステーブル1bから予めCPUにより指定され
た1回目にデータを転送するブロックのアドレス(先頭
ブロックアドレス)が読み出されレジスタ1cに格納さ
れる。また同時に、ブロックアドレステーブルから2回
目にデータを転送するブロックのアドレスが読み出され
レジスタ1dに格納される。主記憶装置2からデータバ
ッファ1aに書き込まれたファイルデータから1回目に
転送する1ブロック分のデータが読み出され、レジスタ
1eのデータ格納領域に格納される。同時にレジスタ1
dから2回目にデータ転送するブロックのアドレスが読
み出され、レジスタ1eのアドレス格納領域に格納され
る。レジスタ1eに格納された「1回目の転送データ+
2回目の転送ブロックアドレス」は、レジスタ1cが指
し示すアドレスのブロックに書き込まれる。書き込み終
了後レジスタ1dに格納された2回目にデータを転送す
るブロックのアドレスはレジスタ1cに転送され、レジ
スタ1dにブロックアドレステーブル1bから3回目に
データを転送するブロックのアドレスが格納される(図
2)(1回目のデータ転送終了)。
【0010】次に、主記憶装置2からデータバッファ1
aに書き込まれたファイルデータから2回目に転送する
1ブロック分のデータが読み出され、レジスタ1eのデ
ータ格納領域に格納される。同時にレジスタ1dから3
回目にデータ転送するブロックのアドレスが読み出さ
れ、レジスタ1eのアドレス格納領域に格納される。レ
ジスタ1eに格納された「2回目の転送データ+3回目
の転送ブロックアドレス」は、レジスタ1cが指し示す
アドレスのブロックに書き込まれる。書き込み終了後レ
ジスタ1eに格納された3回目にデータを転送するブロ
ックのアドレスはレジスタ1cに転送され、レジスタ1
dにブロックアドレステーブルから4回目にデータを転
送するブロックのアドレスが格納される(図3)(2回
目のデータ転送終了)。以下同様にして、3回目以降の
データ転送もレジスタ1cが指し示すアドレスのブロッ
クに「データ+次の転送ブロックアドレス」が書き込ま
れる。
【0011】次に、ディスク装置4から主記憶装置2に
ファイルデータを読み出す場合の動作を図4と図5によ
り説明する。マイクロプログラムはファイルデータの転
送を起動する前に、レジスタ1iから先頭リードブロッ
クアドレスを読み出し、予めレジスタ1fに1回目にデ
ータを読み出すブロックのアドレスとして格納してお
く。マイクロプログラムがハードウェアに対してファイ
ルデータの転送を起動すると、レジスタ1fが指し示す
アドレスのブロックから「1回目の転送データ+2回目
の転送ブロックアドレス」がレジスタ1gに転送され
る。レジスタ1gのデータ格納領域から1回目の転送デ
ータが取り出されデータバッファ1aに転送される。同
時にレジスタ1gのアドレス格納領域から2回目の転送
ブロックアドレスがレジスタ1hに転送される。転送終
了後レジスタ1hに格納された2回目の転送ブロックア
ドレスはレジスタ1fに転送される(図4)(1回目の
データ転送終了)。
【0012】次にレジスタ1fが指し示すアドレスのブ
ロックから「2回目の転送データ+3回目の転送ブロッ
クアドレス」がレジスタ1gに転送される。レジスタ1
gのデータ格納領域から2回目の転送データが取り出さ
れデータバッファ1aに転送される。同時に3回目の転
送ブロックアドレスがレジスタ1gのアドレス格納領域
からレジスタ1hに転送される。転送終了後レジスタ1
hに格納された3回目の転送ブロックアドレスはレジス
タ1fに転送される(図5)(2回目のデータ転送終
了)。以下同様にして、3回目以降のデータ転送におい
てもレジスタ1fが指し示すアドレスのブロックから
「データ+次の転送ブロックアドレス」が読み出され
る。
【0013】
【発明の効果】本発明によれば、ディスク装置の中の不
連続なブロックに分割されて書き込まれたファイルデー
タを読み出す場合でも、1回の起動により全てのファイ
ルデータを読み出すことができ、ハードウェアのオーバ
ヘッドを減らすことができる効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例の構成を示す図である。
【図2】本発明の一実施例における書き込み時の動作説
明図である。
【図3】本発明の一実施例における図2に続く書き込み
時の動作説明図である。
【図4】本発明の一実施例における読み出し時の動作説
明図である。
【図5】本発明の一実施例における図4に続く読み出し
時の動作説明図である。
【符号の説明】
1 制御装置 2 主記憶装置 3 データバス 4 磁気ディスク記憶装置 5 磁気ディスク記憶装置制御用バス 6 CPU 1a データバッファ 1b ブロックアドレステーブル 1c ライトブロックアドレスレジスタ 1d ネクストライトブロックアドレスレジスタ 1e ライトデータレジスタ 1f リードブロックアドレスレジスタ 1g リードデータレジスタ 1h ネクストリードブロックアドレスレジスタ 1i 先頭リードブロックアドレスレジスタ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 CPUと、主記憶装置と、ディスク記憶
    装置と、該ディスク記憶装置の制御装置を備え、固定長
    のブロックに分割されたディスク装置の各記憶領域に対
    してファイルデータを書き込み、または各記憶領域から
    ファイルデータを読み出すディスク装置リードライト制
    御方式において、 ディスク装置に書き込むファイルデータがセットされる
    前記制御装置のライトデータレジスタに、ブロックに書
    き込むデータがセットされるデータ格納領域とその次ぎ
    にデータを書き込むブロックのアドレスがセットされる
    アドレス格納領域を設け、 ディスク装置から読み出されたファイルデータがセット
    される前記制御装置のリードデータレジスタに、読み出
    されたデータがセットされるデータ格納領域と読み出さ
    れたブロックのアドレスがセットされるアドレス格納領
    域を設け、 リードデータレジスタのアドレス格納領域にセットされ
    た読み出されたブロックのアドレスを次ぎに読み出すブ
    ロックのアドレスとすることにより、ファイルデータが
    不連続なブロックに書き込まれていても先頭のブロック
    アドレスを指定する1回の起動で連続的にファイルデー
    タを読み出せるようにしたことを特徴とするディスク装
    置リードライト制御方式。
JP11794593A 1993-04-21 1993-04-21 ディスク装置リードライト制御方式 Pending JPH06309108A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11794593A JPH06309108A (ja) 1993-04-21 1993-04-21 ディスク装置リードライト制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11794593A JPH06309108A (ja) 1993-04-21 1993-04-21 ディスク装置リードライト制御方式

Publications (1)

Publication Number Publication Date
JPH06309108A true JPH06309108A (ja) 1994-11-04

Family

ID=14724124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11794593A Pending JPH06309108A (ja) 1993-04-21 1993-04-21 ディスク装置リードライト制御方式

Country Status (1)

Country Link
JP (1) JPH06309108A (ja)

Similar Documents

Publication Publication Date Title
JPH06250906A (ja) 主記憶装置に展開されたデータのバックアップ・リカバリ方式
JPH06309108A (ja) ディスク装置リードライト制御方式
JPH0793101A (ja) データバックアップ装置
JP2917659B2 (ja) 情報処理装置
JPH0222748A (ja) 不揮発生メモリ制御回路
JPH06103217A (ja) データ転送装置
JPS59172186A (ja) キヤツシユ・メモリ制御方式
JPH02133854A (ja) 転送可否メモリにアクセス可能なdmaコントローラ
JPH05298248A (ja) データ転送制御方式
JPS6373458A (ja) 共有メモリアクセス装置
JPH01307857A (ja) 受信バッファ制御方式
JPS61107593A (ja) 磁気バブルメモリ装置
JPH06161944A (ja) Dma制御装置
JPH06314252A (ja) デ−タ転送方式
JPH0293849A (ja) 記録データ転送制御装置
JPH03286348A (ja) ディスクキャッシュ制御方式
JPS63244274A (ja) 画像処理方式
JPH01255889A (ja) 画像メモリインタフエース回路
JPH01284940A (ja) メモリ制御装置
JPS61165136A (ja) バツフアアクセス要求制御方式
JPS61228579A (ja) 画像デ−タ制御方式
JPS60214058A (ja) メモリアクセス制御回路
JPH0512120A (ja) データキヤツシユ制御方式
JPH02165247A (ja) 記憶装置
JP2000010944A (ja) マルチプロセッサディスクアレイ制御装置