JPH06310943A - 周波数変換器 - Google Patents
周波数変換器Info
- Publication number
- JPH06310943A JPH06310943A JP9826793A JP9826793A JPH06310943A JP H06310943 A JPH06310943 A JP H06310943A JP 9826793 A JP9826793 A JP 9826793A JP 9826793 A JP9826793 A JP 9826793A JP H06310943 A JPH06310943 A JP H06310943A
- Authority
- JP
- Japan
- Prior art keywords
- wave
- input
- output
- terminal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 信号波とローカル波の周波数関係に制限を受
けることなく、ローカル波を含む不要波の一部を除去で
きる周波数変換器を提供する。 【構成】 入力用180 °ハイブリッド回路８から出力す
る同一振幅で相互間の位相差が180 °の信号波の一方を
第１のデュアルゲートＦＥＴ２０の第１のゲートに与
え、他方を第２のデュアルゲートＦＥＴ２１の第１のゲ
ートに与える。入力用同相ハイブリッド回路１０から出
力する同一振幅で同位相のローカル波の一方を第１のデ
ュアルゲートＦＥＴ２０の第２のゲートに与え、他方を
第２のデュアルゲートＦＥＴ２１の第２のゲートに与え
る。これら第１，第２のデュアルゲートＦＥＴ２０，２
１で信号波とローカル波とを混合して形成した混合波出
力を出力用180 °ハイブリッド回路２４で合成して、ロ
ーカル波を含む周波数成分ｆirを消去して、希望波出力
を得る。
けることなく、ローカル波を含む不要波の一部を除去で
きる周波数変換器を提供する。 【構成】 入力用180 °ハイブリッド回路８から出力す
る同一振幅で相互間の位相差が180 °の信号波の一方を
第１のデュアルゲートＦＥＴ２０の第１のゲートに与
え、他方を第２のデュアルゲートＦＥＴ２１の第１のゲ
ートに与える。入力用同相ハイブリッド回路１０から出
力する同一振幅で同位相のローカル波の一方を第１のデ
ュアルゲートＦＥＴ２０の第２のゲートに与え、他方を
第２のデュアルゲートＦＥＴ２１の第２のゲートに与え
る。これら第１，第２のデュアルゲートＦＥＴ２０，２
１で信号波とローカル波とを混合して形成した混合波出
力を出力用180 °ハイブリッド回路２４で合成して、ロ
ーカル波を含む周波数成分ｆirを消去して、希望波出力
を得る。
Description
【０００１】
【産業上の利用分野】本発明は、ＵＨＦ帯，マイクロ波
帯，ミリ波帯における通信装置で信号周波数を別の高い
周波数に変換するアップコンバータと呼ばれる周波数変
換器に関するものである。
帯，ミリ波帯における通信装置で信号周波数を別の高い
周波数に変換するアップコンバータと呼ばれる周波数変
換器に関するものである。
【０００２】
【従来の技術】図２は、混合波を形成するための非線形
素子としてデュアルゲートＦＥＴ（デュアルゲート電界
効果トランジスタ）を用いた従来のこの種の周波数変換
器の最も基本的な構成を示したものである。
素子としてデュアルゲートＦＥＴ（デュアルゲート電界
効果トランジスタ）を用いた従来のこの種の周波数変換
器の最も基本的な構成を示したものである。
【０００３】この周波数変換器は、ソース端子Ｓを接地
したデュアルゲートＦＥＴ１を備え、該デュアルゲート
ＦＥＴ１の第１のゲートＧａは一方の入力端２ａに接続
され、該デュアルゲートＦＥＴ１の第２のゲートＧｂは
バンドパスフィルタ３を介して他方の入力端２ｂに接続
されている。また、該デュアルゲートＦＥＴ１の第１，
第２のゲートＧａ，Ｇｂには、第１，第２の直流バイア
ス電源４ａ，４ｂが接続されている。該デュアルゲート
ＦＥＴ１のドレイン端子Ｄは、バンドパスフィルタ５を
介して出力端６に接続されている。該デュアルゲートＦ
ＥＴ１のドレイン端子Ｄには、更に直流バイアス電源７
が接続されている。
したデュアルゲートＦＥＴ１を備え、該デュアルゲート
ＦＥＴ１の第１のゲートＧａは一方の入力端２ａに接続
され、該デュアルゲートＦＥＴ１の第２のゲートＧｂは
バンドパスフィルタ３を介して他方の入力端２ｂに接続
されている。また、該デュアルゲートＦＥＴ１の第１，
第２のゲートＧａ，Ｇｂには、第１，第２の直流バイア
ス電源４ａ，４ｂが接続されている。該デュアルゲート
ＦＥＴ１のドレイン端子Ｄは、バンドパスフィルタ５を
介して出力端６に接続されている。該デュアルゲートＦ
ＥＴ１のドレイン端子Ｄには、更に直流バイアス電源７
が接続されている。
【０００４】このような周波数変換器においては、デュ
アルゲートＦＥＴ１の第１，第２のゲートＧａ，Ｇｂに
信号波ｆs とローカル波ｆl が入力されると、その非線
形特性により下記のような混合波信号ｆM が得られる。
アルゲートＦＥＴ１の第１，第２のゲートＧａ，Ｇｂに
信号波ｆs とローカル波ｆl が入力されると、その非線
形特性により下記のような混合波信号ｆM が得られる。
【０００５】 ｆM ＝±ｍｆs ±ｎｆl 式（１） ここで、ｍとｎは０，１，２，３…からなる整数であ
る。
る。
【０００６】この混合波信号ｆM の状態を図４に示す。
このような混合波信号ｆM の中の不要波のうち、最もレ
ベルが高く、しかも希望波ｆi （＝ｆs ＋ｆl ）に接近
しているのはローカル波ｆl である。
このような混合波信号ｆM の中の不要波のうち、最もレ
ベルが高く、しかも希望波ｆi （＝ｆs ＋ｆl ）に接近
しているのはローカル波ｆl である。
【０００７】デュアルゲートＦＥＴ１のドレイン端子Ｄ
から出力される混合波信号ｆM は、バンドパスフィルタ
５でろ波されて希望波ｆi （＝ｆs ＋ｆl ）が得られ
る。
から出力される混合波信号ｆM は、バンドパスフィルタ
５でろ波されて希望波ｆi （＝ｆs ＋ｆl ）が得られ
る。
【０００８】
【発明が解決しようとする課題】しかしながら、このよ
うにバンドパスフィルタ５を用いて不要波を除去する方
法では、該バンドパスフィルタ５を多段に構成しなけれ
ばならず、大型化とコスト高になる問題点がある。
うにバンドパスフィルタ５を用いて不要波を除去する方
法では、該バンドパスフィルタ５を多段に構成しなけれ
ばならず、大型化とコスト高になる問題点がある。
【０００９】本発明の目的は、信号波とローカル波の周
波数関係に制限を受けることなく、不要波の中で、希望
波に最も接近し、しかもレベルが高いローカル波を含む
不要波の一部を除去できる周波数変換器を提供すること
にある。
波数関係に制限を受けることなく、不要波の中で、希望
波に最も接近し、しかもレベルが高いローカル波を含む
不要波の一部を除去できる周波数変換器を提供すること
にある。
【００１０】
【課題を解決するための手段】上記の目的を達成する本
発明の構成を説明すると、本発明は少なくとも１つの入
力端子と２つの出力端子とを備え、入力端子に信号波が
入力されると、前記２つの出力端子から同一振幅で相互
間の位相差が180 °の前記信号波が出力される構造の入
力用180 °ハイブリッド回路と、少なくとも１つの入力
端子と２つの出力端子とを備え、前記１つの入力端子に
ローカル波が入力されると前記２つの出力端子に同一振
幅で同位相の前記ローカル波を出力する入力用同相ハイ
ブリッド回路と、前記入力用180 °ハイブリッド回路の
一方の出力端子から出力される前記信号波を第１のゲー
トで受け、前記入力用同相ハイブリッド回路の一方の出
力端子から出力される前記ローカル波を第２のゲートで
受ける第１のデュアルゲートＦＥＴとを備え、該第１の
デュアルゲートＦＥＴで前記信号波と前記ローカル波と
の混合波を形成する第１のバランス回路と、前記入力用
180 °ハイブリッド回路の他方の出力端子から出力され
る前記信号波を第１のゲートで受け、前記入力用同相ハ
イブリッド回路の他方の出力端子から出力される前記ロ
ーカル波を第２のゲートで受ける第２のデュアルゲート
ＦＥＴとを備え、該第２のデュアルゲートＦＥＴで前記
信号波と前記ローカル波との混合波を形成する第２のバ
ランス回路と、少なくとも２つの入力端子と１つの出力
端子とを備え、一方の前記入力端子に入力される前記第
１のバランス回路の出力と他方の前記入力端子に入力さ
れる前記第２のバランス回路の出力とを合成して、ロー
カル波を含む周波数成分ｆir ｆir＝±ｍe ｆs ±ｎo ｆl （ここで、ｍe は０，２，４…の偶数、ｎo は０，１，
３…の奇数である。）を消去して、前記ローカル波の周
波数と前記信号波の周波数との和からなる希望波出力を
前記出力端子から得る出力用180 °ハイブリッド回路と
を備えていることを特徴とする。
発明の構成を説明すると、本発明は少なくとも１つの入
力端子と２つの出力端子とを備え、入力端子に信号波が
入力されると、前記２つの出力端子から同一振幅で相互
間の位相差が180 °の前記信号波が出力される構造の入
力用180 °ハイブリッド回路と、少なくとも１つの入力
端子と２つの出力端子とを備え、前記１つの入力端子に
ローカル波が入力されると前記２つの出力端子に同一振
幅で同位相の前記ローカル波を出力する入力用同相ハイ
ブリッド回路と、前記入力用180 °ハイブリッド回路の
一方の出力端子から出力される前記信号波を第１のゲー
トで受け、前記入力用同相ハイブリッド回路の一方の出
力端子から出力される前記ローカル波を第２のゲートで
受ける第１のデュアルゲートＦＥＴとを備え、該第１の
デュアルゲートＦＥＴで前記信号波と前記ローカル波と
の混合波を形成する第１のバランス回路と、前記入力用
180 °ハイブリッド回路の他方の出力端子から出力され
る前記信号波を第１のゲートで受け、前記入力用同相ハ
イブリッド回路の他方の出力端子から出力される前記ロ
ーカル波を第２のゲートで受ける第２のデュアルゲート
ＦＥＴとを備え、該第２のデュアルゲートＦＥＴで前記
信号波と前記ローカル波との混合波を形成する第２のバ
ランス回路と、少なくとも２つの入力端子と１つの出力
端子とを備え、一方の前記入力端子に入力される前記第
１のバランス回路の出力と他方の前記入力端子に入力さ
れる前記第２のバランス回路の出力とを合成して、ロー
カル波を含む周波数成分ｆir ｆir＝±ｍe ｆs ±ｎo ｆl （ここで、ｍe は０，２，４…の偶数、ｎo は０，１，
３…の奇数である。）を消去して、前記ローカル波の周
波数と前記信号波の周波数との和からなる希望波出力を
前記出力端子から得る出力用180 °ハイブリッド回路と
を備えていることを特徴とする。
【００１１】
【作用】このように、信号波は入力用180 °ハイブリッ
ド回路から入力し、ローカル波は入力用同相ハイブリッ
ド回路から入力すると、信号波とローカル波の周波数関
係に制限を受けない周波数変換器となる。
ド回路から入力し、ローカル波は入力用同相ハイブリッ
ド回路から入力すると、信号波とローカル波の周波数関
係に制限を受けない周波数変換器となる。
【００１２】また、この周波数変換器は、２つの出力端
子から同一振幅で相互間の位相差が180 °の信号波を出
力する入力用180 °ハイブリッド回路と、２つの出力端
子から同一振幅で同位相のローカル波を出力する入力用
同相ハイブリッド回路とを用い、該入力用180 °ハイブ
リッド回路の両出力の一方を第１のバランス回路におけ
る第１のデュアルゲートＦＥＴの第１のゲートに与え、
他方を第２のバランス回路における第２のデュアルゲー
トＦＥＴの第１のゲートに与え、該入力用同相ハイブリ
ッド回路の両出力の一方を第１のバランス回路における
第１のデュアルゲートＦＥＴの第２のゲートに与え、他
方を第２のバランス回路における第２のデュアルゲート
ＦＥＴの第２のゲートに与え、これら第１，第２のバラ
ンス回路における第１，第２のデュアルゲートＦＥＴで
前記信号波と前記ローカル波との混合波を形成し、これ
ら第１，第２のバランス回路の各混合波出力を出力用18
0°ハイブリッド回路で合成して、ローカル波を含む不
要波の一部である周波数成分ｆir（＝±ｍe ｆs ±ｎo
ｆl ）を消去して、ローカル波の周波数と信号波の周波
数との和からなる希望波出力を得るようにしたので、希
望波ｆi （＝ｆs ＋ｆl ）に最も接近し、しかもデュア
ルゲートＦＥＴの増幅作用によりレベルが高くなったロ
ーカル波を含む不要波の一部である周波数成分ｆirを除
去した、不要波成分のより少ない希望波出力を容易に得
ることができる。
子から同一振幅で相互間の位相差が180 °の信号波を出
力する入力用180 °ハイブリッド回路と、２つの出力端
子から同一振幅で同位相のローカル波を出力する入力用
同相ハイブリッド回路とを用い、該入力用180 °ハイブ
リッド回路の両出力の一方を第１のバランス回路におけ
る第１のデュアルゲートＦＥＴの第１のゲートに与え、
他方を第２のバランス回路における第２のデュアルゲー
トＦＥＴの第１のゲートに与え、該入力用同相ハイブリ
ッド回路の両出力の一方を第１のバランス回路における
第１のデュアルゲートＦＥＴの第２のゲートに与え、他
方を第２のバランス回路における第２のデュアルゲート
ＦＥＴの第２のゲートに与え、これら第１，第２のバラ
ンス回路における第１，第２のデュアルゲートＦＥＴで
前記信号波と前記ローカル波との混合波を形成し、これ
ら第１，第２のバランス回路の各混合波出力を出力用18
0°ハイブリッド回路で合成して、ローカル波を含む不
要波の一部である周波数成分ｆir（＝±ｍe ｆs ±ｎo
ｆl ）を消去して、ローカル波の周波数と信号波の周波
数との和からなる希望波出力を得るようにしたので、希
望波ｆi （＝ｆs ＋ｆl ）に最も接近し、しかもデュア
ルゲートＦＥＴの増幅作用によりレベルが高くなったロ
ーカル波を含む不要波の一部である周波数成分ｆirを除
去した、不要波成分のより少ない希望波出力を容易に得
ることができる。
【００１３】特に、第１，第２のバランス回路では、非
線形素子としてデュアルゲートＦＥＴを用いているの
で、これら第１，第２のバランス回路に入力用180 °ハ
イブリッド回路と入力用同相ハイブリッド回路とからそ
れぞれ信号波とローカル波とを入力する合波回路が不要
になり、このため第１，第２のバランス回路の回路構成
がその分だけ簡単になり、コストダウンと小型化を図る
ことができる。
線形素子としてデュアルゲートＦＥＴを用いているの
で、これら第１，第２のバランス回路に入力用180 °ハ
イブリッド回路と入力用同相ハイブリッド回路とからそ
れぞれ信号波とローカル波とを入力する合波回路が不要
になり、このため第１，第２のバランス回路の回路構成
がその分だけ簡単になり、コストダウンと小型化を図る
ことができる。
【００１４】
【実施例】図１は、本発明に係る周波数変換器の一実施
例を示したものである。本実施例の周波数変換器は、入
力側に、ラットレースリングと呼ばれる入力用180 °ハ
イブリッド回路８を備えている。該入力用180 °ハイブ
リッド回路８は、第１，第２，第３，第４の端子８ａ〜
８ｄを有し、隣り合うこれら端子８ａ〜８ｄ間の線路長
がそれぞれ電気角で90°、第４の端子８ｄと第１の端子
８ａ間の線路長が電気角で270 °となっており、第３の
端子８ｃが無反射終端抵抗器９で無反射終端されてい
て、第１の端子８ａに信号波ｆs が入力されると、第２
の端子８ｂと第４の端子８ｄとから同振幅で相互間の位
相差が180 °の信号波ｆs が出力される構造になってい
る。該入力用180 °ハイブリッド回路８の一方の出力端
子である第２の端子８ｂは、第１のバランス回路１２の
第１の入力端子１２ａに接続され、他方の出力端子であ
る第４の端子８ｄは第２のバランス回路１３の第１の入
力端子１３ａに接続されている。
例を示したものである。本実施例の周波数変換器は、入
力側に、ラットレースリングと呼ばれる入力用180 °ハ
イブリッド回路８を備えている。該入力用180 °ハイブ
リッド回路８は、第１，第２，第３，第４の端子８ａ〜
８ｄを有し、隣り合うこれら端子８ａ〜８ｄ間の線路長
がそれぞれ電気角で90°、第４の端子８ｄと第１の端子
８ａ間の線路長が電気角で270 °となっており、第３の
端子８ｃが無反射終端抵抗器９で無反射終端されてい
て、第１の端子８ａに信号波ｆs が入力されると、第２
の端子８ｂと第４の端子８ｄとから同振幅で相互間の位
相差が180 °の信号波ｆs が出力される構造になってい
る。該入力用180 °ハイブリッド回路８の一方の出力端
子である第２の端子８ｂは、第１のバランス回路１２の
第１の入力端子１２ａに接続され、他方の出力端子であ
る第４の端子８ｄは第２のバランス回路１３の第１の入
力端子１３ａに接続されている。
【００１５】また、本実施例の周波数変換器は、入力側
に、ウイルキンソン形分配器と呼ばれる入力用同相ハイ
ブリッド回路１０を備えている。該入力用同相ハイブリ
ッド回路１０は、入力端子として作用する第１の端子１
０ａと、出力端子として作用する第２，第３の端子１０
ｂ，１０ｃとを有し、第１の端子１０ａから第２，第３
の各端子１０ｂ，１０ｃに対する線路長がそれぞれ電気
角で90°となっており、第２の端子１０ｂと第３の端子
１０ｃとの間に抵抗１１が接続されていて、第１の端子
１０ａにローカル波ｆl が入力されると、第２の端子１
０ｂと第３の端子１０ｃとから同一振幅で、同相位相の
ローカル波ｆl が出力される構造になっている。該入力
用同相ハイブリッド回路１０の一方の出力端子である第
２の端子１０ｂは、第１のバランス回路１２の第２の入
力端子１２ｂに接続され、他方の出力端子である第３の
端子８ｃは第２のバランス回路１３の第２の入力端子１
３ｂに接続されている。
に、ウイルキンソン形分配器と呼ばれる入力用同相ハイ
ブリッド回路１０を備えている。該入力用同相ハイブリ
ッド回路１０は、入力端子として作用する第１の端子１
０ａと、出力端子として作用する第２，第３の端子１０
ｂ，１０ｃとを有し、第１の端子１０ａから第２，第３
の各端子１０ｂ，１０ｃに対する線路長がそれぞれ電気
角で90°となっており、第２の端子１０ｂと第３の端子
１０ｃとの間に抵抗１１が接続されていて、第１の端子
１０ａにローカル波ｆl が入力されると、第２の端子１
０ｂと第３の端子１０ｃとから同一振幅で、同相位相の
ローカル波ｆl が出力される構造になっている。該入力
用同相ハイブリッド回路１０の一方の出力端子である第
２の端子１０ｂは、第１のバランス回路１２の第２の入
力端子１２ｂに接続され、他方の出力端子である第３の
端子８ｃは第２のバランス回路１３の第２の入力端子１
３ｂに接続されている。
【００１６】第１，第２のバランス回路１２，１３は、
その第１の入力端子１２ａ，１３ａに接続された第１の
ゲート用バイアス回路を含む信号波整合回路１４，１５
と、その第２の入力端子１２ｂ，１３ｂに接続されたロ
ーカル波通過用バンドパスフィルタ１６，１７と、該ロ
ーカル波通過用バンドパスフィルタ１６，１７に接続さ
れた第２のゲート用バイアス回路を含むローカル波整合
回路１８，１９と、第１のゲートＧａが信号波整合回路
１４，１５に接続されると共に第２のゲートＧｂがロー
カル波整合回路１８，１９に接続され且つソースＳが接
地された第１，第２のデュアルゲートＦＥＴ２０，２１
と、ハイパスフィルタ及びドレイン用バイアス回路を含
み該第１，第２のデュアルゲートＦＥＴ２０，２１のド
レインＤに接続された出力整合回路２２，２３とを備え
て構成されている。このような第１，第２のバランス回
路１２，１３では、第１，第２のデュアルゲートＦＥＴ
２０，２１によりローカル波ｆl と信号波ｆs との混合
波が形成されるようになっている。
その第１の入力端子１２ａ，１３ａに接続された第１の
ゲート用バイアス回路を含む信号波整合回路１４，１５
と、その第２の入力端子１２ｂ，１３ｂに接続されたロ
ーカル波通過用バンドパスフィルタ１６，１７と、該ロ
ーカル波通過用バンドパスフィルタ１６，１７に接続さ
れた第２のゲート用バイアス回路を含むローカル波整合
回路１８，１９と、第１のゲートＧａが信号波整合回路
１４，１５に接続されると共に第２のゲートＧｂがロー
カル波整合回路１８，１９に接続され且つソースＳが接
地された第１，第２のデュアルゲートＦＥＴ２０，２１
と、ハイパスフィルタ及びドレイン用バイアス回路を含
み該第１，第２のデュアルゲートＦＥＴ２０，２１のド
レインＤに接続された出力整合回路２２，２３とを備え
て構成されている。このような第１，第２のバランス回
路１２，１３では、第１，第２のデュアルゲートＦＥＴ
２０，２１によりローカル波ｆl と信号波ｆs との混合
波が形成されるようになっている。
【００１７】本実施例の周波数変換器は、出力側にも、
ラットレースリングと呼ばれる出力用180 °ハイブリッ
ド回路２４を備えている。該出力用180 °ハイブリッド
回路２４は、前述したと同様に、第１，第２，第３，第
４の端子２４ａ〜２４ｄを有し、隣り合うこれら第１，
第２，第３，第４の端子２４ａ〜２４ｄ間の線路長がそ
れぞれ電気角で90°、第４の端子２４ｄと第１の端子２
４ａ間の線路長が電気角で270 °となっており、第３の
端子２４ｃに無反射終端抵抗器２５が接続された構造に
なっている。この出力用180 °ハイブリッド回路２４の
第２の端子２４ｂは第１のバランス回路１２の出力端に
接続され、第４の端子２４ｄは第２のバランス回路１３
の出力端に接続されている。
ラットレースリングと呼ばれる出力用180 °ハイブリッ
ド回路２４を備えている。該出力用180 °ハイブリッド
回路２４は、前述したと同様に、第１，第２，第３，第
４の端子２４ａ〜２４ｄを有し、隣り合うこれら第１，
第２，第３，第４の端子２４ａ〜２４ｄ間の線路長がそ
れぞれ電気角で90°、第４の端子２４ｄと第１の端子２
４ａ間の線路長が電気角で270 °となっており、第３の
端子２４ｃに無反射終端抵抗器２５が接続された構造に
なっている。この出力用180 °ハイブリッド回路２４の
第２の端子２４ｂは第１のバランス回路１２の出力端に
接続され、第４の端子２４ｄは第２のバランス回路１３
の出力端に接続されている。
【００１８】このような周波数変換器においては、入力
用180 °ハイブリッド回路８の第１の端子８ａに信号波
ｆs が入力されると、第２の端子８ｂと第４の端子８ｄ
には同一振幅で、相互間の位相差が180 °（逆位相）の
信号波ｆs が出力される。第２の端子８ｂから出力され
る信号波ｆs は第１のバランス回路１２の第１の入力端
子１２ａに入力され、第４の端子８ｄから出力される信
号波ｆs は第２のバランス回路１３の第１の入力端子１
３ａに入力される。
用180 °ハイブリッド回路８の第１の端子８ａに信号波
ｆs が入力されると、第２の端子８ｂと第４の端子８ｄ
には同一振幅で、相互間の位相差が180 °（逆位相）の
信号波ｆs が出力される。第２の端子８ｂから出力され
る信号波ｆs は第１のバランス回路１２の第１の入力端
子１２ａに入力され、第４の端子８ｄから出力される信
号波ｆs は第２のバランス回路１３の第１の入力端子１
３ａに入力される。
【００１９】また、入力用同相ハイブリッド回路１０の
第１の端子１０ａにローカル波ｆlが入力されると、第
２の端子１０ｂと第３の端子１０ｃとから同一振幅で、
同相位相のローカル波ｆl が出力される。第２の端子１
０ｂから出力されるローカル波ｆl は第１のバランス回
路１２の第２の入力端子１２ｂに入力され、第３の端子
８ｃから出力される信号波ｆs は第２のバランス回路１
３の第２の入力端子１３ｂに入力される。
第１の端子１０ａにローカル波ｆlが入力されると、第
２の端子１０ｂと第３の端子１０ｃとから同一振幅で、
同相位相のローカル波ｆl が出力される。第２の端子１
０ｂから出力されるローカル波ｆl は第１のバランス回
路１２の第２の入力端子１２ｂに入力され、第３の端子
８ｃから出力される信号波ｆs は第２のバランス回路１
３の第２の入力端子１３ｂに入力される。
【００２０】第１，第２のバランス回路１２，１３の第
１の入力端子１２ａ，１３ａに入力された信号波ｆ
s は、信号波整合回路１４，１５で整合作用を受けて第
１，第２のデュアルゲートＦＥＴ２０，２１の第１のゲ
ートＧａに入力される。
１の入力端子１２ａ，１３ａに入力された信号波ｆ
s は、信号波整合回路１４，１５で整合作用を受けて第
１，第２のデュアルゲートＦＥＴ２０，２１の第１のゲ
ートＧａに入力される。
【００２１】第１，第２のバランス回路１２，１３の第
２の入力端子１２ｂ，１３ｂに入力されたローカル波ｆ
l は、ローカル波通過用バンドパスフィルタ１６，１７
を経てローカル波整合回路１８，１９で整合作用を受け
て第１，第２のデュアルゲートＦＥＴ２０，２１の第２
のゲートＧｂに入力される。
２の入力端子１２ｂ，１３ｂに入力されたローカル波ｆ
l は、ローカル波通過用バンドパスフィルタ１６，１７
を経てローカル波整合回路１８，１９で整合作用を受け
て第１，第２のデュアルゲートＦＥＴ２０，２１の第２
のゲートＧｂに入力される。
【００２２】これにより第１，第２のデュアルゲートＦ
ＥＴ２０，２１の周波数変換作用によって式（１）に示
す混合波信号ｆM （＝±ｍｆs ±ｎｆl ）がそれぞれ得
られる。
ＥＴ２０，２１の周波数変換作用によって式（１）に示
す混合波信号ｆM （＝±ｍｆs ±ｎｆl ）がそれぞれ得
られる。
【００２３】得られた混合波信号ｆM は、ハイパスフィ
ルタ及びドレイン用バイアス回路を含む出力整合回路２
２，２３の各ハイパスフィルタにより、そのカットオフ
周波数より低い周波数成分は大きな減衰を受け、他の周
波数成分は希望波ｆi （＝ｆs ＋ｆl ）を中心に整合作
用を受けて出力用180 °ハイブリッド回路２４の第２の
端子２４ｂと第４の端子２４ｄに注入される。
ルタ及びドレイン用バイアス回路を含む出力整合回路２
２，２３の各ハイパスフィルタにより、そのカットオフ
周波数より低い周波数成分は大きな減衰を受け、他の周
波数成分は希望波ｆi （＝ｆs ＋ｆl ）を中心に整合作
用を受けて出力用180 °ハイブリッド回路２４の第２の
端子２４ｂと第４の端子２４ｄに注入される。
【００２４】この場合、第１，第２のバランス回路１
２，１３は、その性能がほぼ同じになっているので、出
力用180 °ハイブリッド回路２４の第３の端子２４ｃを
無反射終端抵抗器２５で無反射終端することにより、該
出力用180 °ハイブリッド回路２４の第２，第４の端子
２４ｂ，２４ｄに入力された周波数成分のうち、式
（２）に示す周波数成分ｆir（＝±ｍe ｆs ±ｎ
o ｆl ）は、同相合成端である第３の端子２４ｃの無反
射終端抵抗器２５により消費され、逆位相合成端である
第１の端子２４ａには出力されない。
２，１３は、その性能がほぼ同じになっているので、出
力用180 °ハイブリッド回路２４の第３の端子２４ｃを
無反射終端抵抗器２５で無反射終端することにより、該
出力用180 °ハイブリッド回路２４の第２，第４の端子
２４ｂ，２４ｄに入力された周波数成分のうち、式
（２）に示す周波数成分ｆir（＝±ｍe ｆs ±ｎ
o ｆl ）は、同相合成端である第３の端子２４ｃの無反
射終端抵抗器２５により消費され、逆位相合成端である
第１の端子２４ａには出力されない。
【００２５】一方、希望波ｆi （＝ｆs ＋ｆl ）と式
（２）に示す周波数成分ｆir（＝±ｍe ｆs ±ｎ
o ｆl ）以外の不要波は、逆位相合成端である第１の端
子２４ａから出力される。
（２）に示す周波数成分ｆir（＝±ｍe ｆs ±ｎ
o ｆl ）以外の不要波は、逆位相合成端である第１の端
子２４ａから出力される。
【００２６】このような周波数変換器は、信号波ｆs は
入力用180 °ハイブリッド回路８から入力し、ローカル
波ｆl は入力用同相ハイブリッド回路１０から入力する
ので、信号波ｆs とローカル波ｆl の周波数関係に制限
を受けるこくなく、不要波の中で、希望波ｆi に最も接
近し、しかもレベルが高いローカル波ｆl を含む不要波
の一部を除去できる周波数変換器を提供することができ
る。
入力用180 °ハイブリッド回路８から入力し、ローカル
波ｆl は入力用同相ハイブリッド回路１０から入力する
ので、信号波ｆs とローカル波ｆl の周波数関係に制限
を受けるこくなく、不要波の中で、希望波ｆi に最も接
近し、しかもレベルが高いローカル波ｆl を含む不要波
の一部を除去できる周波数変換器を提供することができ
る。
【００２７】このような周波数変換器は、小形化と低価
格化が要求されるマイクロ波集積回路（ＭＩＣ）やマイ
クロ波モノシリック集積回路（ＭＭＩＣ）で装置を構成
する際、前述した外部フィルタが小形及び簡易形で良い
という利点がある。
格化が要求されるマイクロ波集積回路（ＭＩＣ）やマイ
クロ波モノシリック集積回路（ＭＭＩＣ）で装置を構成
する際、前述した外部フィルタが小形及び簡易形で良い
という利点がある。
【００２８】また、各180 °ハイブリッド回路は、ラッ
トレースリングに限らず、マジックＴやトロイダルコア
を用いたバラン等を用いることもできる。
トレースリングに限らず、マジックＴやトロイダルコア
を用いたバラン等を用いることもできる。
【００２９】また、入力用同相ハイブリッド回路１０と
しては、ウイルキンソン形分配器に限らず、例えば図示
の入力用180 °ハイブリッド回路８をもう１個使用して
代用させることができる。この場合には、その第３の端
子８ｃを入力端子とし、その第２，第４の端し８ｂ，８
ｄを２つの出力端子とし、第１の端子８ａに無反射終端
抵抗器９を接続すればよい。
しては、ウイルキンソン形分配器に限らず、例えば図示
の入力用180 °ハイブリッド回路８をもう１個使用して
代用させることができる。この場合には、その第３の端
子８ｃを入力端子とし、その第２，第４の端し８ｂ，８
ｄを２つの出力端子とし、第１の端子８ａに無反射終端
抵抗器９を接続すればよい。
【００３０】
【発明の効果】以上説明したように本発明に係る周波数
変換器によれば、下記のような優れた効果を得ることが
できる。
変換器によれば、下記のような優れた効果を得ることが
できる。
【００３１】（Ａ）信号波は入力用180 °ハイブリッド
回路から入力し、ローカル波は入力用同相ハイブリッド
回路から入力するので、信号波とローカル波の周波数関
係に制限を受けない周波数変換器を提供することができ
る。
回路から入力し、ローカル波は入力用同相ハイブリッド
回路から入力するので、信号波とローカル波の周波数関
係に制限を受けない周波数変換器を提供することができ
る。
【００３２】（Ｂ）また、この周波数変換器は、２つの
出力端子から同一振幅で相互間の位相差が180 °の信号
波を出力する入力用180 °ハイブリッド回路と、２つの
出力端子から同一振幅で同位相のローカル波を出力する
入力用同相ハイブリッド回路とを用い、該入力用180 °
ハイブリッド回路の両出力の一方を第１のバランス回路
における第１のデュアルゲートＦＥＴの第１のゲートに
与え、他方を第２のバランス回路における第２のデュア
ルゲートＦＥＴの第１のゲートに与え、該入力用同相ハ
イブリッド回路の両出力の一方を第１のバランス回路に
おける第１のデュアルゲートＦＥＴの第２のゲートに与
え、他方を第２のバランス回路における第２のデュアル
ゲートＦＥＴの第２のゲートに与え、これら第１，第２
のバランス回路における第１，第２のデュアルゲートＦ
ＥＴで前記信号波と前記ローカル波との混合波を形成
し、これら第１，第２のバランス回路の各混合波出力を
出力用180 °ハイブリッド回路で合成して、ローカル波
を含む不要波の一部である周波数成分ｆir（＝±ｍe ｆ
s ±ｎo ｆl ）を消去して、ローカル波の周波数と信号
波の周波数との和からなる希望波出力を得るようにした
ので、希望波ｆi （＝ｆs ＋ｆl ）に最も接近し、しか
もデュアルゲートＦＥＴの増幅作用によりレベルが高く
なったローカル波を含む不要波の一部である周波数成分
ｆirを除去した、不要波成分のより少ない希望波出力を
容易に得ることができる。
出力端子から同一振幅で相互間の位相差が180 °の信号
波を出力する入力用180 °ハイブリッド回路と、２つの
出力端子から同一振幅で同位相のローカル波を出力する
入力用同相ハイブリッド回路とを用い、該入力用180 °
ハイブリッド回路の両出力の一方を第１のバランス回路
における第１のデュアルゲートＦＥＴの第１のゲートに
与え、他方を第２のバランス回路における第２のデュア
ルゲートＦＥＴの第１のゲートに与え、該入力用同相ハ
イブリッド回路の両出力の一方を第１のバランス回路に
おける第１のデュアルゲートＦＥＴの第２のゲートに与
え、他方を第２のバランス回路における第２のデュアル
ゲートＦＥＴの第２のゲートに与え、これら第１，第２
のバランス回路における第１，第２のデュアルゲートＦ
ＥＴで前記信号波と前記ローカル波との混合波を形成
し、これら第１，第２のバランス回路の各混合波出力を
出力用180 °ハイブリッド回路で合成して、ローカル波
を含む不要波の一部である周波数成分ｆir（＝±ｍe ｆ
s ±ｎo ｆl ）を消去して、ローカル波の周波数と信号
波の周波数との和からなる希望波出力を得るようにした
ので、希望波ｆi （＝ｆs ＋ｆl ）に最も接近し、しか
もデュアルゲートＦＥＴの増幅作用によりレベルが高く
なったローカル波を含む不要波の一部である周波数成分
ｆirを除去した、不要波成分のより少ない希望波出力を
容易に得ることができる。
【００３３】（Ｃ）特に、第１，第２のバランス回路で
は、非線形素子としてデュアルゲートＦＥＴを用いてい
るので、これら第１，第２のバランス回路に入力用180
°ハイブリッド回路と入力用同相ハイブリッド回路とか
らそれぞれ信号波とローカル波とを入力する合波回路が
不要になり、このため第１，第２のバランス回路の回路
構成がその分だけ簡単になり、コストダウンと小型化を
図ることができる。
は、非線形素子としてデュアルゲートＦＥＴを用いてい
るので、これら第１，第２のバランス回路に入力用180
°ハイブリッド回路と入力用同相ハイブリッド回路とか
らそれぞれ信号波とローカル波とを入力する合波回路が
不要になり、このため第１，第２のバランス回路の回路
構成がその分だけ簡単になり、コストダウンと小型化を
図ることができる。
【図１】本発明に係る周波数変換器の一実施例のブロッ
ク回路図である。
ク回路図である。
【図２】従来のバンドパスフィルタを用いた周波数変換
器のブロック回路図である。
器のブロック回路図である。
【図３】ＦＥＴにより周波数変換されたローカル波と信
号波との周波数スペクトル図である。
号波との周波数スペクトル図である。
８ 入力用180 °ハイブリッド回路 ８ａ〜８ｄ 第１，第２，第３，第４の端子 ９ 無反射終端抵抗器 １０ 入力用同相ハイブリッド回路 １０ａ〜１０ｄ 第１，第２，第３，第４の端子 １１ 抵抗 １２ 第１のバランス回路 １２ａ 第１の入力端子 １２ｂ 第２の入力端子 １３ 第１のバランス回路 １３ａ 第１の入力端子 １３ｂ 第２の入力端子 １４，１５ 信号波整合回路 １６，１７ ローカル波通過用バンドパスフィルタ １８，１９ ローカル波整合回路 ２０，２１ 第１，第２のデュアルゲートＦＥＴ ２２，２３ 出力整合回路 ２４ 出力用180 °ハイブリッド回路 ２４ａ〜２４ｄ 第１，第２，第３，第４の端子 ２５ 無反射終端抵抗器
Claims (1)
- 【請求項１】 少なくとも１つの入力端子と２つの出力
端子とを備え、入力端子に信号波が入力されると、前記
２つの出力端子から同一振幅で相互間の位相差が180 °
の前記信号波が出力される構造の入力用180 °ハイブリ
ッド回路と、 少なくとも１つの入力端子と２つの出力端子とを備え、
前記１つの入力端子にローカル波が入力されると前記２
つの出力端子に同一振幅で同位相の前記ローカル波を出
力する入力用同相ハイブリッド回路と、 前記入力用180 °ハイブリッド回路の一方の出力端子か
ら出力される前記信号波を第１のゲートで受け、前記入
力用同相ハイブリッド回路の一方の出力端子から出力さ
れる前記ローカル波を第２のゲートで受ける第１のデュ
アルゲートＦＥＴとを備え、該第１のデュアルゲートＦ
ＥＴで前記信号波と前記ローカル波との混合波を形成す
る第１のバランス回路と、 前記入力用180 °ハイブリッド回路の他方の出力端子か
ら出力される前記信号波を第１のゲートで受け、前記入
力用同相ハイブリッド回路の他方の出力端子から出力さ
れる前記ローカル波を第２のゲートで受ける第２のデュ
アルゲートＦＥＴとを備え、該第２のデュアルゲートＦ
ＥＴで前記信号波と前記ローカル波との混合波を形成す
る第２のバランス回路と、 少なくとも２つの入力端子と１つの出力端子とを備え、
一方の前記入力端子に入力される前記第１のバランス回
路の出力と他方の前記入力端子に入力される前記第２の
バランス回路の出力とを合成して、ローカル波を含む周
波数成分ｆir ｆir＝±ｍe ｆs ±ｎo ｆl （ここで、ｍe は０，２，４…の偶数、ｎo は０，１，
３…の奇数である。）を消去して、前記ローカル波の周
波数と前記信号波の周波数との和からなる希望波出力を
前記出力端子から得る出力用180 °ハイブリッド回路と
を備えていることを特徴とする周波数変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9826793A JPH06310943A (ja) | 1993-04-26 | 1993-04-26 | 周波数変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9826793A JPH06310943A (ja) | 1993-04-26 | 1993-04-26 | 周波数変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06310943A true JPH06310943A (ja) | 1994-11-04 |
Family
ID=14215174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9826793A Pending JPH06310943A (ja) | 1993-04-26 | 1993-04-26 | 周波数変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06310943A (ja) |
-
1993
- 1993-04-26 JP JP9826793A patent/JPH06310943A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7242918B2 (en) | Current driven polyphase filters and method of operation | |
| EP0166626B1 (en) | Frequency conversion apparatus | |
| JPH01137710A (ja) | 広帯域増幅器 | |
| JPH0452642B2 (ja) | ||
| JPH06291556A (ja) | 周波数変換回路ならびにこれを用いた受信フロントエンド回路、送信アップミキサ回路 | |
| JPH09121130A (ja) | 高周波用電子回路 | |
| JP2005039799A (ja) | 電力増幅器、電力分配器および電力合成器 | |
| JPH03188702A (ja) | マトリックス構造ミクサー | |
| JPH0969731A (ja) | 周波数変換回路 | |
| JPH06310943A (ja) | 周波数変換器 | |
| JPH06310942A (ja) | 周波数変換器 | |
| JPS63261913A (ja) | 中間周波数で作動するデジタルフィルタ | |
| JP2962694B2 (ja) | Ｄ／ａ変換器用出力回路 | |
| JP3452782B2 (ja) | 偶高調波ミクサ、直交ミクサ、イメージリジェクションミクサ、送信装置および受信装置 | |
| JP2004015390A (ja) | 歪補償回路 | |
| JPH0738350A (ja) | 電力増幅器 | |
| JP2001358540A (ja) | 増幅装置 | |
| JPH06283934A (ja) | 周波数変換器 | |
| JP3169600B2 (ja) | 高周波モジュール | |
| GB2239756A (en) | Eliminating harmonic distortion in amplifier output | |
| JPH0715255A (ja) | 電力増幅器 | |
| JPH06310944A (ja) | 周波数変換器 | |
| JPH06283935A (ja) | 周波数変換器 | |
| JP2861393B2 (ja) | 受信装置 | |
| JPH06276030A (ja) | 周波数変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020702 |