JPH06311111A - 入力信号断検出装置 - Google Patents

Abstract

(57)【要約】 【目的】 パルス状の周期的信号の入力が途絶えたこと
を検出する入力信号断検出装置に関し、回路雑音に伴う
誤動作を防止することを目的とする。 【構成】 検出手段２が、入力信号と遅延手段１からの
出力信号との差に基づき、周期的な信号が入力していな
いことを検出する。すなわち、入力信号の周期性の有無
により、位相をずらした２つの入力信号間の差に違いが
あることに着目し、周期的な信号が入力していないこと
を検出する。ここでの入力信号としては、受信信号の中
から抽出したクロックパルスが供給され、クロックパル
スが入力していないということは、受信信号が受信され
ていないことに相当する。回路雑音は周期性がないか
ら、回路雑音を従来のようにクロックパルスと誤認する
ことが無くなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パルス状の周期的信号
の入力が途絶えたことを検出する入力信号断検出装置に
関し、特に光ディジタル通信用の中継器や受信機に用い
られる入力信号断検出装置に関する。

【０００２】光ディジタル通信システムにおいて、何ら
かの障害のため伝送信号が受信されないときに、アラー
ムが発生されるようになっており、このアラームに基づ
き、例えば予備回線に切り換えるような対策がとられて
いる。こうした伝送信号の受信されない状態を、以下
「入力信号断」と呼ぶ。

【０００３】

【従来の技術】図６は、従来の入力信号断検出装置を備
えた光ディジタル通信用受信機の一部を示すブロック図
である。すなわち、光ディジタル通信用受信機は、光信
号を電気信号に変換して増幅する等化増幅部１００、信
号パルスの波形成形を行う識別・再生部２００、クロッ
クパルスを生成するリタイミング部３００、入力信号断
の検出を行う信号断検出部４００等からなる。等化増幅
部１００は、光パルス信号を電気信号に変換する受光素
子１０１と、電気信号を増幅する前置増幅回路１０２
と、電気信号の振幅を一定値にするためのＡＧＣ回路か
らなる等化増幅回路１０３とから構成される。識別・再
生部２００は、フリップフロップからなり、等化増幅回
路１０３からの信号パルスを、後述のリミッタ増幅回路
３０３から供給されるクロックパルスに基づき波形成形
する識別回路２０１である。識別回路２０１からは波形
成形された信号、即ちデータが出力されるとともに、リ
ミッタ増幅回路３０３からのクロックパルスも出力され
る。

【０００４】一方、リタイミング部３００は、等化増幅
回路１０３からの出力信号を用いて、その中に含まれる
クロック信号を抽出する非線型抽出回路３０１と、この
クロック信号の周波数と同一の周波数を有する信号のみ
を通過させるＳＡＷ（surface acoustic wave ）フィル
タ３０２と、ＳＡＷフィルタ３０２の出力を増幅し振幅
を一定にするリミッタ増幅回路３０３とから構成され
る。これにより、リミッタ増幅回路３０３からは入力光
パルス信号に同期するクロックパルスが出力され、前述
のように識別回路２０１へ供給されるとともに、信号断
検出部４００へ供給される。

【０００５】信号断検出部４００は、入力するクロック
パルスのピーク値を検出するピーク検出回路４０１と、
このピーク値を所定基準レベルと比較し、ピーク値が所
定基準レベルより小さいときに入力信号断検出信号を出
力するオペアンプ４０２とから構成される。したがっ
て、光パルス信号の入力がないときは入力信号断検出信
号が出力され、これにより、図示はないが例えばアラー
ムが発生される。

【０００６】

【発明が解決しようとする課題】しかし、上記装置にお
いて、光パルス信号の入力がなくなり、当然、信号断検
出信号が出力されるべきときにも拘らず、雑音の影響に
より入力信号断検出信号が出力されないことがあった。
すなわち、受光素子１０１、前置増幅回路１０２、等化
増幅回路１０３、および非線型抽出回路３０１から発生
する回路雑音のうち、ＳＡＷフィルタ３０２を通過する
成分や、リミッタ増幅回路３０３の回路雑音が、信号断
検出部４００において所定基準レベルより大きくなるこ
とがあり得、そのため、光パルス信号の入力がないにも
拘らず、入力信号断検出信号が出力されないという誤動
作をしてしまうという問題があった。

【０００７】本発明はこのような点に鑑みてなされたも
のであり、回路雑音に伴う誤動作を防止した入力信号断
検出装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】図１は、上記目的を達成
した本発明の原理を説明する図である。第１の発明は、
（Ａ）に示すように、入力信号を遅延させる遅延手段１
と、入力信号と遅延手段１からの出力信号との差に基づ
き、周期的な信号が入力していないことを検出する検出
手段２とを有する。

【０００９】また、この検出手段２は、前記差を検出す
る差検出手段２ａと、差検出手段２ａの出力を平均化す
る平均化手段２ｂと、平均化手段２ｂの出力レベルを所
定の基準レベルと比較する比較手段２ｃとからなる。

【００１０】第２の発明は、（Ｂ）に示すように、入力
信号を（ｎ＋１／４）周期だけ遅延させる第１の遅延手
段３と、入力信号と第１の遅延手段３からの出力信号と
をそれぞれＤ端子およびクロック端子に入力するＤ−フ
リップフロップ４と、Ｄ−フリップフロップ４の出力を
平均化する第１の平均化手段５と、第１の平均化手段５
の出力レベルを第１の基準レベルと比較する第１の比較
手段６と、入力信号を（ｍ＋１／２）周期だけ遅延させ
る第２の遅延手段７と、入力信号と第２の遅延手段７か
らの出力信号とを入力する排他的ＯＲ回路８と、排他的
ＯＲ回路８の出力を平均化する第２の平均化手段９と、
第２の平均化手段９の出力レベルを第２の基準レベルと
比較する第２の比較手段１０と、第１の比較手段６およ
び第２の比較手段１０の各出力を入力するＮＡＮＤ回路
１１とを有する。

【００１１】

【作用】以上の構成により、図１（Ａ）に示す第１の発
明では、検出手段２が、入力信号と遅延手段１からの出
力信号との差に基づき、周期的な信号が入力していない
ことを検出する。すなわち、入力信号の周期性の有無に
より、位相をずらした２つの入力信号間の差に違いがあ
ることに着目し、周期的な信号が入力していないことを
検出する。ここでの入力信号としては、受信信号の中か
ら抽出したクロックパルスが供給され、クロックパルス
が入力していないということは、受信信号が受信されて
いないことに相当する。回路雑音は周期性がないから、
回路雑音を従来のようにクロックパルスと誤認すること
が無くなる。

【００１２】図１（Ｂ）に示す第２の発明は、第１の発
明をさらに具体化したものであり、第１の発明よりもさ
らに確実な信号断検出動作をできるようにしている。

【００１３】

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図２は入力信号断検出装置の構成を示すブロッ
ク図である。この入力信号断検出装置は、光ディジタル
通信用受信機において、図６の信号断検出部４００が配
置された位置と同一の位置に配置されるものである。し
たがって、図２において、図６に示す構成部分と同一の
構成部分には同一の符号を付し、説明を省略する。

【００１４】遅延回路２１は、リミッタ増幅回路３０３
から出力される周期Ｔｓのクロックパルスを（ｎ＋１／
４）周期だけ遅延させる遅延回路である。ｎは整数であ
る。この遅延回路２１の出力はＤ−フリップフロップ
（以下「Ｄ−ＦＦ」と呼ぶ）２２のクロック入力端子Ｃ
へ入力される。Ｄ−ＦＦ２２のＤ入力端子にはリミッタ
増幅回路３０３から出力されるクロックパルスが入力さ
れる。したがって、Ｄ−ＦＦ２２の出力端子Ｑからは、
遅延回路２１の出力が立ち上がった瞬間のリミッタ増幅
回路３０３の出力値が常に出力される。

【００１５】Ｄ−ＦＦ２２の出力は、ローパスフィルタ
（以下「ＬＰＦ」と呼ぶ）２３で平均化されてから、比
較器として作動するオペアンプ２４の非反転入力端子
（＋）に入力される。オペアンプ２４の反転入力端子
（−）には、例えば−１．１Ｖの第１の基準電圧が供給
される。この第１の基準電圧は、オペアンプ２４の非反
転入力端子に通常入力する所定の高レベル信号のレベル
より少し低い程度の電圧に設定される。

【００１６】一方、遅延回路２５は、リミッタ増幅回路
３０３から出力される周期Ｔｓのクロックパルスを（ｍ
＋１／２）周期だけ遅延させる遅延回路である。ｍは整
数である。この遅延回路２５の出力は排他的ＯＲ回路
（以下「ＥＸ−ＯＲ」と呼ぶ）２６の一方の入力端子へ
入力される。ＥＸ−ＯＲ２６の他方の入力端子にはリミ
ッタ増幅回路３０３から出力されるクロックパルスが入
力される。したがって、ＥＸ−ＯＲ２６の出力は、遅延
回路２５の出力およびリミッタ増幅回路３０３の出力の
一方のみが高レベルのとき高レベルとなる。

【００１７】ＥＸ−ＯＲ２６の出力は、ローパスフィル
タ（以下「ＬＰＦ」と呼ぶ）２７で平均化されてから、
比較器として作動するオペアンプ２８の非反転入力端子
（＋）に入力される。オペアンプ２８の反転入力端子
（−）には、オペアンプ２４の反転入力端子に供給され
る第１の基準電圧よりも低い値の第２の基準電圧、例え
ば−１．５Ｖが供給される。この第２の基準電圧は、オ
ペアンプ２８の非反転入力端子に通常入力する所定の低
レベル信号のレベルより少し高い程度の電圧に設定され
る。

【００１８】オペアンプ２４の出力とオペアンプ２８の
出力とはＮＡＮＤ回路２９に入力され、ＮＡＮＤ回路２
９からは入力信号断検出信号が出力される。以上のよう
に構成される入力信号断検出装置の動作を、以下図３〜
図５を参照して説明する。

【００１９】まず、図３は、入力信号断検出装置にクロ
ックパルスが正常に入力している状態での入力信号断検
出装置の各部の信号のタイミングチャートである。リミ
ッタ増幅回路３０３からは、（Ａ）に示すように、周期
Ｔｓのクロックパルスが出力されている。（Ｂ）はこの
クロックパルスを（ｎ＋１／４）周期だけ遅延させた遅
延回路２１の出力であり、（Ｃ）はこのクロックパルス
を（ｍ＋１／２）周期だけ遅延させた遅延回路２５の出
力である。

【００２０】（Ａ）に示す信号と（Ｂ）に示す信号とか
ら、Ｄ−ＦＦ２２の出力は（Ｄ）のようになる。すなわ
ち、（Ｂ）に示す信号の立ち上がり時の（Ａ）の信号レ
ベルが、Ｄ−ＦＦ２２から出力され、この場合（Ｄ）に
示すように、全て高レベルの信号となる。

【００２１】また、（Ａ）に示す信号と（Ｃ）に示す信
号とから、ＥＸ−ＯＲ２６の出力は（Ｅ）のようにな
る。すなわち、この場合（Ａ）に示す信号と（Ｃ）に示
す信号とが逆位相であるので、ＥＸ−ＯＲ２６の出力は
全て高レベルの信号となる。ただし、リミッタ増幅回路
３０３から出力されるクロックパルスのビットレートが
高くなると、パルス波形のなまり等が原因で、ＥＸ−Ｏ
Ｒ２６の出力に一時的な低レベル部分（以下、これを
「ヒゲ」と呼ぶ）が発生することがあり得る。このヒゲ
は、（Ｅ）に破線で示すように、（Ａ）に示す信号と
（Ｃ）に示す信号とが互いに振幅を変えるときに発生す
る。

【００２２】（Ｄ）に示す信号はＬＰＦ２３を通過して
も変化せずにオペアンプ２４に至る。このオペアンプ２
４に至った信号のレベルは、オペアンプ２４の第１の基
準電圧−１．１Ｖより大きいので、オペアンプ２４の出
力は（Ｆ）のように、高レベルになる。一方、（Ｅ）に
示す信号はＬＰＦ２７を通過することにより、譬えヒゲ
が生じていても平均化されて、僅か所定の高レベルより
も低下することはあっても、十分な高レベルとなってい
る。したがって、このＬＰＦ２７の出力はオペアンプ２
８の第２の基準電圧−１．５Ｖより十分高く、オペアン
プ２８の出力は（Ｇ）のように、高レベルになる。

【００２３】オペアンプ２４の出力およびオペアンプ２
８の出力がいずれも高レベルであるから、ＮＡＮＤ回路
２９の出力は（Ｈ）に示すように低レベルとなる。この
ＮＡＮＤ回路２９の低レベル出力は、入力信号断を検出
していないことを意味する。すなわち、光パルスの受信
信号が受信されているので、その受信信号から抽出され
た周期的なクロックパルスが、本実施例の入力信号断検
出装置に供給され、したがって、ＮＡＮＤ回路２９の出
力が低レベルとなる。つまり、ＮＡＮＤ回路２９の低レ
ベル出力は、光パルスの受信信号が受信されていること
を示すものである。

【００２４】つぎに、図４は、入力信号断検出装置にク
ロックパルスが入力せず、しかも、回路雑音に基づくパ
ルスが入力している状態での入力信号断検出装置の各部
の信号のタイミングチャートである。

【００２５】この場合、リミッタ増幅回路３０３から
は、（Ａ）に示すような回路雑音に基づく周期性のない
パルスが出力される。（Ｂ）はこのパルスを（ｎ＋１／
４）周期だけ遅延させた遅延回路２１の出力であり、
（Ｃ）はこのクロックパルスを（ｍ＋１／２）周期だけ
遅延させた遅延回路２５の出力である。

【００２６】（Ａ）に示す信号と（Ｂ）に示す信号とか
ら、Ｄ−ＦＦ２２の出力は（Ｄ）のようになる。すなわ
ち、（Ｂ）に示す信号が立ち上がった時に（Ａ）に示す
信号のレベルは高低いろいろあり得、また、（Ｂ）に示
す信号が立ち上がった時に（Ａ）に示す信号が立ち下が
ったときには、Ｄ−ＦＦ２２の出力は、高低いずれのレ
ベルになるか不明確である。したがって、周期性のない
パルスが入力しているときには、Ｄ−ＦＦ２２の出力レ
ベルは、高低が混在する。

【００２７】また、（Ａ）に示す信号と（Ｃ）に示す信
号とから、ＥＸ−ＯＲ２６の出力は（Ｅ）のようにな
る。すなわち、この場合（Ａ）に示す信号と（Ｃ）に示
す信号とが必ずしも逆位相にはならないので、ＥＸ−Ｏ
Ｒ２６の出力レベルは高低が混在する。

【００２８】（Ｄ）に示す信号はＬＰＦ２３を通過して
平均化され、オペアンプ２４の第１の基準電圧−１．１
Ｖ、即ち、オペアンプ２４の非反転入力端子に通常入力
する所定の高レベル信号のレベルより少し低い程度に設
定された電圧、より低くなるので、オペアンプ２４の出
力は（Ｆ）のように、低レベルになる。一方、（Ｅ）に
示す信号はＬＰＦ２７を通過して平均化され、オペアン
プ２８の第２の基準電圧−１．５Ｖ、即ち、オペアンプ
２８の非反転入力端子に通常入力する所定の低レベル信
号のレベルより少し高い程度に設定された電圧、より高
くなるので、オペアンプ２８の出力は（Ｇ）のように、
高レベルになる。

【００２９】オペアンプ２４の出力が低レベルであり、
オペアンプ２８の出力が高レベルであるから、ＮＡＮＤ
回路２９の出力は（Ｈ）に示すように高レベルとなる。
このＮＡＮＤ回路２９の高レベル出力は、入力信号断を
検出したことを意味する。すなわち、ＮＡＮＤ回路２９
の高レベル出力は、入力信号断検出装置に周期的なクロ
ックパルスが入力していないからであり、クロックパル
スが入力していないのは光ディジタル通信用受信機に光
パルスの受信信号が受信されていないからである。

【００３０】以上のように、クロックパルスが入力せ
ず、回路雑音に基づくパルスが入力している状態でも、
正確に入力信号断を検出することができる。なお、図３
の（Ｄ）に示す信号と図４の（Ｄ）に示す信号との間に
は明らかな相違があり、同様に図３の（Ｅ）に示す信号
と図４の（Ｅ）に示す信号との間、図３の（Ｆ）に示す
信号と図４の（Ｆ）に示す信号との間、さらに、正常時
のＬＰＦ２７の出力信号レベルと信号断時のＬＰＦ２７
の出力信号レベルとの間にもそれぞれ明らかな相違があ
る。したがって、そうした相違に基づき、入力信号断を
検出するようにしてもよい。ただし、この場合には上記
実施例ほどの確実な信号断検出はできない。

【００３１】図５は、入力信号断検出装置へのクロック
パルスや回路雑音の入力状態、またヒゲの発生状態に応
じて変化する、オペアンプ２４、オペアンプ２８、およ
びＮＡＮＤ回路２９の各出力信号レベルを、そうした状
態毎に表示した図である。図中、Ｈは高レベルを、Ｌは
低レベルを示す。欄５１，５２の内容は図３を参照して
既に説明したものであり、また欄５４の内容は図４を参
照して既に説明したものである。

【００３２】欄５３の内容は、入力信号断検出装置にク
ロックパルスが入力せず、また回路雑音に基づくパルス
も入力していない場合を示している。この場合には、リ
ミッタ増幅回路３０３、遅延回路２１、および遅延回路
２５の出力はいずれも常に低レベルであり、したがっ
て、Ｄ−ＦＦ２２の出力は高レベルになるか低レベルに
なるか不明確であるが、いずれか一方を維持する。一
方、ＥＸ−ＯＲ２６の出力は低レベルとなる。よって、
オペアンプ２４の出力は高低いずれのレベルになるか不
明確であるが、オペアンプ２８の出力は低レベルにな
る。これにより、ＮＡＮＤ回路２９の出力は高レベルと
なり、入力信号断を検出する。

【００３３】上記実施例では、入力信号断検出装置を光
ディジタル通信用受信機に適用した場合で説明したが、
本発明の入力信号断検出装置は、周期的なパルスの入力
断検出を行う必要がある他の装置への適用も可能であ
る。

【００３４】また、上記実施例では、遅延回路２１が
（ｎ＋１／４）周期だけ遅延させ、遅延回路２５が（ｍ
＋１／２）周期だけ遅延させるものとして説明したが、
遅延量はこれに限定されるものではない。

【００３５】

【発明の効果】以上説明したように本発明では、入力信
号と遅延された入力信号との差に基づき、周期的な信号
の入力信号断を検出するように構成した。これにより、
入力信号断検出装置の、回路雑音に伴う誤動作を防止で
きる。さらに、高速ビットレートの信号入力に伴いヒゲ
の発生があっても誤動作防止ができる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】入力信号断検出装置の構成を示すブロック図で
ある。

【図３】入力信号断検出装置にクロックパルスが正常に
入力している状態での入力信号断検出装置の各部の信号
のタイミングチャートである。

【図４】入力信号断検出装置にクロックパルスが入力せ
ず、しかも、回路雑音に基づくパルスが入力している状
態での入力信号断検出装置の各部の信号のタイミングチ
ャートである。

【図５】入力信号断検出装置へのクロックパルスや回路
雑音の入力状態、またヒゲの発生状態に応じて出力され
るオペアンプおよびＮＡＮＤ回路の出力信号のレベル変
化を示す図である。

【図６】従来の入力信号断検出装置を備えた光ディジタ
ル通信用受信機の一部を示すブロック図である。

【符号の説明】

１ 遅延手段 ２ 検出手段 ２ａ 差検出手段 ２ｂ 平均化手段 ２ｃ 比較手段 ３ 第１の遅延手段 ４ Ｄ−フリップフロップ ５ 第１の平均化手段 ６ 第１の比較手段 ７ 第２の遅延手段 ８ 排他的ＯＲ回路 ９ 第２の平均化手段 １０ 第２の比較手段 １１ ＮＡＮＤ回路

Claims (8)

【特許請求の範囲】
1. 【請求項１】 パルス状の周期的信号の入力が途絶えた
   ことを検出する入力信号断検出装置において、 入力信号を遅延させる遅延手段（１）と、 前記入力信号と前記遅延手段（１）からの出力信号との
   差に基づき、周期的な信号が入力していないことを検出
   する検出手段（２）と、 を有することを特徴とする入力信号断検出装置。
2. 【請求項２】 前記検出手段（２）は、前記差を検出す
   る差検出手段（２ａ）と、前記差検出手段（２ａ）の出
   力を平均化する平均化手段（２ｂ）と、前記平均化手段
   （２ｂ）の出力レベルを所定の基準レベルと比較する比
   較手段（２ｃ）とからなることを特徴とする請求項１記
   載の入力信号断検出装置。
3. 【請求項３】 前記遅延手段（１）は、入力信号を（ｎ
   ＋１／４）周期だけ遅延させるように構成したことを特
   徴とする請求項１記載の入力信号断検出装置。
4. 【請求項４】 前記検出手段（２）は、前記入力信号と
   前記遅延手段（１）からの出力信号とをＤ端子およびク
   ロック端子に入力するＤ−フリップフロップを有するこ
   とを特徴とする請求項３記載の入力信号断検出装置。
5. 【請求項５】 前記遅延手段（１）は、入力信号を（ｍ
   ＋１／２）周期だけ遅延させるように構成したことを特
   徴とする請求項１記載の入力信号断検出装置。
6. 【請求項６】 前記検出手段（２）は、前記入力信号と
   前記遅延手段（１）からの出力信号とを入力する排他的
   ＯＲ回路を有することを特徴とする請求項５記載の入力
   信号断検出装置。
7. 【請求項７】 パルス状の周期的信号の入力が途絶えた
   ことを検出する入力信号断検出装置において、 入力信号を（ｎ＋１／４）周期だけ遅延させる第１の遅
   延手段（３）と、 前記入力信号と前記第１の遅延手段（３）からの出力信
   号とをそれぞれＤ端子およびクロック端子に入力するＤ
   −フリップフロップ（４）と、 前記Ｄ−フリップフロップ（４）の出力を平均化する第
   １の平均化手段（５）と、 前記第１の平均化手段（５）の出力レベルを第１の基準
   レベルと比較する第１の比較手段（６）と、 前記入力信号を（ｍ＋１／２）周期だけ遅延させる第２
   の遅延手段（７）と、 前記入力信号と前記第２の遅延手段（７）からの出力信
   号とを入力する排他的ＯＲ回路（８）と、 前記排他的ＯＲ回路（８）の出力を平均化する第２の平
   均化手段（９）と、 前記第２の平均化手段（９）の出力レベルを第２の基準
   レベルと比較する第２の比較手段（１０）と、 前記第１の比較手段（６）および第２の比較手段（１
   ０）の各出力を入力するＮＡＮＤ回路（１１）と、 を有することを特徴とする入力信号断検出装置。
8. 【請求項８】 前記第２の基準レベルは前記第１の基準
   レベルよりも小さいことを特徴とする請求項７記載の入
   力信号断検出装置。