JPH06314968A - カウンタのリード制御方法 - Google Patents
カウンタのリード制御方法Info
- Publication number
- JPH06314968A JPH06314968A JP10266893A JP10266893A JPH06314968A JP H06314968 A JPH06314968 A JP H06314968A JP 10266893 A JP10266893 A JP 10266893A JP 10266893 A JP10266893 A JP 10266893A JP H06314968 A JPH06314968 A JP H06314968A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- read
- count
- read operation
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】プログラムからリード可能なカウンタのリード
制御方法に関し，直接カウンタ10から安定してデータを
読み出すことを可能とし，退避レジスタを削減すること
を目的とする。 【構成】カウンタ10のカウント動作を制御するカウンタ
制御手段13を設け，カウンタ10のリード動作であること
を検出したとき，そのリード動作が終了するまでカウン
ト動作を止め，リード動作終了後に，まとめてカウンタ
10を更新する。
制御方法に関し，直接カウンタ10から安定してデータを
読み出すことを可能とし，退避レジスタを削減すること
を目的とする。 【構成】カウンタ10のカウント動作を制御するカウンタ
制御手段13を設け，カウンタ10のリード動作であること
を検出したとき，そのリード動作が終了するまでカウン
ト動作を止め，リード動作終了後に，まとめてカウンタ
10を更新する。
Description
【０００１】
【産業上の利用分野】本発明は，カウンタの値を読み出
すためのカウンタのリード制御方法に関する。
すためのカウンタのリード制御方法に関する。
【０００２】一般に，情報処理装置には，周期を設定す
ることによって設定時間毎に割り込みを発生させる機能
や実時間をカウントする機能などを実現するために，プ
ログラムによりアクセス可能なカウンタが設けられてい
る。このようなカウンタは，安定した出力が可能である
こと，できるだけ少ない物量で構成できることが望まれ
る。
ることによって設定時間毎に割り込みを発生させる機能
や実時間をカウントする機能などを実現するために，プ
ログラムによりアクセス可能なカウンタが設けられてい
る。このようなカウンタは，安定した出力が可能である
こと，できるだけ少ない物量で構成できることが望まれ
る。
【０００３】
【従来の技術】図６は一般的な情報処理装置のブロック
図，図７はカウンタのリード動作時における問題点説明
図，図８は従来例の構成図である。
図，図７はカウンタのリード動作時における問題点説明
図，図８は従来例の構成図である。
【０００４】図６に簡略化して示すように，情報処理装
置は，中央処理装置（ＣＰＵ）６０，主記憶装置６１，
ＣＰＵ６０上で動作するプログラムによりアクセス可能
なカウンタおよびその他の制御レジスタを有するモジュ
ール６２等から構成される。これらは，システムバス１
２で結合される。
置は，中央処理装置（ＣＰＵ）６０，主記憶装置６１，
ＣＰＵ６０上で動作するプログラムによりアクセス可能
なカウンタおよびその他の制御レジスタを有するモジュ
ール６２等から構成される。これらは，システムバス１
２で結合される。
【０００５】図７において，System CLKはシステム・ク
ロック信号，−ASはカウンタへのアクセス信号，ADDRは
カウンタの値を読み取るためのアドレス，−ACK は読み
出しの応答信号，16ＭHz CLKはカウンタ制御用のクロッ
ク信号，DATAはカウンタの値を示す。
ロック信号，−ASはカウンタへのアクセス信号，ADDRは
カウンタの値を読み取るためのアドレス，−ACK は読み
出しの応答信号，16ＭHz CLKはカウンタ制御用のクロッ
ク信号，DATAはカウンタの値を示す。
【０００６】従来，図６に示すタイマ制御用のモジュー
ル６２には，例えば図８に示すようなカウンタ１０とそ
の読み出し制御回路が設けられている。カウンタ１０
は，クロック信号16ＭHz CLKまたは図示省略したカウン
トイネーブル信号によりカウント動作を行う。図８にお
いて，１１は出力セレクタ，１２はシステムバス，８０
はカウンタ１０を読み出すためにその値を退避するレジ
スタ，８１はアドレスをデコードするデコーダ，８２は
アンド回路，８３はカウンタ１０がアクセスされている
ことを示すＤ型フリップフロップ（Ｄ−ＦＦ）で構成さ
れるフラグ，８４は同期制御のためのＤ型フリップフロ
ップ，８５はレジスタ８０に値を格納したかどうかを示
すフラグ，８６はレジスタ８０への書き込み信号を出力
するアンド回路である。
ル６２には，例えば図８に示すようなカウンタ１０とそ
の読み出し制御回路が設けられている。カウンタ１０
は，クロック信号16ＭHz CLKまたは図示省略したカウン
トイネーブル信号によりカウント動作を行う。図８にお
いて，１１は出力セレクタ，１２はシステムバス，８０
はカウンタ１０を読み出すためにその値を退避するレジ
スタ，８１はアドレスをデコードするデコーダ，８２は
アンド回路，８３はカウンタ１０がアクセスされている
ことを示すＤ型フリップフロップ（Ｄ−ＦＦ）で構成さ
れるフラグ，８４は同期制御のためのＤ型フリップフロ
ップ，８５はレジスタ８０に値を格納したかどうかを示
すフラグ，８６はレジスタ８０への書き込み信号を出力
するアンド回路である。
【０００７】従来技術では，カウンタ１０のデータを安
定に読み出すために，カウンタ１０の値を退避するため
のレジスタ８０が必要であった。その理由は，以下のと
おりである。カウンタ１０から値を読み出す場合，図７
の point１で示すように，リード動作中に読み出す値が
変化すると，そのデータは不確かなものとなる。したが
って，リード動作中には値が変化しないよう固定する必
要がある。すなわち，固定しなければ，リード動作の最
中にカウント値が更新され，リードデータを受けとる素
子が誤ったデータをサンプルするという問題が出てく
る。従来，その問題を解決するため，リード時には，カ
ウンタ１０の値をレジスタ８０に取り込み，レジスタ８
０の値を固定して，その値を読み出すようにしていた。
定に読み出すために，カウンタ１０の値を退避するため
のレジスタ８０が必要であった。その理由は，以下のと
おりである。カウンタ１０から値を読み出す場合，図７
の point１で示すように，リード動作中に読み出す値が
変化すると，そのデータは不確かなものとなる。したが
って，リード動作中には値が変化しないよう固定する必
要がある。すなわち，固定しなければ，リード動作の最
中にカウント値が更新され，リードデータを受けとる素
子が誤ったデータをサンプルするという問題が出てく
る。従来，その問題を解決するため，リード時には，カ
ウンタ１０の値をレジスタ８０に取り込み，レジスタ８
０の値を固定して，その値を読み出すようにしていた。
【０００８】
【発明が解決しようとする課題】従来技術によるカウン
タのリード制御方法では，一度カウンタの値をレジスタ
に退避させ，退避レジスタからデータをリードしている
ため，レジスタをカウンタ長と同じビット分だけ持たな
ければならない。そのため，物量が大きくなりコスト高
になるという欠点があった。
タのリード制御方法では，一度カウンタの値をレジスタ
に退避させ，退避レジスタからデータをリードしている
ため，レジスタをカウンタ長と同じビット分だけ持たな
ければならない。そのため，物量が大きくなりコスト高
になるという欠点があった。
【０００９】
【課題を解決するための手段】図１は本発明の原理説明
図である。図１（イ）において，１０はカウンタであ
り，直接アクセス（リード）されるもの，１１はリード
のデータを選択してシステムバスへ送る出力セレクタ，
１２はシステムバス，１３はカウンタ制御手段であり，
カウンタ１０の更新を制御するものである。このカウン
タ制御手段１３は，リード動作中にはカウンタ１０の更
新を抑止し，リード動作が行われていないときのみカウ
ンタ１０の更新を行うように制御する。
図である。図１（イ）において，１０はカウンタであ
り，直接アクセス（リード）されるもの，１１はリード
のデータを選択してシステムバスへ送る出力セレクタ，
１２はシステムバス，１３はカウンタ制御手段であり，
カウンタ１０の更新を制御するものである。このカウン
タ制御手段１３は，リード動作中にはカウンタ１０の更
新を抑止し，リード動作が行われていないときのみカウ
ンタ１０の更新を行うように制御する。
【００１０】図１（ロ）において，１０〜１２は図１
（イ）に示すものに対応する。図１（ロ）に示すカウン
タ制御手段１４は，更新回数記録手段１５を持つ。カウ
ンタ制御手段１４は，カウンタ１０のリード動作である
ことを検出したとき，そのリード動作が終了するまでカ
ウンタ１０のカウント動作を止めるとともに，その間の
更新すべき回数を，更新回数記録手段１５により記憶し
保持しておく。リード動作が終了したならば，カウンタ
１０のカウント動作を再開し，更新回数記録手段１５に
記録した回数分のカウント値の更新を行うよう制御す
る。
（イ）に示すものに対応する。図１（ロ）に示すカウン
タ制御手段１４は，更新回数記録手段１５を持つ。カウ
ンタ制御手段１４は，カウンタ１０のリード動作である
ことを検出したとき，そのリード動作が終了するまでカ
ウンタ１０のカウント動作を止めるとともに，その間の
更新すべき回数を，更新回数記録手段１５により記憶し
保持しておく。リード動作が終了したならば，カウンタ
１０のカウント動作を再開し，更新回数記録手段１５に
記録した回数分のカウント値の更新を行うよう制御す
る。
【００１１】
【作用】本発明は，カウンタ１０のリード中にカウンタ
の更新信号が入った場合，この更新を保留させて，リー
ド後に更新を行うよう制御することによって，カウンタ
１０の値を直接読み出し可能としている。これによって
退避用のレジスタを持つ必要がなくなり，物量の削減が
可能となる。
の更新信号が入った場合，この更新を保留させて，リー
ド後に更新を行うよう制御することによって，カウンタ
１０の値を直接読み出し可能としている。これによって
退避用のレジスタを持つ必要がなくなり，物量の削減が
可能となる。
【００１２】
【実施例】図２は本発明の第１の実施例の構成図であ
る。この第１の実施例は，図１（イ）に示す発明に対応
している。２０はカウンタ１０を指定するアドレスをデ
コードするデコーダ，２１はアンド回路，２２はカウン
タ１０がアクセスされていることを示すＤ型フリップフ
ロップ（Ｄ−ＦＦ）で構成されるフラグ，２３は同期制
御のためのＤ型フリップフロップ，２４はリード動作中
におけるカウンタ１０の更新を保留するためのＤ型フリ
ップフロップ，２５および２６はアンド回路，２７はオ
ア回路を表す。カウンタ１０は，６４ビットのカウンタ
である。ここでは，カウンタ１０を１６μｓ毎にカウン
トアップするものとする。
る。この第１の実施例は，図１（イ）に示す発明に対応
している。２０はカウンタ１０を指定するアドレスをデ
コードするデコーダ，２１はアンド回路，２２はカウン
タ１０がアクセスされていることを示すＤ型フリップフ
ロップ（Ｄ−ＦＦ）で構成されるフラグ，２３は同期制
御のためのＤ型フリップフロップ，２４はリード動作中
におけるカウンタ１０の更新を保留するためのＤ型フリ
ップフロップ，２５および２６はアンド回路，２７はオ
ア回路を表す。カウンタ１０は，６４ビットのカウンタ
である。ここでは，カウンタ１０を１６μｓ毎にカウン
トアップするものとする。
【００１３】この回路のタイムチャートを図３に示す。
図２および図３において，System CLKはシステム・クロ
ック信号，−ASはカウンタ１０へのアクセス信号，ADDR
はカウンタ１０の値を読み取るためのアドレス，AS＿Bu
f はカウンタ１０をアクセス中であることを示す信号，
AS＿Syncはカウンタ１０をアクセス中であることを示す
同期化された信号，En＿Buf はアクセス中の更新を保留
していることを示す信号，16ＭHz CLKはカウンタ制御用
のクロック信号，Enableはカウンタ１０のカウント動作
をイネーブルにする信号，Count Enableはあらかじめク
ロック信号16ＭHz CLKに同期がとれている信号であって
カウンタ１０を更新させるためのもの，Counter はカウ
ンタ１０のデータ状態，System Busはシステムバス１２
の状態であってカウンタ１０から読み出されたデータを
表すものである。
図２および図３において，System CLKはシステム・クロ
ック信号，−ASはカウンタ１０へのアクセス信号，ADDR
はカウンタ１０の値を読み取るためのアドレス，AS＿Bu
f はカウンタ１０をアクセス中であることを示す信号，
AS＿Syncはカウンタ１０をアクセス中であることを示す
同期化された信号，En＿Buf はアクセス中の更新を保留
していることを示す信号，16ＭHz CLKはカウンタ制御用
のクロック信号，Enableはカウンタ１０のカウント動作
をイネーブルにする信号，Count Enableはあらかじめク
ロック信号16ＭHz CLKに同期がとれている信号であって
カウンタ１０を更新させるためのもの，Counter はカウ
ンタ１０のデータ状態，System Busはシステムバス１２
の状態であってカウンタ１０から読み出されたデータを
表すものである。
【００１４】なお，本実施例はカウントイネーブル信号
Count Enableの周期がリード動作より長い必要がある。
図３に示すタイムチャートでは，２つのアクセスを示し
ている。前半のリードアクセスの動作は，アクセス信号
−ASとカウントイネーブル信号Count Enableとが重複し
ない場合であり，後半のリードアクセスの動作は，リー
ド動作中にカウントイネーブルが発生した場合である。
前者では，カウント動作がカウンタ１０の読み出しに影
響しないので，カウントイネーブル信号Count Enableの
次のタイミングでカウンタ１０の更新が行われる。
Count Enableの周期がリード動作より長い必要がある。
図３に示すタイムチャートでは，２つのアクセスを示し
ている。前半のリードアクセスの動作は，アクセス信号
−ASとカウントイネーブル信号Count Enableとが重複し
ない場合であり，後半のリードアクセスの動作は，リー
ド動作中にカウントイネーブルが発生した場合である。
前者では，カウント動作がカウンタ１０の読み出しに影
響しないので，カウントイネーブル信号Count Enableの
次のタイミングでカウンタ１０の更新が行われる。
【００１５】後者の場合，リード動作中にカウントイネ
ーブル（Count Enable）が発生すると，アンド回路２７
を経て，カウントアップの保留フラグ（Ｄ−ＦＦ２４）
がセットされる。そして，リードアクセスの終了を待
ち，リードアクセスが終了した時点で，アンド回路２７
によりカウントアップタイミングを再構成し，カウンタ
１０のイネーブル信号Enableによりカウントアップを行
う。それと同時にカウントアップの保留フラグ（Ｄ−Ｆ
Ｆ２４）をリセットする。すなわち，図３に示すＴの時
間だけカウンタ１０の更新が保留され，その後にカウン
タ１０の値が正しく修正される。
ーブル（Count Enable）が発生すると，アンド回路２７
を経て，カウントアップの保留フラグ（Ｄ−ＦＦ２４）
がセットされる。そして，リードアクセスの終了を待
ち，リードアクセスが終了した時点で，アンド回路２７
によりカウントアップタイミングを再構成し，カウンタ
１０のイネーブル信号Enableによりカウントアップを行
う。それと同時にカウントアップの保留フラグ（Ｄ−Ｆ
Ｆ２４）をリセットする。すなわち，図３に示すＴの時
間だけカウンタ１０の更新が保留され，その後にカウン
タ１０の値が正しく修正される。
【００１６】いずれの場合にも，安定したカウンタ１０
の値が，出力セレクタ１１に対する出力イネーブルによ
りシステムバス１２に出力されることになる。第１の実
施例では，カウントイネーブル信号Count Enableの周期
がリード動作より長い必要がある。もし，リード動作よ
り短い場合，カウントのタイミングが失われてカウント
値が少なくなる可能性がある。第２の実施例の場合，リ
ード動作中のカウントイネーブル信号Count Enableの回
数を記録する手段を持つことにより，リード動作後にそ
の回数分まとめてカウンタの更新をする。これにより，
カウントイネーブル信号Count Enableの周期がリード動
作より短い場合でも，正確なカウントを保証する。
の値が，出力セレクタ１１に対する出力イネーブルによ
りシステムバス１２に出力されることになる。第１の実
施例では，カウントイネーブル信号Count Enableの周期
がリード動作より長い必要がある。もし，リード動作よ
り短い場合，カウントのタイミングが失われてカウント
値が少なくなる可能性がある。第２の実施例の場合，リ
ード動作中のカウントイネーブル信号Count Enableの回
数を記録する手段を持つことにより，リード動作後にそ
の回数分まとめてカウンタの更新をする。これにより，
カウントイネーブル信号Count Enableの周期がリード動
作より短い場合でも，正確なカウントを保証する。
【００１７】図４は本発明の第２の実施例の構成図であ
る。この第２の実施例は，図１（ロ）に示す発明に対応
している。カウンタ制御手段１４の他の部分は，第１の
実施例と同様である。４０および４１はリード動作中に
おけるカウンタ更新回数を記録するためのＤ型フリップ
フロップ，４２〜４５はアンド回路，４６〜４８はオア
回路を表す。
る。この第２の実施例は，図１（ロ）に示す発明に対応
している。カウンタ制御手段１４の他の部分は，第１の
実施例と同様である。４０および４１はリード動作中に
おけるカウンタ更新回数を記録するためのＤ型フリップ
フロップ，４２〜４５はアンド回路，４６〜４８はオア
回路を表す。
【００１８】この回路のタイムチャートを図５に示す。
各信号は第１の実施例とほぼ同様であるが，En＿Buf の
信号が，En＿Buf1とEn＿Buf2に分かれている。カウンタ
１０へのアクセス信号−ASが来ない場合，カウントイネ
ーブル信号Count Enableによってカウンタ１０はカウン
ト動作を続ける。
各信号は第１の実施例とほぼ同様であるが，En＿Buf の
信号が，En＿Buf1とEn＿Buf2に分かれている。カウンタ
１０へのアクセス信号−ASが来ない場合，カウントイネ
ーブル信号Count Enableによってカウンタ１０はカウン
ト動作を続ける。
【００１９】例えば，図５に示すように，アクセス信号
−ASにより，アクセス同期信号AS＿Syncが“Ｈigh ”に
なると，カウントイネーブル信号Count Enableに対し
て，カウンタ１０へのイネーブル信号Enableは“High”
にならず，カウンタ１０の更新は保留される。このと
き，Ｄ−ＦＦ４０はセットされる。リードアクセスが終
了する前に，さらにカウントイネーブル（Count Enabl
e）が発生すると，カウンタ１０の更新は保留されたま
まで，Ｄ−ＦＦ４１もセットされる。すなわち，２回分
の更新回数を保持することになる。この間，カウンタ１
０のカウント動作は停止しているので，カウンタ１０か
らのデータ出力は安定して行われることになる。
−ASにより，アクセス同期信号AS＿Syncが“Ｈigh ”に
なると，カウントイネーブル信号Count Enableに対し
て，カウンタ１０へのイネーブル信号Enableは“High”
にならず，カウンタ１０の更新は保留される。このと
き，Ｄ−ＦＦ４０はセットされる。リードアクセスが終
了する前に，さらにカウントイネーブル（Count Enabl
e）が発生すると，カウンタ１０の更新は保留されたま
まで，Ｄ−ＦＦ４１もセットされる。すなわち，２回分
の更新回数を保持することになる。この間，カウンタ１
０のカウント動作は停止しているので，カウンタ１０か
らのデータ出力は安定して行われることになる。
【００２０】リードアクセスが終了すると，アクセス同
期信号AS＿Syncが“Low ”になり，カウンタ１０の更新
動作は再開される。特に，リード動作後には，Ｄ−ＦＦ
４０，４１に記録されている回数分のイネーブル信号En
ableがまとめてカウンタ１０に出力され，保留していた
カウント値の補正が行われる。記録されている回数分の
カウンタ１０の更新とともに，Ｄ−ＦＦ４０，４１はリ
セットされる。
期信号AS＿Syncが“Low ”になり，カウンタ１０の更新
動作は再開される。特に，リード動作後には，Ｄ−ＦＦ
４０，４１に記録されている回数分のイネーブル信号En
ableがまとめてカウンタ１０に出力され，保留していた
カウント値の補正が行われる。記録されている回数分の
カウンタ１０の更新とともに，Ｄ−ＦＦ４０，４１はリ
セットされる。
【００２１】図４に示す例では，２回分の更新を保留可
能になっているが，もちろん更新回数を記憶し保持する
ためのフリップフロップ等を増やすことにより，もっと
多くの更新を保留可能に構成することも可能である。
能になっているが，もちろん更新回数を記憶し保持する
ためのフリップフロップ等を増やすことにより，もっと
多くの更新を保留可能に構成することも可能である。
【００２２】
【発明の効果】以上説明したように，本発明によれば，
リード動作中にはカウンタの更新を止めるので，直接カ
ウンタの値を読み出すことができ，カウンタの値の退避
は不要となる。したがって，退避レジスタを削減するこ
とができ，少ない物量で安定したデータの読み出しを実
現することが可能となる。
リード動作中にはカウンタの更新を止めるので，直接カ
ウンタの値を読み出すことができ，カウンタの値の退避
は不要となる。したがって，退避レジスタを削減するこ
とができ，少ない物量で安定したデータの読み出しを実
現することが可能となる。
【図１】本発明の原理説明図である。
【図２】本発明の第１の実施例の構成図である。
【図３】本発明の第１の実施例の動作説明図である。
【図４】本発明の第２の実施例の構成図である。
【図５】本発明の第２の実施例の動作説明図である。
【図６】一般的な情報処理装置のブロック図である。
【図７】カウンタのリード動作時における問題点説明図
である。
である。
【図８】従来例の構成図である。
１０ カウンタ １１ 出力セレクタ １２ システムバス １３，１４ カウンタ制御手段 １５ 更新回数記録手段
Claims (2)
- 【請求項１】 プログラムからリード可能なカウンタ(1
0)を備えたシステムにおけるカウンタのリード制御方法
において，前記カウンタ(10)のカウント動作を制御する
カウンタ制御手段(13)を設け，該カウンタ制御手段(13)
により，前記カウンタ(10)のリード動作であることを検
出したとき，そのリード動作が終了するまで該カウンタ
(10)のカウント動作を止め，リード動作終了後に，該カ
ウンタ(10)のカウント動作を再開してカウント値の更新
を行うことを特徴とするカウンタのリード制御方法。 - 【請求項２】 プログラムからリード可能なカウンタ(1
0)を備えたシステムにおけるカウンタのリード制御方法
において，前記カウンタ(10)のカウント動作を制御する
カウンタ制御手段(14)を設け，該カウンタ制御手段(14)
により，前記カウンタ(10)のリード動作であることを検
出したとき，そのリード動作が終了するまで該カウンタ
(10)のカウント動作を止めるとともに，その間の更新回
数を記録する手段(15)により，リード動作中における該
カウンタ(10)を更新すべき回数を記録しておき，リード
動作終了後に，該カウンタ(10)のカウント動作を再開
し，前記更新回数を記録する手段(15)に記録した回数分
のカウント値の更新を行うことを特徴とするカウンタの
リード制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10266893A JPH06314968A (ja) | 1993-04-28 | 1993-04-28 | カウンタのリード制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10266893A JPH06314968A (ja) | 1993-04-28 | 1993-04-28 | カウンタのリード制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06314968A true JPH06314968A (ja) | 1994-11-08 |
Family
ID=14333617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10266893A Withdrawn JPH06314968A (ja) | 1993-04-28 | 1993-04-28 | カウンタのリード制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06314968A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1550845B2 (de) † | 2003-12-24 | 2022-05-04 | Avago Technologies International Sales Pte. Limited | Positionsdetektor |
-
1993
- 1993-04-28 JP JP10266893A patent/JPH06314968A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1550845B2 (de) † | 2003-12-24 | 2022-05-04 | Avago Technologies International Sales Pte. Limited | Positionsdetektor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030131208A1 (en) | Memory access circuit and memory access control circuit | |
| US8209561B2 (en) | Real time clock and method for recording data in real time clock | |
| JP2504018B2 (ja) | 入力回路 | |
| JPH06314968A (ja) | カウンタのリード制御方法 | |
| KR100321745B1 (ko) | 외부메모리액세스를위한마이크로컨트롤러유닛 | |
| US5301307A (en) | Microprocessor having waiting function | |
| JP2002182780A (ja) | リアルタイムクロックの制御方法及びリアルタイムクロック | |
| JP2786033B2 (ja) | 時間測定装置 | |
| JPH05107314A (ja) | Ｉｃ試験装置 | |
| JPH10255489A (ja) | マイクロコンピュータ | |
| JPH046024B2 (ja) | ||
| JP3188042B2 (ja) | ディジタル計算機におけるテーブル検索装置 | |
| JP2862647B2 (ja) | Ｆｉｆｏバッファ制御方式 | |
| JP2023161717A (ja) | リアルタイムクロックモジュール | |
| JPS62241044A (ja) | 履歴情報収集装置 | |
| JP2003186459A (ja) | 表示装置の制御方法および表示装置 | |
| JP2002251319A (ja) | 半導体記憶装置および情報処理装置 | |
| JPH04171566A (ja) | データ更新制御装置 | |
| JPH05197520A (ja) | Ｆｉｆｏメモリ | |
| JPH04319597A (ja) | 記憶回路のための初期化設定回路 | |
| JPH11120070A (ja) | データ読み出し制御装置 | |
| JP2002181857A (ja) | 信号処理装置 | |
| JPH11220383A (ja) | 出力保持機能付きカウンタ装置，クロック制御装置，カウンタ装置，及びインタバルタイマ装置 | |
| JP2000181569A (ja) | カウンタ装置及びプログラムを記憶した記憶媒体 | |
| JPH1049489A (ja) | 信号発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |