JPH06324897A - 論理装置のエラー回復方式 - Google Patents

Abstract

(57)【要約】 【目的】 命令再試行可能なエラー発生時、システムの
負荷状況及びエラー頻度状況によりプロセッサリリー
フ、命令再試行処理を行い高信頼性の密結合マルチプロ
セッサシステムを提供する。 【構成】 論理装置（ＣＰＵ）１００，２００の負荷状
況及びエラー発生状態を監視する監視回路１１１，２１
１と、プロセッサリリーフ機能とを有する密結合マルチ
プロセッサシステムにおいて、再試行可能なエラーが発
生した場合に監視回路１１１，２１１によって、高負荷
状態かつエラーが頻発していないと判定された場合の
み、エラーが発生した論理装置で命令再試行を行い、そ
れ以外の場合にはプロセッサリリーフを行うように制御
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は論理装置のエラー回復方
式に関し、特に高信頼度システムを実現する密結合マル
チプロセッサシステムにおける論理装置のエラー回復方
式に関する。

【０００２】

【従来の技術】従来のこの種の論理装置のエラー回復方
式は、命令再試行可能な論理装置エラーの発生時に、シ
ステムダウンの確率を極力低下させ、システムとしての
信頼性を向上させるために、発生したエラーが命令再試
行可能であってもエラーの発生した論値装置上では命令
再試行は行わずに、他方の正常な論理装置上にて再実行
させシステム運転を継続するようにしている（例えば、
特開平２−２９４８３６号公報参照）。

【０００３】このような従来の論理装置のエラー回復方
式では、たとえ救済可能なエラーであっても、エラー発
生時以降はエラーの発生した論理装置は使用されないた
め、システムとして性能及び運用上システムダウンと等
価となるシステムにおいては、運用の継続に重大な支障
をきたす欠点がある。

【０００４】この欠点を解決するため、本発明者は、既
に、特開平３−１１９４３２号公報（以下、先行技術１
と略称する）に開示されているように、高信頼度システ
ムを実現する密結合型マルチプロセッサシステムにおい
て、命令再試行可能な論理装置エラーが発生した時、シ
ステムの負荷状況に応じてエラー発生論理装置上で命令
再試行を行なったり、あるいはエラー発生論理装置上で
は命令再試行は行わずに、他方の正常な論理装置上にお
いて命令再試行を行わせることにより、システムダウン
の確率を最小限にして、より高信頼度の密結合型マルチ
プロセッサシステムを提案した。

【０００５】この先行技術１の論理装置のエラー回復方
式は、複数の論理装置のそれぞれが、命令を読出したり
実行させるための情報群を格納する格納手段と、これら
複数の論理装置の負荷状態の監視判定手段と、自論理装
置に再試行可能なエラーが発生した場合に監視判定手段
において、高負荷状態でないと判定された時には回復不
可能なエラーとして、また高負荷状態と判定された時に
は論理装置内で再試行を行い、規定回数以内の再試行で
回復しなければ回復不可能なエラーとして他の論理装置
にエラーの発生を通知するエラー通知手段と、エラー発
生時に命令の実行を停止する手段と、自論理装置が正常
に動作している場合に、他の論理装置からエラー通知を
受取った時、正常な論理装置の処理の区切りにおいてエ
ラーが発生した他の論理装置の格納手段から正常な論理
装置の対応する格納手段に情報群を移送する手段と、格
納手段に移送された情報群を使用した処理を再開する手
段とを有している。

【０００６】また、特開平２−１３５５３３号公報（以
下、先行技術２と略称する）は、制御記憶回路の訂正可
能エラーの多発を検出し、多発と判断したときにプロセ
ッサリリーフ処理を使用して演算処理装置をシステムか
ら切離すことにより、訂正可能エラーが多発した場合、
情報処理システム全体のシステムダウンを防止するよう
にした障害処理方式を開示している。

【０００７】

【発明が解決しようとする課題】上記先行技術１のエラ
ー回復方式では、エラー通知手段が、自論理装置に再試
行可能なエラーが発生した場合に、高負荷状態でない
と判定されたときと、高負荷状態と判定されたが、規
定回数の再試行で回復しないときに、回復不可能なエラ
ーとして他の論理装置にエラーの発生を通知している。
すなわち、提案したエラー回復方式は、論理装置の負荷
状況のみに応じてエラー発生論理装置上で命令再試行を
行なったり、あるいはエラー発生論理装置上では命令再
試行は行わずに、他方の正常な論理装置上において命令
再試行を行わせている。換言すれば、提案したエラー回
復方式は、論理装置のエラー発生状況を考慮に入れてい
ないという問題がある。

【０００８】また、上記先行技術２の障害処理方式は、
制御記憶回路の訂正可能エラーの多発を検出しているの
であって、論理装置のエラー発生状況を検出しているの
ではない。

【０００９】したがって、本発明の目的は、論理装置の
負荷状況ばかりでなく論理装置のエラー発生状況をも考
慮に入れた論理回路のエラー回復方式を提供することに
ある。

【００１０】

【課題を解決するための手段】本発明による論理装置の
エラー回復方式は、一つのオペレーティングシステムで
複数の論理装置の制御を行う密結合マルチプロセッサシ
ステムにおいて、複数の論理装置のそれぞれが、命令を
読出したり実行させるための情報群を格納する格納手段
と、自論理装置の負荷状態及びエラー発生状態の監視判
定手段と、自論理装置に再試行可能なエラーが発生した
場合に、監視判定手段において高負荷状態でないと判定
された時、又はエラーが頻発していると判定された時に
は回復不可能なエラーとして他の論理装置にエラーの発
生を通知すると共に、監視判定手段において高負荷状態
かつエラーが頻発していないと判定された時には自論理
装置内で再試行を行い、規定回数以内の再試行で回復し
なければ、回復不可能なエラーとして他の論理装置にエ
ラーの発生を通知するエラー通知手段と、エラー発生時
に命令の実行を停止する実行停止手段と、自論理装置が
正常に動作している場合に、他の論理装置からエラー通
知を受け取った時、自論理装置の処理の区切りにおい
て、エラーが発生した他の論理装置の格納手段から自論
理装置の対応する格納手段に情報群を移送する移送手段
と、格納手段に移送された情報群を使用して処理を再開
する手段とを有することを特徴とする。

【００１１】

【作用】本発明の論理装置のエラー回復方式では、エラ
ー通知手段が、自論理装置に再試行可能なエラーが発生
した場合に、高負荷状態でないと判定されたときと、
エラーが頻発していると判定されたときと、高負荷
状態かつエラーが頻発していないと判定されたが、規定
回数の再試行でエラーが回復しないときに、回復不可能
なエラーとして他の論理装置にエラーの発生を通知す
る。

【００１２】

【実施例】以下、本発明の実施例について図面を参照し
て説明する。

【００１３】図１に本発明の一実施例によるエラー回復
方式が適用される密結合型マルチプロセッサシステムを
示す。図示の密結合型マルチプロセッサシステムは、第
１及び第２の論理装置（以下、ＣＰＵと記す）１００及
び２００と、第１及び第２のＣＰＵ１００及び２００上
で動作するオペレーティングシステム（以下、ＯＳと記
す）３００とを有する。第１及び第２のＣＰＵ１００及
び２００は同じ構成を有する。

【００１４】第１のＣＰＵ１００は、第１の実行制御回
路１０１と、第１のプログラム制御可能レジスタ群１０
２と、第１のプログラム制御可能レジスタ群１０２に保
持された情報を退避する第１の退避レジスタ群１０３
と、第１のエラー検出回路１０４と、エラー回復の可否
を制御する第１の再試行制御回路１０５と、第１のＣＰ
Ｕ間レジスタ移送制御回路１０６と、第１のタイマ回路
１０７と、再試行可能な第１のエラー回数をカウントす
る第１のエラー回数カウント回路１０８と、ＯＳ３００
から設定された第１のＣＰＵ使用率を保持する第１のＣ
ＰＵ使用率保持回路１０９と、第１の使用率スレッショ
ルド値及び第１のエラー回数スレッショルド値を保持す
る第１のスレッショルド値保持回路１１０と、第１のＣ
ＰＵ使用率保持回路１０９に保持された第１のＣＰＵ使
用率と第１のスレッショルド値保持回路１１０で保持さ
れた第１の使用率スレッショルド値との大小と、第１の
エラー回数カウント回路１０８でカウントされた第１の
エラー回数と第１のスレッショルド値保持回路１１０で
保持された第１のエラー回数スレッショルド値との大小
とを判定する第１の監視回路１１１と、第１の演算回路
１１２とを有する。

【００１５】同様に、第２のＣＰＵ２００は、第２の実
行制御回路２０１と、第２のプログラム制御可能レジス
タ群２０２と、第２のプログラム制御可能レジスタ群２
０２に保持された情報を退避する第２の退避レジスタ群
２０３と、第２のエラー検出回路２０４と、エラー回復
の可否を制御する第２の再試行制御回路２０５と、第２
のＣＰＵ間レジスタ移送制御回路２０６と、第２のタイ
マ回路２０７と、再試行可能な第２のエラー回数をカウ
ントする第２のエラー回数カウント回路２０８と、ＯＳ
３００から設定され第２のＣＰＵ使用率を保持する第２
のＣＰＵ使用率保持回路２０９と、第２の使用率スレッ
ショルド値及び第２のエラー回数スレッショルド値を保
持する第２のスレッショルド値保持回路２１０と、第２
のＣＰＵ使用率保持回路２０９に保持された第２のＣＰ
Ｕ使用率と第２のスレッショルド値保持回路２１０に保
持された第２の使用率スレッショルド値との大小と、第
２のエラー回数カウント回路２０８でカウントされた第
２のエラー回数と第２のスレッショルド値保持回路２１
０に保持された第２のエラー回数スレッショルド値との
大小とを判定する第２の監視回路２１１と、第２の演算
回路２１２とを有する。

【００１６】このような構成において、第１のＣＰＵ１
００と第２のＣＰＵ２００とは互いに独立して自己に与
えられた業務を処理している。例えば、第１のＣＰＵ１
００内で命令実行時には、１命令実行ごとに命令実行前
の第１のプログラム制御可能レジスタ群１０２に保持さ
れた情報は、第１の実行制御回路１０１から制御線１２
１に与えられる信号の制御によって、データバス１２２
を介して第１の退避レジスタ群１０３に退避される。

【００１７】ＯＳ３００は通常機能として有するＣＰＵ
使用率を計算するプログラムにより、一定間隔で第１及
び第２のＣＰＵ使用率保持回路１０９及び２０９に現状
の第１及び第２のＣＰＵ使用率をセットしている。ま
た、第１及び第２のスレッショルド値保持回路１１０及
び２１０には、システムの立上げ時にスイッチ等（図示
せず）により、それぞれ、予め第１及び第２の使用率ス
レッショルド値及び第１及び第２のエラー回数スレッシ
ョルド値が設定されている。

【００１８】第１のタイマ回路１０７から制御線１２３
を介して供給される一定時間毎のタイムアップ信号に応
答して、第１の監視回路１１１は、第１のＣＰＵ使用率
保持回路１０８に保持された第１のＣＰＵ使用率と第１
のスレッショルド値保持回路１１０に保持された第１の
使用率スレッショルド値との大小と、第１のエラー回数
カウント回路１０８でカウントされた第１のエラー回数
と第１のスレッショルド値保持回路１１０に保持された
第１のエラー回数スレッショルド値との大小とを判定し
て、その結果を制御線１２４を介して第１の再試行制御
回路１０５へ通知している。

【００１９】同様に、第２の監視回路２１１は、第２の
タイマ回路２０７から制御線２２３を介して供給される
一定時間毎のタイムアップ信号に応答して、第２のＣＰ
Ｕ使用率保持回路２０８に保持された第２のＣＰＵ使用
率と第２のスレッショルド値保持回路１１０に保持され
た第２の使用率スレッショルド値との大小と、第２のエ
ラー回数カウント回路２０８でカウントされた第２のエ
ラー回数と第２のスレッショルド値保持回路２１０に保
持された第２のエラー回数スレッショルド値との大小と
を判定して、その結果を制御線２２４を介して第２の再
試行制御回路２０５へ通知している。

【００２０】いま、第１のＣＰＵ１００内でエラーが発
生し、第１のエラー検出回路１０４によってエラーが検
出されたとする。この場合、そのエラーは制御線１２５
を介して第１の再試行制御回路１０５に報告されると共
に、制御線１２６を介して第１の実行制御回路１０１に
も制御信号を与えて実行を停止させる。

【００２１】第１の再試行制御回路１０５では、各命令
ごとに再試行可能であるかどうかを監視しており、第１
のエラー検出回路１０４から制御線１２５を介してエラ
ーが報告された時の状態が再試行可能か否かを判定し、
再試行可能であれば、制御線１２７を介して第１のエラ
ー回数カウント回路１０８に通知する。また、第１の再
試行制御回路１０５は、制御線１２４を介して報告され
ている、第１のＣＰＵ使用率及び第１の再試行可能エラ
ー回数がそれぞれ第１の使用率スレッショルド値及び第
１のエラー回数スレッショルド値以上か否かの判定結果
に基づいて次に述べるような制御を行う。

【００２２】第１の使用率ＣＰＵが第１の使用率スレッ
ショルド値以上かつ第１の再試行可能エラー回数が第１
のエラー回数スレッショルド値以下であれば、第１の再
試行制御回路１０５は、まず、制御線１２８により起動
をかけ、データパス１２２を介して第１の退避レジスタ
群１０３から第１のプログラム制御可能レジスタ群１０
２に情報を移す。次に、第１の再試行制御回路１０５
は、制御線１２９を介して停止していた第１の実行制御
回路１０１に実行再開の起動をかける。

【００２３】規定回数だけ再試行を繰返してもエラーが
回復しないとき、第１の再試行制御回路１０５は、エラ
ー報告用制御線１３０を介して第２のＣＰＵ２００の第
２の実行制御回路２０１へ第１のＣＰＵ内に回復不可能
なエラーが発生したことを報告する。その時には、第１
の再試行制御回路１０５は、制御線１２９による実行再
開の起動をかけないので、第１の実行制御回路１０１は
停止したままとなる。

【００２４】第１の使用率ＣＰＵが第１の使用率スレッ
ショルド値以下の場合、または第１の再試行可能エラー
回数が第１のエラー回数スレッショルド値以上の場合に
は、再試行可能であっても、第１の再試行制御回路１０
５は、エラー報告用制御線１３０を介して第２のＣＰＵ
２００の第２の実行制御回路２０１へ第１のＣＰＵ内に
回復不可能なエラーが発生したことを報告する。

【００２５】一方、第１のＣＰＵ１００から回復不可能
なエラーとして報告を受けた第２のＣＰＵ２００におい
て、第２の実行制御回路２０１はエラー報告用制御線１
３０から第１のＣＰＵ１００の報告を受けると、命令の
区切り目で割込を発生させ、ＯＳ３００に第１のＣＰＵ
１００の情報引継ぎ要求の通知を行う。

【００２６】ＯＳ３００は、自己の業務の区切りのよい
時点で、自己の業務を中断させ、乗移り命令を実行す
る。第２の実行制御回路２０１は、乗移り命令を受取る
と、実行を停止し、第２のＣＰＵ間レジスタ移送制御回
路２０６に制御線２３１を介して乗移り命令の実行要求
を通知する。

【００２７】乗移り命令の実行要求を受取った第２のＣ
ＰＵ間レジスタ移送制御回路２０６は、制御線２３２に
より第１のＣＰＵ１００へシフトクロックを送る。この
シフトクロックを受取った第１のＣＰＵ１００の第１の
退避レジスタ群１０３は、そこから第２のＣＰＵ２００
の第２の退避レジスタ群２０３の対応するレジスタにデ
ータバス１３３を介して情報を移送する。全情報の移送
を終了すると、第２のＣＰＵ間レジスタ移送制御回路２
０６は、制御線２３４を介して第２の再試行制御回路２
０５に引継ぎ完了通知を出力する。

【００２８】第２の再試行制御回路２０５は、制御線２
３４を介して受取った引継ぎ完了通知により、まず、制
御線２２８により起動をかけ、データバス２２２を介し
て第２の退避レジスタ群２０３から第２のプログラム制
御可能レジスタ群２０２に情報を移す。次に、第２の再
試行制御回路２０５は、制御線２２８を介して停止して
いた第２の実行制御回路２０１に実行再開をかけること
により、エラーのために第１のＣＰＵ１００で中断され
ていた処理が第２のＣＰＵ２００によって引継がれる。

【００２９】なお、第１のＣＰＵ１００と第２のＣＰＵ
２００とは、前述したとおり、構成が対称型であるか
ら、第２のＣＰＵ２００が故障した場合には、第１のＣ
ＰＵ１００によって上述したような引継ぎ処理が行われ
ることはいうまでもない。

【００３０】以上、本発明を実施例によって説明してき
たが、本発明は上述した実施例に限定せず、本発明の要
旨を逸脱しない範囲内で種々の変更・変形が可能である
のはいうまでもない。例えば、論理装置（ＣＰＵ）の台
数は２台に限定されず、本発明は論理装置が３台以上の
場合にも同様に適用できるのはいうまでもない。

【００３１】

【発明の効果】以上説明したように本発明の論理装置の
エラー回復方式は、高信頼度システムを実現する密結合
マルチプロセッサシステムにおいて、命令再試行可能な
論理装置エラーの発生時、システムの負荷状況及び命令
再試行可能エラーの発生状況に応じてエラー発生論理装
置上で命令再試行を行ったり、あるいはエラー発生論理
装置上では命令再試行を行わずに、他方の正常な論理装
置上において命令再試行を行わせることにより、システ
ムダウンの確率を最小にし、システムを最適に運用しつ
つ高信頼度のシステムを実現することができるという効
果がある。

【図面の簡単な説明】

【図１】本発明の一実施例によるエラー回復方式を実現
する密結合マルチプロセッサシステムの構成を示すブロ
ック図である。

【符号の説明】

１００，２００ 論理装置（ＣＰＵ） １０１，２０１ 実行制御回路 １０２，２０２ プログラム制御可能レジスタ群 １０３，２０３ 退避レジスタ群 １０４，２０４ エラー検出回路 １０５，２０５ 再試行制御回路 １０６，２０６ ＣＰＵ間レジスタ移送制御回路 １０７，２０７ タイマ回路 １０８，２０８ エラー回数カウント回路 １０９，２０９ ＣＰＵ使用率保持回路 １１０，２１０ スレッショルド値保持回路 １１１，２１１ 監視回路 １１２，２１２ 演算回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 一つのオペレーティングシステムで複数
   の論理装置の制御を行う密結合マルチプロセッサシステ
   ムにおいて、前記複数の論理装置のそれぞれが、 命令を読出したり実行させるための情報群を格納する格
   納手段と、 自論理装置の負荷状態及びエラー発生状態の監視判定手
   段と、 自論理装置に再試行可能なエラーが発生した場合に、前
   記監視判定手段において高負荷状態でないと判定された
   時、又はエラーが頻発していると判定された時には回復
   不可能なエラーとして他の論理装置にエラーの発生を通
   知すると共に、前記監視判定手段において高負荷状態か
   つエラーが頻発していないと判定された時には自論理装
   置内で再試行を行い、規定回数以内の再試行で回復しな
   ければ、回復不可能なエラーとして前記他の論理装置に
   エラーの発生を通知するエラー通知手段と、 前記エラー発生時に命令の実行を停止する実行停止手段
   と、 自論理装置が正常に動作している場合に、他の論理装置
   から前記エラー通知を受け取った時、前記自論理装置の
   処理の区切りにおいて、前記エラーが発生した他の論理
   装置の格納手段から自論理装置の対応する前記格納手段
   に情報群を移送する移送手段と、 前記格納手段に移送された情報群を使用して処理を再開
   する手段とを有することを特徴とする論理装置のエラー
   回復方式。
2. 【請求項２】 前記監視判定手段は、 再試行可能なエラー回数をカウントするエラー回数カウ
   ント回路と、 前記オペレーティングシステムから設定されたＣＰＵ使
   用率を保持するＣＰＵ使用率保持回路と、 使用率スレッショルド値及びエラー回数スレッショルド
   値を保持するスレッショルド値保持回路と、 前記ＣＰＵ使用率保持回路に保持されたＣＰＵ使用率と
   前記スレッショルド値保持回路で保持された使用率スレ
   ッショルド値との大小と、前記エラー回数カウント回路
   でカウントされたエラー回数と前記スレッショルド値保
   持回路で保持されたエラー回数スレッショルド値との大
   小とを判定する監視回路１１１とを有する請求項１記載
   の論理装置のエラー回復方式。