JPH06332727A - 割込要求方法 - Google Patents

Abstract

(57)【要約】 【構成】プロセッサ１ａ，１ｂ，…が割込要求を許可す
る信号を、割込要求を発行する処理系であるＤＭＡ制御
回路３の所定領域３ａに書き込む場合に、ＤＭＡ制御回
路３が、バスのプロトコルに基づいて当該書き込んだプ
ロセッサ１ａ，１ｂ，…を識別して記憶しておき、割込
要因の発生時には、当該識別されたプロセッサ１ａ，１
ｂ，…に対して割込要求を発行する。 【効果】プロセッサ１ａ，１ｂ，…は、割込要求を許可
する信号を書き込む場合に、自らのＩＤを、割込要求を
発行する処理系に書き込む処理をしなくてよくなる。よ
って、書込み時間が節約でき、バスの使用効率が向上す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、割込要求を許可する処
理系が複数存在するシステム（マルチプロセッサシステ
ム）の割込要求方法に関するものである。

【０００２】

【従来の技術】図３に示されるようなマルチプロセッサ
を含むＤＭＡ(direct memory access)システムを想定す
る。同系において、割込要求を発行する処理系、例えば
ＤＭＡ制御回路は、割込要因（入出力装置の動作終了、
状態の変化、所定時間の経過等）が発生すると、割込要
求を受け付けるプロセッサに対して割込要求を行う。こ
のとき、いずれのプロセッサに割り込むのか事前に決め
ておく必要があるので、この場合に備えて各プロセッサ
は、割り込み許可要因を、ＤＭＡ制御回路の所定の領域
に書き込み、かつ自らのＩＤ（識別番号）も書き込むよ
うにしている。

【０００３】そして、ＤＭＡ制御回路は、特定の割込要
因が実際に発生すると、その要因に対応した割込要求先
を特定しそのプロセッサに対して割込要求を行ってい
た。

【０００４】

【発明が解決しようとする課題】ところが、前記の方式
であれば、割込要求を受け付ける処理系、すなわちプロ
セッサが、割込要求を発行する処理系に自らのＩＤをそ
の都度書き込む必要がある。このため、割り込み許可要
因と、ＩＤの書込みとの２回の書込みをしなければなら
ないという不都合が生じる。

【０００５】特に、マルチプロセッサシステムで割込処
理を受け付ける処理系がひんぱんに変化する場合におい
ては、１回の書込みに要する時間(500nsec〜１μsec)が
わずかでも、書込み回数が増加することにより、全体と
して多くの時間が書込みに費やされ、その結果バスのト
ラフィックが増加するという困ったことになってしま
う。

【０００６】そこで、本発明の目的は、上述の技術的課
題を解決し、割込要求を受け付ける処理系が、割込要求
を発行する処理系に自らのＩＤをその都度書き込む必要
のない割込要求方法を提供することである。

【０００７】

【課題を解決するための手段】前記の目的を達成するた
めの請求項１記載の割込要求方法は、割込要求を許可す
る処理系であるプロセッサが割込要求を許可する信号を
割込要求を発行する処理系の所定領域に書き込む場合
に、割込要求を発行する処理系が、バスのプロトコルに
基づいて当該書き込んだプロセッサを識別して記憶して
おき、割込要因の発生時には、当該識別されたプロセッ
サに対して割込要求を発行する方法である。

【０００８】

【作用】前記の構成によれば、割込要求を許可する処理
系は、割込要求を許可する信号を書き込む場合に、自ら
のＩＤを、割込要求を発行する処理系に書き込む処理を
しなくてよい。

【０００９】

【実施例】以下実施例を示す添付図面によって詳細に説
明する。図１のシステムは、複数のプロセッサ１ａ，１
ｂ，１ｃ，…と、複数のメモリ２ａ，２ｂ，２ｃ，…
と、プロセッサ１ａ，１ｂ，１ｃ，…のバス使用権を調
整するバスアービタ４と、ＤＭＡ制御回路３とで構成さ
れるものであって、ＤＭＡ制御回路３は、プロセッサ１
ａ，１ｂ，１ｃ，…からの割込許可信号を格納しておく
割込受付レジスタ３ａと、割込許可信号に応じたプロセ
ッサ１ａ，１ｂ，１ｃ，…のＩＤを割込要因ごとに格納
しておく割込ＩＤレジスタ３ｂとを有している。

【００１０】前記ＤＭＡ制御回路３は、割込要求を発行
する処理系として機能するものであり、プロセッサ１
ａ，１ｂ，１ｃ，…は、割込要求を許可する処理系とし
てそれぞれ機能するものである。前記のシステムによる
割込制御手順をフローチャート（図２）を用いて説明す
る。

【００１１】前記のシステムにおいて、いずれかのプロ
セッサ１ａ，１ｂ，１ｃ，…（ｎ番目のプロセッサ１ｎ
とする）がバスアービタ４にバス使用要求信号を送り出
し、バスアービタ４が使用許可信号を送り出すと、ＤＭ
Ａ制御回路３は、その内容を聴取して（ステップＳ
１）、バスの使用が許可されたプロセッサ１ｎを特定す
る（ステップＳ２）。

【００１２】そして当該プロセッサ１ｎが、特定の割込
要因ｍが発生した場合に割込要求を許可する信号を割込
受付レジスタ３ａに書き込んで来たかどうか判断する
（ステップＳ３）。割込受付レジスタ３ａに書き込んで
来れば、割込ＩＤレジスタ３ｂの、割込要因ｍを特定す
る符号を１にし、プロセッサ１ｎのＩＤである番号ｎを
格納しておく（ステップＳ４）。

【００１３】ＤＭＡの終了等により、前記割込要因ｍが
発生したとすると（ステップＳ５）、前記ＩＤのプロセ
ッサ１ｎに対して割込要求を出す（ステップＳ６）。以
上の手順を採用することにより、プロセッサ１ａ，１
ｂ，１ｃ，…が自己のＩＤをレジスタに書き込まなくて
も、ＤＭＡ制御回路３は割込許可を出したプロセッサ１
ａ，１ｂ，１ｃ，…を特定できるので、書込みが１回分
節約できる。

【００１４】なお、本発明は以上の実施例に限られるも
のではない。例えば実施例では割込要求を発行する処理
系はＤＭＡ制御回路３であったが、これ以外の処理系、
例えばメモリ等とのインターフェイスをとるＩ／Ｏ回路
であってもよい。

【００１５】

【発明の効果】以上のように本発明の割込要求方法によ
れば、割込要求を発行する処理系がバスアービトレーシ
ョンをモニタすることにより、割込要求を受け付ける処
理系、すなわちプロセッサの識別ができる。よって、プ
ロセッサは、割込要求を発行する処理系に自らのＩＤを
その都度書き込む必要がなくなり、書込みが１回節約で
きる。

【００１６】したがって、特に書込み回数の多いシステ
ムでは、書込みに費やされる時間が全体として減少し、
その結果バスの使用効率が向上するという効果が得られ
る。

【図面の簡単な説明】

【図１】複数のプロセッサと、複数のメモリと、バスア
ービタと、ＤＭＡ制御回路とで構成される割込要求方法
のブロック図である。

【図２】システムの割込動作手順を概説するフローチャ
ートである。

【図３】マルチプロセッサを含むＤＭＡ(direct memory
access)システムの構成図である。

【符号の説明】

１ａ，１ｂ，１ｃ プロセッサ ２ａ，２ｂ，２ｃ メモリ ３ ＤＭＡ制御回路 ３ａ 割込受付レジスタ ３ｂ 割込ＩＤレジスタ ４ バスアービタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】割込要求を許可する処理系である複数のプ
   ロセッサと、割込要求を発行する処理系と、プロセッサ
   のバス使用権を調整するバスアービタとをバスで結合し
   たシステムにおいて、 前記プロセッサが割込要求を許可する信号を割込要求を
   発行する処理系の所定領域に書き込んだ場合に、割込要
   求を発行する処理系が、バスのプロトコルに基づいて当
   該書き込んだプロセッサを識別して記憶しておき、割込
   要因の発生時には、当該識別されたプロセッサに対して
   割込要求を発行することを特徴とする割込要求方法。