JPH06347501A - 表面弾性波型バンドパスフィルタ検査方法及び装置 - Google Patents
表面弾性波型バンドパスフィルタ検査方法及び装置Info
- Publication number
- JPH06347501A JPH06347501A JP5136271A JP13627193A JPH06347501A JP H06347501 A JPH06347501 A JP H06347501A JP 5136271 A JP5136271 A JP 5136271A JP 13627193 A JP13627193 A JP 13627193A JP H06347501 A JPH06347501 A JP H06347501A
- Authority
- JP
- Japan
- Prior art keywords
- comb
- shaped
- electrode
- acoustic wave
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】
【目的】組立前の段階において短絡不良を確実に検出す
る。 【構成】周波数分析器60の出力端子61から電気信号
を、同軸プローブP1、グランドプローブG1、G2及
びパッドを介し櫛形入力電極と櫛形グランド電極との間
に印加し、櫛形出力電極と櫛形グランド電極との間に生
じた電気信号を、パッド、同軸プローブP2及びグラン
ドプローブG3、G4を介し周波数分析器60の入力端
子62に供給して、表面弾性波型バンドパスフィルタの
通過帯域内の中心周波数付近の設定周波数範囲における
通過率を測定し、通過率が設定値以下になったとき不良
と判定する。
る。 【構成】周波数分析器60の出力端子61から電気信号
を、同軸プローブP1、グランドプローブG1、G2及
びパッドを介し櫛形入力電極と櫛形グランド電極との間
に印加し、櫛形出力電極と櫛形グランド電極との間に生
じた電気信号を、パッド、同軸プローブP2及びグラン
ドプローブG3、G4を介し周波数分析器60の入力端
子62に供給して、表面弾性波型バンドパスフィルタの
通過帯域内の中心周波数付近の設定周波数範囲における
通過率を測定し、通過率が設定値以下になったとき不良
と判定する。
Description
【0001】
【産業上の利用分野】本発明は、チップ部品である表面
弾性波(SAW)型バンドパスフィルタのパッケージン
グ前において、主に短絡不良を検出する検査方法及び装
置に関する。
弾性波(SAW)型バンドパスフィルタのパッケージン
グ前において、主に短絡不良を検出する検査方法及び装
置に関する。
【0002】
【従来の技術】自動車電話や携帯電話等には、図7に示
すような表面弾性波型バンドパスフィルタが用いられて
いる。このフィルタはチップ部品であり、チップ10
は、圧電性基板11、例えばLiTaO3基板に、アル
ミ等の金属膜がスパッタリング等で被着され、ホトエッ
チングにより電極パターンが形成された構成となってい
る。図7は、電極数を実際よりも少なくしている。
すような表面弾性波型バンドパスフィルタが用いられて
いる。このフィルタはチップ部品であり、チップ10
は、圧電性基板11、例えばLiTaO3基板に、アル
ミ等の金属膜がスパッタリング等で被着され、ホトエッ
チングにより電極パターンが形成された構成となってい
る。図7は、電極数を実際よりも少なくしている。
【0003】櫛型グランド電極20は、櫛型電極21〜
25が交互に反対方向を向いて連なっている。櫛型電極
23、22、24、21及び25にはそれぞれ、パッド
GND0〜GND4が配線を介して接続されている。櫛
型入力電極30は、櫛型電極23と噛み合うように形成
され、配線を介しパッドINに接続されている。櫛型出
力電極40は、その櫛型電極41及び42がそれぞれ櫛
型電極22及び24と噛み合うように形成され、配線を
介してパッドOUTに接続されている。櫛型反射電極5
1及び52は、それぞれ櫛型電極21及び25と噛み合
うように形成され、エネルギー損失を低減していてる。
25が交互に反対方向を向いて連なっている。櫛型電極
23、22、24、21及び25にはそれぞれ、パッド
GND0〜GND4が配線を介して接続されている。櫛
型入力電極30は、櫛型電極23と噛み合うように形成
され、配線を介しパッドINに接続されている。櫛型出
力電極40は、その櫛型電極41及び42がそれぞれ櫛
型電極22及び24と噛み合うように形成され、配線を
介してパッドOUTに接続されている。櫛型反射電極5
1及び52は、それぞれ櫛型電極21及び25と噛み合
うように形成され、エネルギー損失を低減していてる。
【0004】パッドIN、OUT及びGND0〜GND
4は、ワイヤボンダにより不図示の外部端子に接続され
る。上記構成において、櫛型入力電極30と櫛型グラン
ド電極20との間に高周波信号を入力すると、この電気
信号が逆圧電効果により表面弾性波に変換され、次いで
圧電効果により櫛型グランド電極20と櫛型出力電極4
0との間の電気信号に変換される。
4は、ワイヤボンダにより不図示の外部端子に接続され
る。上記構成において、櫛型入力電極30と櫛型グラン
ド電極20との間に高周波信号を入力すると、この電気
信号が逆圧電効果により表面弾性波に変換され、次いで
圧電効果により櫛型グランド電極20と櫛型出力電極4
0との間の電気信号に変換される。
【0005】図7は電極が1段構成であるが、通過帯域
の両側の抑圧帯域の減衰率を充分大きくするために、図
8に示すような、電極が2段の表面弾性波型バンドパス
フィルタが用いられている。図8において、図7と同一
及び類似の構成要素には、図7と同一及び類似の符号を
付している。図8は、電極数を実際よりも少なくしてい
る。
の両側の抑圧帯域の減衰率を充分大きくするために、図
8に示すような、電極が2段の表面弾性波型バンドパス
フィルタが用いられている。図8において、図7と同一
及び類似の構成要素には、図7と同一及び類似の符号を
付している。図8は、電極数を実際よりも少なくしてい
る。
【0006】櫛型グランド電極20Aは、互いに同一方
向に向いた櫛型電極21A〜23Aが連なっており、パ
ッドGND1、GND2及びGND01、GND02に
接続されている。櫛型入力電極30は、その櫛型電極3
1、32及び33がそれぞれ櫛型電極21A、22A及
び23Aと噛み合うように形成され、共にパッドINに
接続されている。出力側は、入力側と対称形になってい
る。すなわち、櫛型グランド電極20Bは、互いに同一
方向に向いた櫛型電極21B〜23Bが連なっており、
パッドGND3、GND4及びGND03、GND04
に接続されている。櫛型出力電極40は、その櫛型電極
41、42及び43がそれぞれ櫛型電極21B、22B
及び23Bと噛み合うように形成され、共にパッドOU
Tに接続されている。
向に向いた櫛型電極21A〜23Aが連なっており、パ
ッドGND1、GND2及びGND01、GND02に
接続されている。櫛型入力電極30は、その櫛型電極3
1、32及び33がそれぞれ櫛型電極21A、22A及
び23Aと噛み合うように形成され、共にパッドINに
接続されている。出力側は、入力側と対称形になってい
る。すなわち、櫛型グランド電極20Bは、互いに同一
方向に向いた櫛型電極21B〜23Bが連なっており、
パッドGND3、GND4及びGND03、GND04
に接続されている。櫛型出力電極40は、その櫛型電極
41、42及び43がそれぞれ櫛型電極21B、22B
及び23Bと噛み合うように形成され、共にパッドOU
Tに接続されている。
【0007】櫛型グランド電極20Aと櫛型グランド電
極20Bとの間には、櫛型電極21C〜24Cが連なっ
た櫛型フローティング電極20Cが形成され、パッドF
L1及びFL2に接続されている。櫛型電極21C〜2
4Cの内側にはそれぞれ、これらに噛み合うように並列
接続電極51〜54が形成されている。パッドIN、O
UT及びGND0〜GND4は、ワイヤボンダにより不
図示の外部端子に接続される。
極20Bとの間には、櫛型電極21C〜24Cが連なっ
た櫛型フローティング電極20Cが形成され、パッドF
L1及びFL2に接続されている。櫛型電極21C〜2
4Cの内側にはそれぞれ、これらに噛み合うように並列
接続電極51〜54が形成されている。パッドIN、O
UT及びGND0〜GND4は、ワイヤボンダにより不
図示の外部端子に接続される。
【0008】図7及び図8では簡単化のために、パッド
以外の電極を実線で表しているが、実際には、例えば8
00MHZ帯のもので各電極幅及び電極間幅は共に1μ
m程度であり、パターニング工程において、電極が断線
したり、電極間が短絡したりすることがある。そこで、
従来では、ウェーハダイシング後において導通試験を行
っていた。すなわち、チップ上のパッドIN、OUT及
びGND1〜4にプローブを当接し、プローブ間の抵抗
値を測定することにより、短絡を検出していた。
以外の電極を実線で表しているが、実際には、例えば8
00MHZ帯のもので各電極幅及び電極間幅は共に1μ
m程度であり、パターニング工程において、電極が断線
したり、電極間が短絡したりすることがある。そこで、
従来では、ウェーハダイシング後において導通試験を行
っていた。すなわち、チップ上のパッドIN、OUT及
びGND1〜4にプローブを当接し、プローブ間の抵抗
値を測定することにより、短絡を検出していた。
【0009】
【発明が解決しようとする課題】しかし、図8の櫛型反
射電極51〜54の各々にはパットを接続することがで
きず、したがって、これらと櫛型電極21C〜24Cと
の間の短絡を検出することができない。電極の断線がフ
ィルタ特性に与える影響は比較的小さく、フィルタとし
ての良否は断線の程度によるが、電極間の短絡はどの部
分であってもフィルタ特性に大きな影響を与え、不良品
となる。このため、組立後の試験において歩留りが低下
し、また、無駄なパッケージやキャップを使用すること
になり、コスト高の原因となっていた。
射電極51〜54の各々にはパットを接続することがで
きず、したがって、これらと櫛型電極21C〜24Cと
の間の短絡を検出することができない。電極の断線がフ
ィルタ特性に与える影響は比較的小さく、フィルタとし
ての良否は断線の程度によるが、電極間の短絡はどの部
分であってもフィルタ特性に大きな影響を与え、不良品
となる。このため、組立後の試験において歩留りが低下
し、また、無駄なパッケージやキャップを使用すること
になり、コスト高の原因となっていた。
【0010】本発明の目的は、このような問題点に鑑
み、組立前の段階において短絡不良を確実に検出するこ
とができる表面弾性波型バンドパスフィルタ検査方法及
び装置を提供することにある。
み、組立前の段階において短絡不良を確実に検出するこ
とができる表面弾性波型バンドパスフィルタ検査方法及
び装置を提供することにある。
【0011】
【課題を解決するための手段及びその作用】本発明に係
る表面弾性波型バンドパスフィルタ検査方法及び装置
を、実施例図中の対応する構成要素の符号を引用して説
明する。本装置発明は、例えば図1、図5及び図8に示
す如く、圧電性基板11A上に金属電極膜のパターンが
形成され、該パターンは、櫛形入力電極30と櫛形グラ
ンド電極20Aとが互いに噛み合い、櫛形出力電極40
と櫛形グランド電極20Bとが互いに噛み合い、櫛形入
力電極30、櫛形出力電極40及び櫛形グランド電極2
0A、20BにパッドIN、OUT、GND1〜GND
4が接続された形となっている、チップ形でパッケージ
ング前の表面弾性波型バンドパスフィルタに対し、電極
間短絡不良を検出する表面弾性波型バンドパスフィルタ
検査装置において、出力端子61から出力する電気信号
に対する入力端子62に入力する電気信号の通過率T
を、表面弾性波型バンドパスフィルタの通過帯域内の中
心周波数付近の設定周波数範囲f1 〜f2 において実質
的に測定する周波数分析器60と、検出手段70と、検
出手段70をチップに対し相対的に移動させる移動手段
75、76と、移動手段75、76を駆動して、第1同
軸プローブP1、第2同軸プローブP2及びグランドプ
ローブG1〜G4の先端をそれぞれ対応するパッドI
N、OUT、GND1〜GND4に接触させ、この状態
で周波数分析器60を作動させ、第1同軸プローブP
1、第2同軸プローブP2及びグランドプローブG1〜
G4の先端をパッドIN、OUT、GND1〜GND4
から離間させる処理を繰り返し実行する制御手段80
と、通過率Tが設定値T0 以下になったとき不良と判定
する良否判定手段81〜83とを有する。また、この検
出手段70は、第1同軸ケーブルS1介し出力端子61
に接続される第1コネクタC1と、一端が第1コネクタ
C1に接続され他端部の内部導線が露出している第1同
軸プローブP1と、第2同軸ケーブルS2介し入力端子
62に接続される第2コネクタC2と、一端が第2コネ
クタC2に接続され他端部の内部導線が露出している第
2同軸プローブP2と、第1コネクタC1及び第2コネ
クタC2を介し第1同軸プローブP1及び第2同軸プロ
ーブP2の被覆導線に接続されたグランドプローブG1
〜G4とを備え、第1同軸プローブP1、第2同軸プロ
ーブP2及びグランドプローブG1〜G4の先端位置が
それぞれ櫛形入力電極30、櫛形出力電極40及び櫛形
グランド電極20A、20Bに接続されたパッドIN、
OUT、GND1〜GND4に対応している。
る表面弾性波型バンドパスフィルタ検査方法及び装置
を、実施例図中の対応する構成要素の符号を引用して説
明する。本装置発明は、例えば図1、図5及び図8に示
す如く、圧電性基板11A上に金属電極膜のパターンが
形成され、該パターンは、櫛形入力電極30と櫛形グラ
ンド電極20Aとが互いに噛み合い、櫛形出力電極40
と櫛形グランド電極20Bとが互いに噛み合い、櫛形入
力電極30、櫛形出力電極40及び櫛形グランド電極2
0A、20BにパッドIN、OUT、GND1〜GND
4が接続された形となっている、チップ形でパッケージ
ング前の表面弾性波型バンドパスフィルタに対し、電極
間短絡不良を検出する表面弾性波型バンドパスフィルタ
検査装置において、出力端子61から出力する電気信号
に対する入力端子62に入力する電気信号の通過率T
を、表面弾性波型バンドパスフィルタの通過帯域内の中
心周波数付近の設定周波数範囲f1 〜f2 において実質
的に測定する周波数分析器60と、検出手段70と、検
出手段70をチップに対し相対的に移動させる移動手段
75、76と、移動手段75、76を駆動して、第1同
軸プローブP1、第2同軸プローブP2及びグランドプ
ローブG1〜G4の先端をそれぞれ対応するパッドI
N、OUT、GND1〜GND4に接触させ、この状態
で周波数分析器60を作動させ、第1同軸プローブP
1、第2同軸プローブP2及びグランドプローブG1〜
G4の先端をパッドIN、OUT、GND1〜GND4
から離間させる処理を繰り返し実行する制御手段80
と、通過率Tが設定値T0 以下になったとき不良と判定
する良否判定手段81〜83とを有する。また、この検
出手段70は、第1同軸ケーブルS1介し出力端子61
に接続される第1コネクタC1と、一端が第1コネクタ
C1に接続され他端部の内部導線が露出している第1同
軸プローブP1と、第2同軸ケーブルS2介し入力端子
62に接続される第2コネクタC2と、一端が第2コネ
クタC2に接続され他端部の内部導線が露出している第
2同軸プローブP2と、第1コネクタC1及び第2コネ
クタC2を介し第1同軸プローブP1及び第2同軸プロ
ーブP2の被覆導線に接続されたグランドプローブG1
〜G4とを備え、第1同軸プローブP1、第2同軸プロ
ーブP2及びグランドプローブG1〜G4の先端位置が
それぞれ櫛形入力電極30、櫛形出力電極40及び櫛形
グランド電極20A、20Bに接続されたパッドIN、
OUT、GND1〜GND4に対応している。
【0012】本方法発明は、周波数分析器60の出力端
子61から電気信号を、プローブ及びパッドIN、GN
D1、GND2を介し櫛形入力電極30と櫛形グランド
電極20Aとの間に印加し、櫛形出力電極40と櫛形グ
ランド電極20Bとの間に生じた電気信号を、パッドO
UT、GND3、GND4及びプローブを介し周波数分
析器60の入力端子62に供給して、表面弾性波型バン
ドパスフィルタの通過帯域内の中心周波数付近の設定周
波数範囲f1 〜f2 における通過率Tを実質的に測定
し、通過率Tが設定値T0 以下になったとき不良と判定
する。
子61から電気信号を、プローブ及びパッドIN、GN
D1、GND2を介し櫛形入力電極30と櫛形グランド
電極20Aとの間に印加し、櫛形出力電極40と櫛形グ
ランド電極20Bとの間に生じた電気信号を、パッドO
UT、GND3、GND4及びプローブを介し周波数分
析器60の入力端子62に供給して、表面弾性波型バン
ドパスフィルタの通過帯域内の中心周波数付近の設定周
波数範囲f1 〜f2 における通過率Tを実質的に測定
し、通過率Tが設定値T0 以下になったとき不良と判定
する。
【0013】なお、検査対象としての表面弾性波型バン
ドパスフィルタは、図8に示すような2段構成のものに
限定されず、図7に示すような1段構成又は不図示の3
段以上の構成であってもよい。また、上記の「通過率を
実質的に測定」とは、例えば、減衰率を測定することを
含む意味である。本発明によれば、任意の電極間の短絡
不良、例えば、パッドを接続することができない櫛型反
射電極51〜54と櫛型電極21C〜24Cとの短絡に
よる不良も、組立前の段階において確実に検出すること
ができる。
ドパスフィルタは、図8に示すような2段構成のものに
限定されず、図7に示すような1段構成又は不図示の3
段以上の構成であってもよい。また、上記の「通過率を
実質的に測定」とは、例えば、減衰率を測定することを
含む意味である。本発明によれば、任意の電極間の短絡
不良、例えば、パッドを接続することができない櫛型反
射電極51〜54と櫛型電極21C〜24Cとの短絡に
よる不良も、組立前の段階において確実に検出すること
ができる。
【0014】さらに、表面弾性波型バンドパスフィルタ
の電極の段数によらず同一構成の検査方法及び装置を用
いることができる。また、不良と判定されたチップは、
ダイボンディングの対象外とすることができ、これによ
り、パッケージやキャップの無駄が省かれ、不良チップ
に対する無駄な組立作業を省略でき、組立後の試験の歩
留り向上及びコスト低減を図ることができる。
の電極の段数によらず同一構成の検査方法及び装置を用
いることができる。また、不良と判定されたチップは、
ダイボンディングの対象外とすることができ、これによ
り、パッケージやキャップの無駄が省かれ、不良チップ
に対する無駄な組立作業を省略でき、組立後の試験の歩
留り向上及びコスト低減を図ることができる。
【0015】
【実施例】以下、図面に基づいて本発明の一実施例を説
明する。図1は、表面弾性波型バンドパスフィルタ検査
装置の全体構成を示す。周波数分析器60は、その出力
端子61及び入力端子62にそれぞれ同軸ケーブルS1
及びS2の一端が接続されている。同軸ケーブルS1及
びS2の他端はそれぞれ、検出部70のコネクタC1及
びC2に接続されている。
明する。図1は、表面弾性波型バンドパスフィルタ検査
装置の全体構成を示す。周波数分析器60は、その出力
端子61及び入力端子62にそれぞれ同軸ケーブルS1
及びS2の一端が接続されている。同軸ケーブルS1及
びS2の他端はそれぞれ、検出部70のコネクタC1及
びC2に接続されている。
【0016】図2にも示す如く、コネクタC1及びC2
にはそれぞれ同軸プローブP1及びP2の一端が接続さ
れ、同軸プローブP1及びP2の先端部において内部導
線が露出している。同軸プローブP1及びP2の被覆導
線は、コネクタC1及びC2を介してグランドループG
0に接続されている。このグランドループG0に、グラ
ンドプローブG1〜G4の一端が接続されている。同軸
プローブP1、P2及びグランドプローブG1〜G4の
先端は、チップ10A上のパッドIN、OUT、GND
1〜GND4に対応している。
にはそれぞれ同軸プローブP1及びP2の一端が接続さ
れ、同軸プローブP1及びP2の先端部において内部導
線が露出している。同軸プローブP1及びP2の被覆導
線は、コネクタC1及びC2を介してグランドループG
0に接続されている。このグランドループG0に、グラ
ンドプローブG1〜G4の一端が接続されている。同軸
プローブP1、P2及びグランドプローブG1〜G4の
先端は、チップ10A上のパッドIN、OUT、GND
1〜GND4に対応している。
【0017】検出部70は、実際には図3に示す如く構
成することができる。この検出部70は、基板71の中
央部に円孔72が形成され、円孔72の周辺の基板71
上にグランドループG0がプリント配線され、グランド
ループG0上の対向する位置に穿設された孔にコネクタ
C1及びC2が取着されている。図3において、同軸プ
ローブP1、P2及びグランドプローブG1〜G4は、
その先端部が紙面上方(試料のある方向)へ向いてい
る。
成することができる。この検出部70は、基板71の中
央部に円孔72が形成され、円孔72の周辺の基板71
上にグランドループG0がプリント配線され、グランド
ループG0上の対向する位置に穿設された孔にコネクタ
C1及びC2が取着されている。図3において、同軸プ
ローブP1、P2及びグランドプローブG1〜G4は、
その先端部が紙面上方(試料のある方向)へ向いてい
る。
【0018】グランドプローブG1には、エッジセンサ
73が取り付けられている。このエッジセンサ73は、
非接触のときオンしており(非接触でオフのときエッジ
センサ故障と判定するため)、接触によりオフするスイ
ッチであり、図中にはエッジセンサ73に対する、グラ
ンドプローブG1に沿った配線を図示省略している。エ
ッジセンサ73は、グランドプローブG1の先端が試料
上のグランドパッドに接触する少し前に、該グランドパ
ッドに接触して作動し、これを検出可能となっている。
73が取り付けられている。このエッジセンサ73は、
非接触のときオンしており(非接触でオフのときエッジ
センサ故障と判定するため)、接触によりオフするスイ
ッチであり、図中にはエッジセンサ73に対する、グラ
ンドプローブG1に沿った配線を図示省略している。エ
ッジセンサ73は、グランドプローブG1の先端が試料
上のグランドパッドに接触する少し前に、該グランドパ
ッドに接触して作動し、これを検出可能となっている。
【0019】図1において、検出部70の側方には、不
良チップにマークを付すためのマーカー74が配置され
ている。検出部70及びマーカー74は、X−Yステー
ジ75の上方に配置された、紙面垂直方向へ駆動可能な
Zステージ76に固定されている。一方、試料Wは、ウ
ェーハをダイシングテープに接着した状態でダイシング
を行って個々のチップに分離したものであり、X−Yス
テージ75上に載置されている。
良チップにマークを付すためのマーカー74が配置され
ている。検出部70及びマーカー74は、X−Yステー
ジ75の上方に配置された、紙面垂直方向へ駆動可能な
Zステージ76に固定されている。一方、試料Wは、ウ
ェーハをダイシングテープに接着した状態でダイシング
を行って個々のチップに分離したものであり、X−Yス
テージ75上に載置されている。
【0020】エッジセンサ73の検出信号、並びに、X
−Yステージ75及びZステージ76の位置信号は、制
御装置80に供給され、マーカー74、X−Yステージ
75及びZステージ76は、制御装置80により制御さ
れる。制御装置80は、マイクロコンピュータを用いて
構成されている。ここで、周波数分析器60のキーボー
ド63を操作して、通過率測定における周波数範囲及び
測定点数を設定し、検出部70を図2に示す接触状態に
して周波数分析器60を作動させると、周波数分析器6
0のモニタ用ディスプレイ64には、図5に示すような
通過特性のグラフが得られる。この通過特性は、チップ
10A上の電極間に短絡が存在しない場合には、図5
(A)に示す如くなるが、短絡が存在する場合には、短
絡位置によらず、通過帯域中央付近の周波数f1 〜f 2
の範囲で、減衰が現れることを本発明者等は知見した。
−Yステージ75及びZステージ76の位置信号は、制
御装置80に供給され、マーカー74、X−Yステージ
75及びZステージ76は、制御装置80により制御さ
れる。制御装置80は、マイクロコンピュータを用いて
構成されている。ここで、周波数分析器60のキーボー
ド63を操作して、通過率測定における周波数範囲及び
測定点数を設定し、検出部70を図2に示す接触状態に
して周波数分析器60を作動させると、周波数分析器6
0のモニタ用ディスプレイ64には、図5に示すような
通過特性のグラフが得られる。この通過特性は、チップ
10A上の電極間に短絡が存在しない場合には、図5
(A)に示す如くなるが、短絡が存在する場合には、短
絡位置によらず、通過帯域中央付近の周波数f1 〜f 2
の範囲で、減衰が現れることを本発明者等は知見した。
【0021】そこで、この周波数f1 〜f2 の範囲で例
えば10点測定するように、キーボード63を操作して
設定する。なお、図5は、特性インピーダンスが50Ω
の同軸ケーブルS1、S2及びプローブと、特性インピ
ーダンスが略50Ωの検査対象との間でインピーダンス
整合をとっていないという条件で実測したものである
が、本検査装置は少なくとも短絡不良を検出することを
目的としおり、この目的のためにはインピーダンス整合
回路をプローブと検査対象との間に接続する必要がない
ことが試験の結果判明した。
えば10点測定するように、キーボード63を操作して
設定する。なお、図5は、特性インピーダンスが50Ω
の同軸ケーブルS1、S2及びプローブと、特性インピ
ーダンスが略50Ωの検査対象との間でインピーダンス
整合をとっていないという条件で実測したものである
が、本検査装置は少なくとも短絡不良を検出することを
目的としおり、この目的のためにはインピーダンス整合
回路をプローブと検査対象との間に接続する必要がない
ことが試験の結果判明した。
【0022】試料Wには、図4に示すような校正・アラ
イメント用チップ10Bが1つ含まれている。この校正
・アライメント用チップ10Bは、圧電性基板11B上
に短絡線90が形成され、その両端にパッドIN及びO
UTが形成されており、チップ10Aと同一工程で形成
される。試料W毎に、又は少なくとも試料Wのロット毎
に、検出部70の同軸プローブP1及びP2の先端をそ
れぞれパッドIN及びOUTに接触させ、この状態で、
周波数f1 〜f2 の範囲で通過率Tが0dBになるよう
に校正する。
イメント用チップ10Bが1つ含まれている。この校正
・アライメント用チップ10Bは、圧電性基板11B上
に短絡線90が形成され、その両端にパッドIN及びO
UTが形成されており、チップ10Aと同一工程で形成
される。試料W毎に、又は少なくとも試料Wのロット毎
に、検出部70の同軸プローブP1及びP2の先端をそ
れぞれパッドIN及びOUTに接触させ、この状態で、
周波数f1 〜f2 の範囲で通過率Tが0dBになるよう
に校正する。
【0023】この圧電性基板11B上にはまた、露光装
置に取り付けたマスクをウェーハに対し位置合わせする
ためのアライメントマーク91が形成されていて、余分
なチップの使用を少なくしている。周波数分析器60
は、制御装置80からの測定スタート信号STに応答し
て上記設定範囲で通過率Tを測定し、これを出力イネー
ブル信号と共にコンパレータ81に供給する。コンパレ
ータ81は、この通過率Tを基準値設定器82で設定さ
れた基準値T0 とを比較し、T≦T0 且つ出力イネーブ
ル信号がアクティブであれば、出力を高レベルにする。
コンパレータ81の出力はRSフリップフロップ83に
保持され、制御装置80に供給される。このRSフリッ
プフロップ83は、測定スタート信号STによりリセッ
トされる。
置に取り付けたマスクをウェーハに対し位置合わせする
ためのアライメントマーク91が形成されていて、余分
なチップの使用を少なくしている。周波数分析器60
は、制御装置80からの測定スタート信号STに応答し
て上記設定範囲で通過率Tを測定し、これを出力イネー
ブル信号と共にコンパレータ81に供給する。コンパレ
ータ81は、この通過率Tを基準値設定器82で設定さ
れた基準値T0 とを比較し、T≦T0 且つ出力イネーブ
ル信号がアクティブであれば、出力を高レベルにする。
コンパレータ81の出力はRSフリップフロップ83に
保持され、制御装置80に供給される。このRSフリッ
プフロップ83は、測定スタート信号STによりリセッ
トされる。
【0024】次に、図7に基づいて制御装置80による
チップ検査手順を説明する。以下、括弧内の数値は、図
中のステップ識別番号である。 (100)以下のステップ101〜104と同一処理を
行って、同軸プローブP1及びP2の先端をそれぞれ図
4に示すパッドIN及びOUT上に接触させる。周波数
分析器60にキャリブレーション信号CRを供給して、
上述のように、設定周波数範囲f1 〜f2 で通過率が0
dBになるよう自動校正させる。
チップ検査手順を説明する。以下、括弧内の数値は、図
中のステップ識別番号である。 (100)以下のステップ101〜104と同一処理を
行って、同軸プローブP1及びP2の先端をそれぞれ図
4に示すパッドIN及びOUT上に接触させる。周波数
分析器60にキャリブレーション信号CRを供給して、
上述のように、設定周波数範囲f1 〜f2 で通過率が0
dBになるよう自動校正させる。
【0025】(101)X−Yステージ75を駆動し
て、検出部70のプローブ下方に最初の又は次の検査対
象のチップ10Aを位置させる。 (102、103)エッジセンサ73が作動するまで、
Zステージ76を下方へ高速駆動させる。 (104)Zステージ76をさらに下方へ設定距離だけ
低速移動させ、図2に示す接触状態にする。
て、検出部70のプローブ下方に最初の又は次の検査対
象のチップ10Aを位置させる。 (102、103)エッジセンサ73が作動するまで、
Zステージ76を下方へ高速駆動させる。 (104)Zステージ76をさらに下方へ設定距離だけ
低速移動させ、図2に示す接触状態にする。
【0026】(105)RSフリップフロップ83のリ
セット入力端R及び周波数分析器60に、測定スタート
信号STを供給する。これにより、設定周波数範囲内の
設定点数の通過率Tが周波数分析器60から出力され
る。 (106、107)T≦T0 となると、制御装置80
は、X−Yステージ75を図1右方へ1チップ分だけ移
動させ、マーカー74の先端によりチップ10Aの中央
部にマークを付け、X−Yステージ75を図1左右へ1
チップ分だけ移動させて戻る。
セット入力端R及び周波数分析器60に、測定スタート
信号STを供給する。これにより、設定周波数範囲内の
設定点数の通過率Tが周波数分析器60から出力され
る。 (106、107)T≦T0 となると、制御装置80
は、X−Yステージ75を図1右方へ1チップ分だけ移
動させ、マーカー74の先端によりチップ10Aの中央
部にマークを付け、X−Yステージ75を図1左右へ1
チップ分だけ移動させて戻る。
【0027】このマークの付いたチップは、後にダイボ
ンダで検出され、ダイボンディングの対象外とされる。
これにより、パッケージやキャップの無駄が省かれ、不
良チップに対する無駄な組立作業を省略でき、組立後の
試験の歩留り向上及びコスト低減を図ることができる。 (108)未検査のチップ10Aが有れば、上記ステッ
プ101へ戻り、以上の処理を繰り返す。
ンダで検出され、ダイボンディングの対象外とされる。
これにより、パッケージやキャップの無駄が省かれ、不
良チップに対する無駄な組立作業を省略でき、組立後の
試験の歩留り向上及びコスト低減を図ることができる。 (108)未検査のチップ10Aが有れば、上記ステッ
プ101へ戻り、以上の処理を繰り返す。
【0028】本実施例は、図8に示す2段構成の表面弾
性波型バンドパスフィルタのみならず、図7に示す1段
構成又は不図示の3段以上の構成の表面弾性波型バンド
パスフィルタの検査にも、構成段数によらず同一構成の
検査装置を用いることができる。しかも、パッドを接続
することができない図8の櫛型反射電極51〜54と櫛
型電極21C〜24Cとの短絡による不良も検出するこ
とができる。
性波型バンドパスフィルタのみならず、図7に示す1段
構成又は不図示の3段以上の構成の表面弾性波型バンド
パスフィルタの検査にも、構成段数によらず同一構成の
検査装置を用いることができる。しかも、パッドを接続
することができない図8の櫛型反射電極51〜54と櫛
型電極21C〜24Cとの短絡による不良も検出するこ
とができる。
【0029】
【発明の効果】以上説明した如く、本発明に係る、チッ
プ形でパッケージング前の表面弾性波型バンドパスフィ
ルタに対し電極間短絡不良を検出する表面弾性波型バン
ドパスフィルタ検査方法及び装置では、周波数分析器の
出力端子から電気信号を、プローブ及びパッドを介し櫛
形入力電極と櫛形グランド電極との間に印加し、櫛形出
力電極と櫛形グランド電極との間に生じた電気信号を、
パッド及びプローブを介し周波数分析器の入力端子に供
給して、表面弾性波型バンドパスフィルタの通過帯域内
の中心周波数付近の設定周波数範囲における通過率を実
質的に測定し、通過率が設定値以下になったとき不良と
判定するので、次のような優れた効果を奏する。
プ形でパッケージング前の表面弾性波型バンドパスフィ
ルタに対し電極間短絡不良を検出する表面弾性波型バン
ドパスフィルタ検査方法及び装置では、周波数分析器の
出力端子から電気信号を、プローブ及びパッドを介し櫛
形入力電極と櫛形グランド電極との間に印加し、櫛形出
力電極と櫛形グランド電極との間に生じた電気信号を、
パッド及びプローブを介し周波数分析器の入力端子に供
給して、表面弾性波型バンドパスフィルタの通過帯域内
の中心周波数付近の設定周波数範囲における通過率を実
質的に測定し、通過率が設定値以下になったとき不良と
判定するので、次のような優れた効果を奏する。
【0030】(1)任意の電極間の短絡不良、例えば、
パッドを接続することができない電極と他の電極との間
の短絡による不良も、組立前の段階において確実に検出
することができる。 (2)表面弾性波型バンドパスフィルタの電極の段数に
よらず同一構成の検査方法及び装置を用いることができ
る。
パッドを接続することができない電極と他の電極との間
の短絡による不良も、組立前の段階において確実に検出
することができる。 (2)表面弾性波型バンドパスフィルタの電極の段数に
よらず同一構成の検査方法及び装置を用いることができ
る。
【0031】(3)不良と判定されたチップは、ダイボ
ンディングの対象外とすることができ、これにより、パ
ッケージやキャップの無駄が省かれ、不良チップに対す
る無駄な組立作業を省略でき、組立後の試験の歩留り向
上及びコスト低減を図ることができる。
ンディングの対象外とすることができ、これにより、パ
ッケージやキャップの無駄が省かれ、不良チップに対す
る無駄な組立作業を省略でき、組立後の試験の歩留り向
上及びコスト低減を図ることができる。
【図1】本発明の一実施例の表面弾性波型バンドパスフ
ィルタ検査装置の全体構成図である。
ィルタ検査装置の全体構成図である。
【図2】検出部の接続図である。
【図3】検出部の構成を示す平面図である。
【図4】校正・アライメント用チップの平面図である。
【図5】バンドパスフィルタの通過特性図である。
【図6】表面弾性波型バンドパスフィルタのチップ検査
手順を示すフローチャートである。
手順を示すフローチャートである。
【図7】電極が1段の表面弾性波型バンドパスフィルタ
の構成図である。
の構成図である。
【図8】電極が2段の表面弾性波型バンドパスフィルタ
の構成図である。
の構成図である。
10、10A、10B チップ 10B 校正・アライメント用チップ 11、11A、11B 圧電性基板 20 櫛型グランド電極 30 櫛型入力電極 40 櫛型出力電極 51〜54 櫛型反射電極 60 周波数分析器 70 検出部 71 基板 75 X−Yステージ 76 Zステージ 80 制御装置 81 コンパレータ 82 基準値設定器 83 RSフリップフロップ IN、OUT、GND0〜GND4、GND01〜GN
D04、FL1、FL2 パッド C1、C2 コネクタ S1、S2 同軸ケーブル P1、P2 同軸プローブ G0 グランドループ G1〜G4 グランドプローブ
D04、FL1、FL2 パッド C1、C2 コネクタ S1、S2 同軸ケーブル P1、P2 同軸プローブ G0 グランドループ G1〜G4 グランドプローブ
Claims (2)
- 【請求項1】 圧電性基板(11A)上に金属電極膜の
パターンが形成され、該パターンは、櫛形入力電極(3
0)と櫛形グランド電極(20A)とが互いに噛み合
い、櫛形出力電極(40)と櫛形グランド電極(20
B)とが互いに噛み合い、該櫛形入力電極、該櫛形出力
電極及び該櫛形グランド電極にパッド(IN、OUT、
GND1〜GND4)が接続された形となっている、チ
ップ形でパッケージング前の表面弾性波型バンドパスフ
ィルタに対し、電極間短絡不良を検出する表面弾性波型
バンドパスフィルタ検査方法において、 周波数分析器(60)の出力端子(61)から電気信号
を、プローブ及び該パッドを介し該櫛形入力電極と櫛形
グランド電極との間に印加し、該櫛形出力電極と櫛形グ
ランド電極との間に生じた電気信号を、該パッド及びプ
ローブを介し該周波数分析器の入力端子(62)に供給
して、該表面弾性波型バンドパスフィルタの通過帯域内
の中心周波数付近の設定周波数範囲(f1 〜f2 )にお
ける通過率を実質的に測定し、該通過率が設定値
(T0 )以下になったとき不良と判定することを特徴と
する表面弾性波型バンドパスフィルタ検査方法。 - 【請求項2】 圧電性基板(11A)上に金属電極膜の
パターンが形成され、該パターンは、櫛形入力電極(3
0)と櫛形グランド電極(20A)とが互いに噛み合
い、櫛形出力電極(40)と櫛形グランド電極(20
B)とが互いに噛み合い、該櫛形入力電極、該櫛形出力
電極及び該櫛形グランド電極にパッド(IN、OUT、
GND1〜GND4)が接続された形となっている、チ
ップ形でパッケージング前の表面弾性波型バンドパスフ
ィルタに対し、電極間短絡不良を検出する表面弾性波型
バンドパスフィルタ検査装置において、 出力端子(61)から出力する電気信号に対する入力端
子(62)に入力する電気信号の通過率を、該表面弾性
波型バンドパスフィルタの通過帯域内の中心周波数付近
の設定周波数範囲(f1 〜f2 )において実質的に測定
する周波数分析器(60)と、 第1同軸ケーブル(S1)介し該出力端子に接続される
第1コネクタ(C1)と、一端が該第1コネクタに接続
され他端部の内部導線が露出している第1同軸プローブ
(P1)と、第2同軸ケーブル(S2)介し該入力端子
に接続される第2コネクタ(C2)と、一端が該第2コ
ネクタに接続され他端部の内部導線が露出している第2
同軸プローブ(P2)と、該第1コネクタ及び第2コネ
クタを介し該第1同軸プローブ及び第2同軸プローブの
被覆導線に接続されたグランドプローブ(G1〜G4)
とを備え、該第1同軸プローブ、第2同軸プローブ及び
該グランドプローブの先端位置がそれぞれ該櫛形入力電
極、該櫛形出力電極及び該櫛形グランド電極に接続され
た該パッドに対応している検出手段(70)と、 該検出手段を該チップに対し相対的に移動させる移動手
段(75、76)と、 該移動手段を駆動して、該第1同軸プローブ、第2同軸
プローブ及び該グランドプローブの先端をそれぞれ対応
する該パッドに接触させ、この状態で該周波数分析器を
作動させ、該第1同軸プローブ、第2同軸プローブ及び
該グランドプローブの先端を該パッドから離間させる処
理を繰り返し実行する制御手段(80)と、 該通過率が設定値(T0 )以下になったとき不良と判定
する良否判定手段(81〜83)と、 を有することを特徴とする表面弾性波型バンドパスフィ
ルタ検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5136271A JPH06347501A (ja) | 1993-06-07 | 1993-06-07 | 表面弾性波型バンドパスフィルタ検査方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5136271A JPH06347501A (ja) | 1993-06-07 | 1993-06-07 | 表面弾性波型バンドパスフィルタ検査方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06347501A true JPH06347501A (ja) | 1994-12-22 |
Family
ID=15171296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5136271A Withdrawn JPH06347501A (ja) | 1993-06-07 | 1993-06-07 | 表面弾性波型バンドパスフィルタ検査方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06347501A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333174B1 (ko) * | 2000-03-23 | 2002-04-18 | 송재인 | 표면탄성파 필터의 측정 시스템 |
| JP2010154423A (ja) * | 2008-12-26 | 2010-07-08 | Icom Inc | フィルタ検出方法、及びフィルタ検出装置 |
-
1993
- 1993-06-07 JP JP5136271A patent/JPH06347501A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333174B1 (ko) * | 2000-03-23 | 2002-04-18 | 송재인 | 표면탄성파 필터의 측정 시스템 |
| JP2010154423A (ja) * | 2008-12-26 | 2010-07-08 | Icom Inc | フィルタ検出方法、及びフィルタ検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4749942A (en) | Wafer probe head | |
| JP4252491B2 (ja) | 検査機能付きモジュール及びその検査方法。 | |
| US7061256B2 (en) | Method and apparatus for contact resistance measurement | |
| JPH02141681A (ja) | 試験プローブ | |
| JPH06347501A (ja) | 表面弾性波型バンドパスフィルタ検査方法及び装置 | |
| JP2000068335A (ja) | フィルムキャリアテープおよびそのテスト方法 | |
| JPH04199651A (ja) | 半導体装置およびその製造方法 | |
| JPS6276733A (ja) | ウエハプロ−ブヘツド | |
| JPH08330368A (ja) | 半導体回路装置群及びそのプローブ試験方法 | |
| JP2767291B2 (ja) | 検査装置 | |
| US7786721B2 (en) | Multilayer type test board assembly for high-precision inspection | |
| JPH01318245A (ja) | プローブカード検査用治具 | |
| JP2652705B2 (ja) | 配線用突部の高さ検査方法 | |
| JP3692170B2 (ja) | 弾性表面波素子 | |
| JPH06181246A (ja) | プローブ装置 | |
| JPH0442943A (ja) | 半導体装置の検査装置 | |
| JPH09246344A (ja) | 半導体基板 | |
| JP2003329734A (ja) | 検査装置及び検査部材とその製造方法 | |
| JPH0882657A (ja) | 集積回路装置の試験装置およびその試験方法 | |
| JPH09288025A (ja) | 圧力センサのセンサチップ | |
| JPH06303000A (ja) | 印刷配線板とそれを用いた実装部品の検査方法 | |
| JPH05347335A (ja) | プローブカード | |
| JPH1012679A (ja) | プローブカードおよびこのプローブカードを用いた試験 方法 | |
| JPH0220034A (ja) | 半導体装置 | |
| JPH0526943A (ja) | 回路パターンの検査装置および方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000905 |