JPH0635834A - チャネル装置 - Google Patents
チャネル装置Info
- Publication number
- JPH0635834A JPH0635834A JP19353592A JP19353592A JPH0635834A JP H0635834 A JPH0635834 A JP H0635834A JP 19353592 A JP19353592 A JP 19353592A JP 19353592 A JP19353592 A JP 19353592A JP H0635834 A JPH0635834 A JP H0635834A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- flop
- flip
- overrun
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 17
- 230000004913 activation Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000005764 inhibitory process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000001404 mediated effect Effects 0.000 description 1
Abstract
(57)【要約】
【目的】チャネル装置のデータ転送制御に関し、データ
オーバランの発生を防ぎ、ソフトウェアのオーバラン処
理がシステムに及ぼす影響を防ぐ。 【構成】I/Oインターフェースのデータ転送の中断再
開を有効にする中断再開有効フリップフロップ37と、
データ転送の開始を指示する比較回路32、先行データ
オーバランを検出する比較回路31と、データ転送要求
優先順位を上げるフリップフロップ39と、I/Oイン
タフェースの転送を一時抑止するAND回路40を有す
る。これにより、データ転送の一時中断再開を可能に
し、データオーバランを発生させず、周辺制御装置によ
りI/O命令の再試行又ソフトウェアによるオーバラン
処理をさせずにデータ転送を継続できる効果がある。
オーバランの発生を防ぎ、ソフトウェアのオーバラン処
理がシステムに及ぼす影響を防ぐ。 【構成】I/Oインターフェースのデータ転送の中断再
開を有効にする中断再開有効フリップフロップ37と、
データ転送の開始を指示する比較回路32、先行データ
オーバランを検出する比較回路31と、データ転送要求
優先順位を上げるフリップフロップ39と、I/Oイン
タフェースの転送を一時抑止するAND回路40を有す
る。これにより、データ転送の一時中断再開を可能に
し、データオーバランを発生させず、周辺制御装置によ
りI/O命令の再試行又ソフトウェアによるオーバラン
処理をさせずにデータ転送を継続できる効果がある。
Description
【0001】
【産業上の利用分野】本発明はチャネル装置、特に電子
ディスクや磁気ディスク等との間での高速データ転送を
行うチャネル装置に関する。
ディスクや磁気ディスク等との間での高速データ転送を
行うチャネル装置に関する。
【0002】
【従来の技術】従来、この種の高速データ転送を制御す
るチャネル装置は、データ転送を行うに辺り、周辺処理
装置にデータを規定時間内に転送することを意識し、一
定時間内にデータが転送されない場合は、データが正し
くとどかなかったかあるいは受けとられなかった(デー
タオーバラン)として、データオーバランの処理をしな
ければならなかった。オーバラン処理とはソフトウェア
が介在して、現在実行中のチャネルプログラムの最初か
ら処理を再開するかあるいは実行中のコマンドの最初か
ら実行を再開する様になっていた。
るチャネル装置は、データ転送を行うに辺り、周辺処理
装置にデータを規定時間内に転送することを意識し、一
定時間内にデータが転送されない場合は、データが正し
くとどかなかったかあるいは受けとられなかった(デー
タオーバラン)として、データオーバランの処理をしな
ければならなかった。オーバラン処理とはソフトウェア
が介在して、現在実行中のチャネルプログラムの最初か
ら処理を再開するかあるいは実行中のコマンドの最初か
ら実行を再開する様になっていた。
【0003】
【発明が解決しようとする課題】上述した従来のチャネ
ル装置では、データオーバランが発生すると、データオ
ーバラン発生回数分だけオーバラン処理をしなければな
らず、ソフトウェアに対する負荷が増えるだけでなく、
データ転送処理全体の性能も落とすという問題点があっ
た。特に、近年、ディスク制御装置に大容量のキャッシ
ュを設けたり、電子ディスクの様に回転及びメカ(機
械)を伴わない大容量・高速の転送が急増してきてくる
と、データオーバランによるオーバラン処理がシステム
に及ぼす影響が大きくなる。
ル装置では、データオーバランが発生すると、データオ
ーバラン発生回数分だけオーバラン処理をしなければな
らず、ソフトウェアに対する負荷が増えるだけでなく、
データ転送処理全体の性能も落とすという問題点があっ
た。特に、近年、ディスク制御装置に大容量のキャッシ
ュを設けたり、電子ディスクの様に回転及びメカ(機
械)を伴わない大容量・高速の転送が急増してきてくる
と、データオーバランによるオーバラン処理がシステム
に及ぼす影響が大きくなる。
【0004】
【課題を解決するための手段】本発明の装置は、主記憶
装置と周辺装置との間の高速データ転送をチャネル装置
からの要求によりチャネル装置の優先順位に従い制御す
るデータ処理装置におけるチャネル装置において、I/
Oインタフェースのデータ転送の中断再開を有効にする
中断再開有効フリップフロップと、データバッファの有
効データが所定のnバイトになったことを検出しデータ
転送の開始を指示する手段と、所定のmバイトになった
時にセットされ、前記バイトになった時リセットされる
先行データオーバランフリップフロップと、前記オーバ
ランフリップフロップがセットされている間チャネルか
らの要求優先順位を上げる手段と、I/Oインタフェー
スの転送を一時抑止する手段を設けたことを特徴とす
る。
装置と周辺装置との間の高速データ転送をチャネル装置
からの要求によりチャネル装置の優先順位に従い制御す
るデータ処理装置におけるチャネル装置において、I/
Oインタフェースのデータ転送の中断再開を有効にする
中断再開有効フリップフロップと、データバッファの有
効データが所定のnバイトになったことを検出しデータ
転送の開始を指示する手段と、所定のmバイトになった
時にセットされ、前記バイトになった時リセットされる
先行データオーバランフリップフロップと、前記オーバ
ランフリップフロップがセットされている間チャネルか
らの要求優先順位を上げる手段と、I/Oインタフェー
スの転送を一時抑止する手段を設けたことを特徴とす
る。
【0005】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【0006】図1は本発明の第1の実施例を示すチャネ
ル装置の構成を示した図である。本チャネル装置はチャ
ネル制御部20,バッファ制御部21,データバッファ
22、転送制御部23、I/Oインタフェース制御部2
4、6つのレジスタ25、26,27,28,29,3
3,34、3つのセレクタ27,30,41、2つの比
較回路31,32、ドライバー36、レシーバー35、
中断再開有効プリップフロップ37、INPUT/OU
TPUT指示フラグ38、フリップフロップ39、AN
D回路40で構成される。
ル装置の構成を示した図である。本チャネル装置はチャ
ネル制御部20,バッファ制御部21,データバッファ
22、転送制御部23、I/Oインタフェース制御部2
4、6つのレジスタ25、26,27,28,29,3
3,34、3つのセレクタ27,30,41、2つの比
較回路31,32、ドライバー36、レシーバー35、
中断再開有効プリップフロップ37、INPUT/OU
TPUT指示フラグ38、フリップフロップ39、AN
D回路40で構成される。
【0007】そして、転送制御装置2(図4に示す)と
は5つの信号線50,51,52,53,81を通して
接続され、周辺制御装置6(図4に示す)とは信号線6
ての73,76,77,82,84,85を通して接続
されている。又チャネル装置内は信号線54,55,5
6,57,58,59,60,61,62,63,6
4,65,66,67,68,69,70,71,7
2,74,75,78,79,80により接続され、各
制御部間で情報を与えながらデータ転送を行なってい
る。なお、以上の信号線は説明上、信号と記す場合があ
る。
は5つの信号線50,51,52,53,81を通して
接続され、周辺制御装置6(図4に示す)とは信号線6
ての73,76,77,82,84,85を通して接続
されている。又チャネル装置内は信号線54,55,5
6,57,58,59,60,61,62,63,6
4,65,66,67,68,69,70,71,7
2,74,75,78,79,80により接続され、各
制御部間で情報を与えながらデータ転送を行なってい
る。なお、以上の信号線は説明上、信号と記す場合があ
る。
【0008】図4は本発明が適用される情報処理システ
ムの構成を示した図であり、転送制御装置2は、システ
ム制御装置1と信号線10により接続されている。シス
テム制御装置1は、主記憶装置4とは信号線11、演算
制御装置3とは信号線15により接続されている。又転
送制御装置2はチャネル装置51 ,52 ……5n-1 ,5
n とは信号線121 ,122 ……12n-1 ,12n と接
続され、チャネル装置51 は周辺制御装置6と、信号線
13を介して接続され、主記憶装置4との間のデータの
授受を行なっている。周辺制御装置6は信号線14を介
して周辺装置7た接続されている。
ムの構成を示した図であり、転送制御装置2は、システ
ム制御装置1と信号線10により接続されている。シス
テム制御装置1は、主記憶装置4とは信号線11、演算
制御装置3とは信号線15により接続されている。又転
送制御装置2はチャネル装置51 ,52 ……5n-1 ,5
n とは信号線121 ,122 ……12n-1 ,12n と接
続され、チャネル装置51 は周辺制御装置6と、信号線
13を介して接続され、主記憶装置4との間のデータの
授受を行なっている。周辺制御装置6は信号線14を介
して周辺装置7た接続されている。
【0009】さて、中断再開有効フリップフロップ37
とチャネル装置からの要求優先順位を上げる手段を使用
した時のデータ転送について説明する。転送制御装置2
が信号線53を介して、チャネル制御部20内のINP
UT/OUTPUT指示時フラグ38および中断再開有
効フリップフロップ37を設定し、また転送制御部23
に転送バイトカウントを信号62を通して与えることに
より、データ転送の開始の準備が整う。
とチャネル装置からの要求優先順位を上げる手段を使用
した時のデータ転送について説明する。転送制御装置2
が信号線53を介して、チャネル制御部20内のINP
UT/OUTPUT指示時フラグ38および中断再開有
効フリップフロップ37を設定し、また転送制御部23
に転送バイトカウントを信号62を通して与えることに
より、データ転送の開始の準備が整う。
【0010】レジスタ28,29にはINPUT/OU
TOPUT時の転送開始を指示すべきバッファのデータ
量が与えられセレクタ30にはレジスタ28,29の出
力信号65,66が入力されている。又レジスタ25,
26にはINPUT/OUTPUT時の先行データオー
バランを検出すべきバッファのデータ量が与えられセク
タ27にはレジスタ25,26の出力信号57,58が
入力されている。
TOPUT時の転送開始を指示すべきバッファのデータ
量が与えられセレクタ30にはレジスタ28,29の出
力信号65,66が入力されている。又レジスタ25,
26にはINPUT/OUTPUT時の先行データオー
バランを検出すべきバッファのデータ量が与えられセク
タ27にはレジスタ25,26の出力信号57,58が
入力されている。
【0011】セレクタ27,30は、セレクト信号とし
てINPUT/OUTPUT指示フラグレジスタ38の
出力信号59を使用してそれぞれの入力信号を選択し、
それぞれ比較回路31,32の一方の入力信号63,6
7として与える。又、一方の入力にはバッファ制御回路
21からのデータ有効バッファ量を示す信号64が比較
回路31,32に共通して与えられている。
てINPUT/OUTPUT指示フラグレジスタ38の
出力信号59を使用してそれぞれの入力信号を選択し、
それぞれ比較回路31,32の一方の入力信号63,6
7として与える。又、一方の入力にはバッファ制御回路
21からのデータ有効バッファ量を示す信号64が比較
回路31,32に共通して与えられている。
【0012】比較回路32の出力信号78は、転送開始
信号として転送制御部23に、またリセット信号として
フリップフロップ39に供給される。又、比較回路31
は転送制御部23からの出力信号79により有効にさ
れ、その出力信号80はフリップフロップ39にセット
信号として使用される。フリップフロップ39の出力信
号81は中断再開有効フリップフロップ37の出力信号
60と共にAND回路40に入力し、その出力であるデ
ータ転送一時抑止信号82を周辺制御装置6に送ってい
る。又、出力信号81は、データ転送の優先順位を上げ
る要求信号として転送制御装置2にも与えられる。
信号として転送制御部23に、またリセット信号として
フリップフロップ39に供給される。又、比較回路31
は転送制御部23からの出力信号79により有効にさ
れ、その出力信号80はフリップフロップ39にセット
信号として使用される。フリップフロップ39の出力信
号81は中断再開有効フリップフロップ37の出力信号
60と共にAND回路40に入力し、その出力であるデ
ータ転送一時抑止信号82を周辺制御装置6に送ってい
る。又、出力信号81は、データ転送の優先順位を上げ
る要求信号として転送制御装置2にも与えられる。
【0013】バッファ制御部21は転送制御装置2と信
号線52で接続され、転送制御装置2とのデータ転送を
制御する。又バッファ制御部21は信号線54によりバ
ッファ22のデータの格納位置/読出し位置を制御すと
共にチャネル制御部20からの信号55により初期化さ
れる。又転送制御部23たは信号68により制御をとり
あっている。
号線52で接続され、転送制御装置2とのデータ転送を
制御する。又バッファ制御部21は信号線54によりバ
ッファ22のデータの格納位置/読出し位置を制御すと
共にチャネル制御部20からの信号55により初期化さ
れる。又転送制御部23たは信号68により制御をとり
あっている。
【0014】データは信号線50とセレクタ41を介し
てバッファ22に格納される。バッファ22でのデータ
の空状況及びバッファ22の有効データ量がバッファ制
御部21を通して信号線64により比較回路31,32
に与えられる。ここで、比較記32の入力信号67と6
4の一致がとられると論理値“1”の出力信号78が有
効になり、転送制御部23に与えられる。転送制御部2
3は、比較器31に対する有効信号79を論理値“1”
の信号78を受け付けることにより、出力転送の場合は
転送制御部23からの出力信号75によりレジスタ34
にバッファ22からデータ70を受け取りセットして信
号72としてドライバー36に入力し出力データとして
バス73に送出する。本データ73は転送制御部23に
おける信号76,77の寄り取りにより、周辺制御装置
6との間でデータ転送が行なわれる。転送制御部23で
は、この時転送バイトカウントの制御も行なっている。
転送側のカウントアップをする。
てバッファ22に格納される。バッファ22でのデータ
の空状況及びバッファ22の有効データ量がバッファ制
御部21を通して信号線64により比較回路31,32
に与えられる。ここで、比較記32の入力信号67と6
4の一致がとられると論理値“1”の出力信号78が有
効になり、転送制御部23に与えられる。転送制御部2
3は、比較器31に対する有効信号79を論理値“1”
の信号78を受け付けることにより、出力転送の場合は
転送制御部23からの出力信号75によりレジスタ34
にバッファ22からデータ70を受け取りセットして信
号72としてドライバー36に入力し出力データとして
バス73に送出する。本データ73は転送制御部23に
おける信号76,77の寄り取りにより、周辺制御装置
6との間でデータ転送が行なわれる。転送制御部23で
は、この時転送バイトカウントの制御も行なっている。
転送側のカウントアップをする。
【0015】入力転送の場合は、バス73を通してレシ
ーバー35に入力される。レシーバー35の出力信号7
1は、レジスタ33に入力され、セット信号74によ
り、ホールドされる。レジスタ33の出力信号69はセ
レクタ41の一方に入力され、入力データとしてバッフ
ァ22にセットされる。
ーバー35に入力される。レシーバー35の出力信号7
1は、レジスタ33に入力され、セット信号74によ
り、ホールドされる。レジスタ33の出力信号69はセ
レクタ41の一方に入力され、入力データとしてバッフ
ァ22にセットされる。
【0016】I/Oインタフェース制御部24は、チャ
ネル制御部20からの信号61及び転送制御部23から
の信号83により制御され、周辺制御装置6と信号8
4,85により起動,終了の制御を行なっている。ここ
で出力転送時のデータ転送例について説明をする。
ネル制御部20からの信号61及び転送制御部23から
の信号83により制御され、周辺制御装置6と信号8
4,85により起動,終了の制御を行なっている。ここ
で出力転送時のデータ転送例について説明をする。
【0017】中断再開有効フリップフロップ37が論理
値“1”フリップフロップ39が論理値“1”、すなわ
ち、OUTPUT時には、移送開始バイトカウント用の
レジスタ29に、例えば“16”がセットされ、先行デ
ータオーバラン検出用のレジスタ26には“4”がセッ
トされて、転送制御部23内のバイトカウントレジスタ
には転送バイトカウントがセットされてデータ転送が開
始される。バッファ22にデータ線50を通して制御信
号線54によりデータが格納される。
値“1”フリップフロップ39が論理値“1”、すなわ
ち、OUTPUT時には、移送開始バイトカウント用の
レジスタ29に、例えば“16”がセットされ、先行デ
ータオーバラン検出用のレジスタ26には“4”がセッ
トされて、転送制御部23内のバイトカウントレジスタ
には転送バイトカウントがセットされてデータ転送が開
始される。バッファ22にデータ線50を通して制御信
号線54によりデータが格納される。
【0018】バッファ22のデータ格納量はバッファ制
御部21からの信号64により比較回路31,32に入
力される。信号64が“16”を示すと、レジスタ29
からのセレクタ30を通した出力信号67の“16”
と、比較回路32で一致がとられ論理値“1”の出力信
号78を発生し、転送制御回路23に入力されると共
に、フリップフロップ39をリセットする。転送制御部
23は信号78を受けると信号75を発生し、バッファ
22のデータ70をレジスタ34に取り込むと同時に、
I/Oインタフェース上でのデータ転送を信号76,7
7により実行する。
御部21からの信号64により比較回路31,32に入
力される。信号64が“16”を示すと、レジスタ29
からのセレクタ30を通した出力信号67の“16”
と、比較回路32で一致がとられ論理値“1”の出力信
号78を発生し、転送制御回路23に入力されると共
に、フリップフロップ39をリセットする。転送制御部
23は信号78を受けると信号75を発生し、バッファ
22のデータ70をレジスタ34に取り込むと同時に、
I/Oインタフェース上でのデータ転送を信号76,7
7により実行する。
【0019】通常は、メモリ系の方が転送能力が大なの
でバッファ22はいつも一杯であるが、他のチャネル装
置からの要求や演算制御装置3との主記憶装置4の競合
でメモリリクエストが持たされ、データが遅れる場合が
発生する。
でバッファ22はいつも一杯であるが、他のチャネル装
置からの要求や演算制御装置3との主記憶装置4の競合
でメモリリクエストが持たされ、データが遅れる場合が
発生する。
【0020】この様の状態が発生すると転送制御装置2
からのデータが入ってこなくなり、バッファ22内の有
効データ量が減ってゆく。バッファ制御部21の信号6
4が論理値“4”を表示すると比較回路31により一致
がとられ論理値“1”の信号80を発生する。信号80
によりフリップフロップ39が論理値“1”にセットさ
れる。出力信号81によりAND回路40の条件がとら
れ、論理値“1”のデータ転送一時抑止信号82が周辺
制御装置6に送られる。周辺制御装置6では本信号を検
出すると周辺制御装置6からの転送要求信号が一時中断
する。
からのデータが入ってこなくなり、バッファ22内の有
効データ量が減ってゆく。バッファ制御部21の信号6
4が論理値“4”を表示すると比較回路31により一致
がとられ論理値“1”の信号80を発生する。信号80
によりフリップフロップ39が論理値“1”にセットさ
れる。出力信号81によりAND回路40の条件がとら
れ、論理値“1”のデータ転送一時抑止信号82が周辺
制御装置6に送られる。周辺制御装置6では本信号を検
出すると周辺制御装置6からの転送要求信号が一時中断
する。
【0021】又、論理値“1”の信号81は転送制御装
置2にデータの転送要求優先信号として与えられる。本
信号により従来のチャネルのプライオリティより優先順
位を上げることができる。又データが“16”バイト以
上たまると、比較回路32の転送開始を指示する出力信
号78が論理値“1”になりフリッププロップ39をリ
セットする。出力信号81が論理値“0”になり、デー
タ転送一時抑止信号82は論理値“0”になり再度デー
タ転送が再開される。
置2にデータの転送要求優先信号として与えられる。本
信号により従来のチャネルのプライオリティより優先順
位を上げることができる。又データが“16”バイト以
上たまると、比較回路32の転送開始を指示する出力信
号78が論理値“1”になりフリッププロップ39をリ
セットする。出力信号81が論理値“0”になり、デー
タ転送一時抑止信号82は論理値“0”になり再度デー
タ転送が再開される。
【0022】図2に本発明の第2の実施例を示す。
【0023】本実施例においては、第1の実施例に対し
て、フリップフロップ41が設けられている。
て、フリップフロップ41が設けられている。
【0024】本フリップフロップ41は、第1の実施例
においても説明した有効データがmバイトになった時に
有効になる信号80によってセットされるフリップフロ
ップ39と同時にセットされ、本データ転送シーケンス
が終了する迄その状態を保持する。そして、次の起動時
をチャネル制御部20より信号86で受け取ることによ
りリセットされる。
においても説明した有効データがmバイトになった時に
有効になる信号80によってセットされるフリップフロ
ップ39と同時にセットされ、本データ転送シーケンス
が終了する迄その状態を保持する。そして、次の起動時
をチャネル制御部20より信号86で受け取ることによ
りリセットされる。
【0025】この為、データ転送要求の優先順位を上げ
る信号87は、1回先行データオーバランが検出される
と、そのデータ転送シーケンスが終る迄高優先順位で処
理されることによりデータオーバラン発生頻度を減少さ
れることになりシステムに対する性能を改善することも
できる。
る信号87は、1回先行データオーバランが検出される
と、そのデータ転送シーケンスが終る迄高優先順位で処
理されることによりデータオーバラン発生頻度を減少さ
れることになりシステムに対する性能を改善することも
できる。
【0026】図3に本発明の第3の実施例を示す。本実
施例は、第1の実施例に対して、カウンタ42、フリッ
プフロップ42およびAND回路44を追加している。
施例は、第1の実施例に対して、カウンタ42、フリッ
プフロップ42およびAND回路44を追加している。
【0027】カウンタは、起動信号86でクリアーされ
先行データオーバランが検出されるたびにカウントアッ
プされる。フリップフロップ42はカウンタがlになっ
た時にセットされ、起動信号86でクリアーされてデー
タ要求の優先順位を上げる。また、AND回路44は、
カウンタ42が(l+1)になった時に、論理値“1”
になる。
先行データオーバランが検出されるたびにカウントアッ
プされる。フリップフロップ42はカウンタがlになっ
た時にセットされ、起動信号86でクリアーされてデー
タ要求の優先順位を上げる。また、AND回路44は、
カウンタ42が(l+1)になった時に、論理値“1”
になる。
【0028】カウンタ42がlになった時に、論理値
“1”になる信号88によりフリップフロップ43が
“1”にセットされ、データ要求の優先順位を上げる信
号87を転送制御装置2に送出することにより効率の良
い高転送を実現できる。
“1”になる信号88によりフリップフロップ43が
“1”にセットされ、データ要求の優先順位を上げる信
号87を転送制御装置2に送出することにより効率の良
い高転送を実現できる。
【0029】又、本フリップフロップ43がセットされ
た後、再度、先行データオーバランが発生されカウンタ
42がプラス“1”され信号89が論理値“1”になる
と、AND回路44の出力信号90が論理値“1”にな
り、チャネル制御部20および転送制御部23に入力
し、データオーバランをソフトウェアに報告することに
より安定したシステム性能を与えるチャネル装置を提供
出来る。
た後、再度、先行データオーバランが発生されカウンタ
42がプラス“1”され信号89が論理値“1”になる
と、AND回路44の出力信号90が論理値“1”にな
り、チャネル制御部20および転送制御部23に入力
し、データオーバランをソフトウェアに報告することに
より安定したシステム性能を与えるチャネル装置を提供
出来る。
【0030】
【発明の効果】以上説明したように本発明は、I/Oイ
ンタフェースのデータ転送の中断再開を有効にするプリ
ップフロップと、データバッファの有効データがnバイ
トになったことを検出しデータ転送の開始を指示する手
段とmバイトになった時にセットされ、nバイトになっ
た時リセットされる先行データオーバランフリップフロ
ップと、オーバランフリップフロップがセットされてい
る間チャネルからの要求優先順位を上げる手段と、I/
Oインタフェースの転送を一時抑止する手段を追加する
ことにより、データ転送の一時中断再開を可能にし、デ
ータオーバランを発生させず、周辺制御装置によるI/
O命令の再試行や、ソフトウェアによるオーバラン処理
をさせずにデータ転送を継続できる効果がある。
ンタフェースのデータ転送の中断再開を有効にするプリ
ップフロップと、データバッファの有効データがnバイ
トになったことを検出しデータ転送の開始を指示する手
段とmバイトになった時にセットされ、nバイトになっ
た時リセットされる先行データオーバランフリップフロ
ップと、オーバランフリップフロップがセットされてい
る間チャネルからの要求優先順位を上げる手段と、I/
Oインタフェースの転送を一時抑止する手段を追加する
ことにより、データ転送の一時中断再開を可能にし、デ
ータオーバランを発生させず、周辺制御装置によるI/
O命令の再試行や、ソフトウェアによるオーバラン処理
をさせずにデータ転送を継続できる効果がある。
【図1】本発の第1の実施例を示すブロック図である。
【図2】本発明の第2の実施例を示すブロック図であ
る。
る。
【図3】本発明の第3の実施例を示すブロック図であ
る。
る。
【図4】本発明が適用される情報処理システムのブロッ
ク図である。
ク図である。
1 システム制御装置 2 転送制御装置 3 演算制御装置 4 朱記憶装置 51 ,52 ,……5n-1 ,5n チャネル装置 6 周辺制御装置 7 周辺装置 20 チャネル制御部 21 バッファ制御部 22 バッファ 23 転送制御部 24 I/Oインタフェース制御部 25,26,28,29,33,34 レジスタ 27,30,41 セレクタ 35 レシーバー 36 ドライバー 37 中断再開有効フリップフロップ 38 INPUT/OUTPUT指示フラグ 39,41,43 フリップフロップ 40,44 AND回路 42 カウンタ
Claims (3)
- 【請求項1】 主記憶装置と周辺装置との間の高速デー
タ転送をチャネル装置からの要求によりチャネル装置の
優先順位に従い制御するデータ処理装置におけるチャネ
ル装置において、 I/Oインタフェースのデータ転送の中断再開を有効に
する中断再開有効フリップフロップと、 データバッファの有効データが所定のnバイトになった
ことを検出しデータ転送の開始を指示する手段と、 所定のmバイトになった時にセットされ、前記バイトに
なった時リセットされる先行データオーバランフリップ
フロップと、 前記オーバランフリップフロップがセットされている間
チャネルからの要求優先順位を上げる手段と、 I/Oインタフェースの転送を一時抑止する手段を設け
たことを特徴とするチャネル装置。 - 【請求項2】 前記先行データオーバランフリップフロ
ップと同時にセットされ、次の起動でクリアされて、デ
ータ転送要求の優先順位を上げるフリップフロップ手段
を追加したことを特徴とする請求項1記載のチャネル装
置。 - 【請求項3】 起動でクリアされ先行データオーバラン
が検出されるたびにカウントアップされるカウンタと、 該カウンタが所定回数になった時セットされ、前記起動
でクリアされるチャネルからの要求優先順位を上げるフ
リップフロップとを設け、 該プリップフロップがセットされたえ後、再度前記先行
データオーバランフリップフロップがセットされた場合
は、データオーバランとして報告することを特徴とする
請求項1記載のチャネル装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19353592A JPH0635834A (ja) | 1992-07-21 | 1992-07-21 | チャネル装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19353592A JPH0635834A (ja) | 1992-07-21 | 1992-07-21 | チャネル装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0635834A true JPH0635834A (ja) | 1994-02-10 |
Family
ID=16309697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19353592A Withdrawn JPH0635834A (ja) | 1992-07-21 | 1992-07-21 | チャネル装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0635834A (ja) |
-
1992
- 1992-07-21 JP JP19353592A patent/JPH0635834A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0836877A (ja) | キュー装置 | |
| US6560657B1 (en) | System and method for controlling peripheral devices | |
| EP0665668B1 (en) | Timeout process circuit and receiver including this timeout process circuit | |
| WO1994008298A2 (en) | Method for improving scsi operations by actively patching scsi processor instructions | |
| JP3420091B2 (ja) | マイクロプロセッサ | |
| EP0385136B1 (en) | Microprocessor cooperating with a coprocessor | |
| JPH0635834A (ja) | チャネル装置 | |
| US5148525A (en) | Microprogram-controlled type bus control circuit | |
| JP2643931B2 (ja) | 情報処理装置 | |
| US6910119B1 (en) | Instruction pipe and stall therefor to accommodate shared access to return stack buffer | |
| JPS6040064B2 (ja) | デ−タ転送制御方式 | |
| JP2000020398A (ja) | ディスク記憶装置及び同装置に適用するディスクコントローラ | |
| JP2626616B2 (ja) | 周辺制御装置 | |
| JP2871171B2 (ja) | マイクロコンピュータ | |
| JPH05250161A (ja) | マイクロコンピュータ装置 | |
| JPH0358158A (ja) | データ処理装置 | |
| JPH02191042A (ja) | 割込み制御方式 | |
| JP2638096B2 (ja) | チヤネル装置 | |
| JPS599927B2 (ja) | デ−タ転送制御方式 | |
| JPH0736820A (ja) | I/o制御装置 | |
| JPH03266158A (ja) | チャネル装置 | |
| JPH0347536B2 (ja) | ||
| JPS63304345A (ja) | メモリリクエスト制御方式 | |
| JPH05127831A (ja) | デイスク制御装置 | |
| JPS595331A (ja) | 磁気デイスク・サブシステムにおける待ち合せ方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |