JPH0637632A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH0637632A JPH0637632A JP4154701A JP15470192A JPH0637632A JP H0637632 A JPH0637632 A JP H0637632A JP 4154701 A JP4154701 A JP 4154701A JP 15470192 A JP15470192 A JP 15470192A JP H0637632 A JPH0637632 A JP H0637632A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase
- output
- frequency divider
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 高周波多チャンネル無線機等に用いる周波数
シンセサイザに関するもので、チャンネル切り替え時の
高速周波数引き込みという課題を解決し、定常状態での
特性を損ねることなくチャンネル間周波数切り替え時間
の高速化を可能とする周波数シンセサイザを実現するこ
とを目的とする。 【構成】 第１、第２の位相同期回路９、１６を設け、
かつ第２の位相同期回路１６内に分数の分周数を持つ分
周器１２を１個以上複数設けるとともに、第１の位相同
期回路９に必要に応じて位相整合回路を設けることによ
り、定常状態での特性を損なうことなくチャンネル間周
波数切り替え時間の高速化を可能とする優れた周波数シ
ンセサイザを実現できる。
シンセサイザに関するもので、チャンネル切り替え時の
高速周波数引き込みという課題を解決し、定常状態での
特性を損ねることなくチャンネル間周波数切り替え時間
の高速化を可能とする周波数シンセサイザを実現するこ
とを目的とする。 【構成】 第１、第２の位相同期回路９、１６を設け、
かつ第２の位相同期回路１６内に分数の分周数を持つ分
周器１２を１個以上複数設けるとともに、第１の位相同
期回路９に必要に応じて位相整合回路を設けることによ
り、定常状態での特性を損なうことなくチャンネル間周
波数切り替え時間の高速化を可能とする優れた周波数シ
ンセサイザを実現できる。
Description
【０００１】
【産業上の利用分野】本発明は高周波多チャンネル無線
機等に用いられ、高速周波数引き込みを特徴とする位相
同期（ＰＬＬ；フェーズ・ロックド・ループ）形の周波
数シンセサイザに関するものである。
機等に用いられ、高速周波数引き込みを特徴とする位相
同期（ＰＬＬ；フェーズ・ロックド・ループ）形の周波
数シンセサイザに関するものである。
【０００２】
【従来の技術】周波数シンセサイザは多チャンネル無線
機の重要な構成要素であり、各種無線機器・装置に広く
利用されている。近年の無線通信はアナログからデジタ
ルへ移行しつつあるが、その通信方式としては時分割多
元接続（ＴＤＭＡ；タイム・ディビジョン・マルティプ
ル・アクセス）方式が採用されており、周波数シンセサ
イザにおいてはチャンネル間引き込み特性の高速化が重
要な課題となる。
機の重要な構成要素であり、各種無線機器・装置に広く
利用されている。近年の無線通信はアナログからデジタ
ルへ移行しつつあるが、その通信方式としては時分割多
元接続（ＴＤＭＡ；タイム・ディビジョン・マルティプ
ル・アクセス）方式が採用されており、周波数シンセサ
イザにおいてはチャンネル間引き込み特性の高速化が重
要な課題となる。
【０００３】以下、従来の周波数シンセサイザについて
説明する。図３は従来の周波数シンセサイザの構成を示
すものである。図３において、１は制御電圧に応じて発
振周波数が変化する電圧制御発振器、２は高周波出力端
子、３は電圧制御発振器１の出力を分周する分周器、４
は基準信号を発振する基準発振器（通常温度補償水晶発
振器が用いられる）、５は基準発振器４の出力を分周す
る第２の分周器、６は第１、第２の分周器３、５の出力
位相を検出する位相比較器（通常デジタル形の位相・周
波数比較器）、７は位相比較器６の出力を変換し積分器
の駆動信号とするチャージポンプ、８はチャージポンプ
７の出力の高域成分を除去して電圧制御発振器１に帰還
する積分器（すなわちループフィルタ）である。これら
により位相同期回路９が形成される。
説明する。図３は従来の周波数シンセサイザの構成を示
すものである。図３において、１は制御電圧に応じて発
振周波数が変化する電圧制御発振器、２は高周波出力端
子、３は電圧制御発振器１の出力を分周する分周器、４
は基準信号を発振する基準発振器（通常温度補償水晶発
振器が用いられる）、５は基準発振器４の出力を分周す
る第２の分周器、６は第１、第２の分周器３、５の出力
位相を検出する位相比較器（通常デジタル形の位相・周
波数比較器）、７は位相比較器６の出力を変換し積分器
の駆動信号とするチャージポンプ、８はチャージポンプ
７の出力の高域成分を除去して電圧制御発振器１に帰還
する積分器（すなわちループフィルタ）である。これら
により位相同期回路９が形成される。
【０００４】以上のように構成された周波数シンセサイ
ザについて、以下その動作について説明する。
ザについて、以下その動作について説明する。
【０００５】まず位相同期時には、第１と第２の分周器
３、５の出力周波数（比較周波数）および位相は一致し
ており、チャージポンプ７の出力は高インピーダンス状
態となっている。一方チャンネル切り替え時には２つの
出力周波数はずれるが、位相比較器６が目標周波数の近
傍に引き込む様に周波数補正の動作を行い、チャージポ
ンプ７を介してループフィルタ８の充放電を行う（周波
数引き込みモード）。さらに位相比較器６は、目標周波
数に引き込む様に位相補正の動作を行い、チャージポン
プ７を介してループフィルタ８の充放電を行う（位相引
き込みモード）。
３、５の出力周波数（比較周波数）および位相は一致し
ており、チャージポンプ７の出力は高インピーダンス状
態となっている。一方チャンネル切り替え時には２つの
出力周波数はずれるが、位相比較器６が目標周波数の近
傍に引き込む様に周波数補正の動作を行い、チャージポ
ンプ７を介してループフィルタ８の充放電を行う（周波
数引き込みモード）。さらに位相比較器６は、目標周波
数に引き込む様に位相補正の動作を行い、チャージポン
プ７を介してループフィルタ８の充放電を行う（位相引
き込みモード）。
【０００６】上記一連の動作は、ループ利得が高い、つ
まり電圧制御発振器１の感度が高い、分周数が小さい
（比較周波数数が高い）、あるいはループフィルタの時
定数が小さい程高速である。
まり電圧制御発振器１の感度が高い、分周数が小さい
（比較周波数数が高い）、あるいはループフィルタの時
定数が小さい程高速である。
【０００７】
【発明が解決しようとする課題】しかしながら、多チャ
ンネル無線機においてはチャンネル間隔により比較周波
数は一義的に決定され、自由に設定することはできな
い。また、電圧制御発振器の感度を高くすると、電圧制
御発振器自体のＳ／Ｎ、Ｃ／Ｎが劣化する・また、ルー
プフィルタの時定数を小さくすると、雑音帯域幅が広く
なり、周波数シンセサイザとしてのＳ／Ｎ、Ｃ／Ｎが劣
化するという課題を有していた。
ンネル無線機においてはチャンネル間隔により比較周波
数は一義的に決定され、自由に設定することはできな
い。また、電圧制御発振器の感度を高くすると、電圧制
御発振器自体のＳ／Ｎ、Ｃ／Ｎが劣化する・また、ルー
プフィルタの時定数を小さくすると、雑音帯域幅が広く
なり、周波数シンセサイザとしてのＳ／Ｎ、Ｃ／Ｎが劣
化するという課題を有していた。
【０００８】本発明は上記従来技術の課題を解決するも
ので、定常状態でのＳ／Ｎ、Ｃ／Ｎ等の特性を確保した
まま、チャンネル間引き込み特性の高速化を実現した周
波数シンセサイザを提供することを目的とする。
ので、定常状態でのＳ／Ｎ、Ｃ／Ｎ等の特性を確保した
まま、チャンネル間引き込み特性の高速化を実現した周
波数シンセサイザを提供することを目的とする。
【０００９】
【課題を解決するための手段】この目的を達成するため
に本発明は、第１に、多チャンネル周波数シンセサイザ
において、第１、第２の位相同期回路を設け、かつ第２
の位相同期回路内に分数の分周数を持つ分周器を１個以
上複数設けるとともに、第２に、第１の位相同期回路に
位相整合回路を設けた構成を有している。
に本発明は、第１に、多チャンネル周波数シンセサイザ
において、第１、第２の位相同期回路を設け、かつ第２
の位相同期回路内に分数の分周数を持つ分周器を１個以
上複数設けるとともに、第２に、第１の位相同期回路に
位相整合回路を設けた構成を有している。
【００１０】
【作用】本発明は上記構成によって、第２の位相同期回
路の比較周波数を任意に設定でき、比較周波数を高く設
定しループ利得を高くできるため、チャンネル切り替え
時に第２の位相同期回路により周波数を高速に切り替え
た後、第１の位相同期回路に切り替えることにより、定
常状態でのＳ／Ｎ、Ｃ／Ｎ等の特性を劣化することな
く、チャンネル間周波数切替時間の短縮を実現すること
ができる。
路の比較周波数を任意に設定でき、比較周波数を高く設
定しループ利得を高くできるため、チャンネル切り替え
時に第２の位相同期回路により周波数を高速に切り替え
た後、第１の位相同期回路に切り替えることにより、定
常状態でのＳ／Ｎ、Ｃ／Ｎ等の特性を劣化することな
く、チャンネル間周波数切替時間の短縮を実現すること
ができる。
【００１１】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【００１２】図１は本発明の一実施例における周波数シ
ンセサイザの構成図である。図１において、１〜９の番
号を付している構成要素は図３と同一のものなので説明
は省略する。図１において図３の構成と異なる点は、電
圧制御発振器１の出力を分周する第３の分周器１１、基
準発振器４の出力を分周する１個以上複数からなる分数
の分周数を持つ第４の分周器１２、第４の分周器１２の
出力を分周する第５の分周器１３、第３、第５の分周器
の出力位相を検出する第２の位相比較器１４、第２の位
相比較器１４の出力を変換しループフィルタ（積分器）
８の駆動信号とする第２のチャージポンプ１５、および
ループフィルタ（積分器）８の入力となるチャージポン
プ７、１５の出力を位相同期回路切り替え信号１７Ａに
基づき切り替えるスイッチ１７を設けた点である。 な
お、電圧制御発振器１、第１、第２の分周器３、５、基
準発振器４、第１の位相比較器６、第１のチャージポン
プ７、及びループフィルタ８により、第１の位相同期回
路９を構成する。
ンセサイザの構成図である。図１において、１〜９の番
号を付している構成要素は図３と同一のものなので説明
は省略する。図１において図３の構成と異なる点は、電
圧制御発振器１の出力を分周する第３の分周器１１、基
準発振器４の出力を分周する１個以上複数からなる分数
の分周数を持つ第４の分周器１２、第４の分周器１２の
出力を分周する第５の分周器１３、第３、第５の分周器
の出力位相を検出する第２の位相比較器１４、第２の位
相比較器１４の出力を変換しループフィルタ（積分器）
８の駆動信号とする第２のチャージポンプ１５、および
ループフィルタ（積分器）８の入力となるチャージポン
プ７、１５の出力を位相同期回路切り替え信号１７Ａに
基づき切り替えるスイッチ１７を設けた点である。 な
お、電圧制御発振器１、第１、第２の分周器３、５、基
準発振器４、第１の位相比較器６、第１のチャージポン
プ７、及びループフィルタ８により、第１の位相同期回
路９を構成する。
【００１３】同様に、電圧制御発振器１、第３、第４、
第５の分周器１１、１２、１３、基準発振器４、第２の
位相比較器１４、第２のチャージポンプ１５、及びルー
プフィルタ８により、第２の位相同期回路１６を構成す
る。
第５の分周器１１、１２、１３、基準発振器４、第２の
位相比較器１４、第２のチャージポンプ１５、及びルー
プフィルタ８により、第２の位相同期回路１６を構成す
る。
【００１４】以上のように構成された周波数シンセサイ
ザの動作を説明する。なお、動作を理解しやすいよう
に、第４の分周器１２は２つの分数分周器１２ａ、１２
ｂより構成されるとし、第５の分周器１３が無い場合の
動作説明とする。
ザの動作を説明する。なお、動作を理解しやすいよう
に、第４の分周器１２は２つの分数分周器１２ａ、１２
ｂより構成されるとし、第５の分周器１３が無い場合の
動作説明とする。
【００１５】まず、チャンネル切り替え時には第２の位
相同期回路１６により周波数を切り替える。この時、第
１の位相同期回路９による定常状態での特性を損ねない
ために、電圧制御発振器１の感度、ループフィルタ８の
時定数設定に自由度は少ない。しかし、第２の位相同期
回路１６の比較周波数（分周数）の設定は任意であり、
比較周波数を高くすることでループ利得を大幅に高くす
ることができる。例えば、比較周波数を４.５ＭＨｚ程
度にする場合の説明を行う。ここで、周波数は９００Ｍ
Ｈｚから９２０ＭＨｚへの切り替え、基準発振器４は５
ＭＨｚ、第３の分周器１１の分周数は２００とする。第
４の分周器１２ａの分周数（Ｍ１）を１１／１０、第４
の分周器１２ｂの分周数（Ｍ２）を１００／９９とする
ことで、当該第４の分周器１２の出力周波数（ｆｒ１）
は４.５ＭＨｚとなり、外部出力は９００ＭＨｚを得る。
そして、Ｍ１を１４／１３、Ｍ２を１０８／１０７とす
ることで、ｆｒ１は４.５９９９８７ＭＨｚとなり、外部
出力は９１９.９９７４ＭＨｚを得る。設定周波数と外部
出力周波数の間に発生するずれは分数分周器１２の段数
に依存し、段数を増加することで精度の向上は可能であ
る。
相同期回路１６により周波数を切り替える。この時、第
１の位相同期回路９による定常状態での特性を損ねない
ために、電圧制御発振器１の感度、ループフィルタ８の
時定数設定に自由度は少ない。しかし、第２の位相同期
回路１６の比較周波数（分周数）の設定は任意であり、
比較周波数を高くすることでループ利得を大幅に高くす
ることができる。例えば、比較周波数を４.５ＭＨｚ程
度にする場合の説明を行う。ここで、周波数は９００Ｍ
Ｈｚから９２０ＭＨｚへの切り替え、基準発振器４は５
ＭＨｚ、第３の分周器１１の分周数は２００とする。第
４の分周器１２ａの分周数（Ｍ１）を１１／１０、第４
の分周器１２ｂの分周数（Ｍ２）を１００／９９とする
ことで、当該第４の分周器１２の出力周波数（ｆｒ１）
は４.５ＭＨｚとなり、外部出力は９００ＭＨｚを得る。
そして、Ｍ１を１４／１３、Ｍ２を１０８／１０７とす
ることで、ｆｒ１は４.５９９９８７ＭＨｚとなり、外部
出力は９１９.９９７４ＭＨｚを得る。設定周波数と外部
出力周波数の間に発生するずれは分数分周器１２の段数
に依存し、段数を増加することで精度の向上は可能であ
る。
【００１６】上記の如く第２の位相同期回路１６はルー
プ利得を大幅に高く設定することが可能であり、高速の
周波数切り替えを可能とするが、これはループフィルタ
８（積分器）の容量を設定周波数の電位に高速にプリチ
ャージする機能である。
プ利得を大幅に高く設定することが可能であり、高速の
周波数切り替えを可能とするが、これはループフィルタ
８（積分器）の容量を設定周波数の電位に高速にプリチ
ャージする機能である。
【００１７】その後スイッチ１７を介して第１の位相同
期回路９に切り替えるが、切り替え時にある多少の周波
数ずれは位相引き込みモード範囲内であるため、位相整
合回路を設け、当該位相整合回路により位相整合を行う
ことで、高速に設定周波数にロックすることができる。
期回路９に切り替えるが、切り替え時にある多少の周波
数ずれは位相引き込みモード範囲内であるため、位相整
合回路を設け、当該位相整合回路により位相整合を行う
ことで、高速に設定周波数にロックすることができる。
【００１８】図２は本発明の一実施例における周波数シ
ンセサイザの要部構成図で、説明の都合上、図１の構成
から省略していた部分である。
ンセサイザの要部構成図で、説明の都合上、図１の構成
から省略していた部分である。
【００１９】図２において１〜９の番号を付している構
成要素は図１と同一のものなので説明は略す。２０は第
１のチャージポンプ７とループフィルタ８との間をスイ
ッチするループスイッチで、必要に応じて図１に示した
スイッチ１７と共用しても良い。２１は電圧制御発振器
１と第１の分周器３との間に設けられた第１のゲート回
路、２２は基準発振器４と第２の分周器５との間に設け
られた第２のゲート回路で、具体的には第１、第２のゲ
ート回路２１、２２はＡＮＤ回路等の論理回路で構成で
きる。２３は位相同期回路切り替え信号１７Ａと第１の
分周器３の出力と位相比較器６の出力とを入力として、
ループスイッチ２０とゲート回路２１、２２を制御する
制御回路である。これらループスイッチ２０、ゲート回
路２１、２２、及び制御回路２３により位相整合回路を
構成する。
成要素は図１と同一のものなので説明は略す。２０は第
１のチャージポンプ７とループフィルタ８との間をスイ
ッチするループスイッチで、必要に応じて図１に示した
スイッチ１７と共用しても良い。２１は電圧制御発振器
１と第１の分周器３との間に設けられた第１のゲート回
路、２２は基準発振器４と第２の分周器５との間に設け
られた第２のゲート回路で、具体的には第１、第２のゲ
ート回路２１、２２はＡＮＤ回路等の論理回路で構成で
きる。２３は位相同期回路切り替え信号１７Ａと第１の
分周器３の出力と位相比較器６の出力とを入力として、
ループスイッチ２０とゲート回路２１、２２を制御する
制御回路である。これらループスイッチ２０、ゲート回
路２１、２２、及び制御回路２３により位相整合回路を
構成する。
【００２０】以上のように構成された位相整合回路の動
作を説明する。図１に示した第２の位相同期回路１６か
ら第１の位相同期回路９への切り替えにおいては、位相
比較器６の出力と位相同期回路切り替え信号１７Ａとを
入力とする制御回路２３によって、第１の分周器３と第
２の分周器５の入力を制御するゲート回路２１、２２を
位相誤差分の時間だけ制御（ゲート）し、位相比較器６
の２つの入力を同相状態とする。また、制御回路２３は
位相同期回路切り替え信号１７Ａの立ち上がりより一定
時間だけ遅れて変化するループ制御信号を作る。このル
ープ制御信号によりループスイッチ２０を直接制御す
る。これらの動作により、ループ切り替え制御の始めに
位相調整を行い短い引き込み時間ですむ状態にした上
で、通常の周波数シンセサイザモードとするものであ
る。
作を説明する。図１に示した第２の位相同期回路１６か
ら第１の位相同期回路９への切り替えにおいては、位相
比較器６の出力と位相同期回路切り替え信号１７Ａとを
入力とする制御回路２３によって、第１の分周器３と第
２の分周器５の入力を制御するゲート回路２１、２２を
位相誤差分の時間だけ制御（ゲート）し、位相比較器６
の２つの入力を同相状態とする。また、制御回路２３は
位相同期回路切り替え信号１７Ａの立ち上がりより一定
時間だけ遅れて変化するループ制御信号を作る。このル
ープ制御信号によりループスイッチ２０を直接制御す
る。これらの動作により、ループ切り替え制御の始めに
位相調整を行い短い引き込み時間ですむ状態にした上
で、通常の周波数シンセサイザモードとするものであ
る。
【００２１】以上のように本実施例によれば、多チャン
ネル周波数シンセサイザにおいて、第１、第２の位相同
期回路９、１６を設け、かつ第２の位相同期回路１６内
に分数の分周数を持つ分周器を１個以上複数設けるとと
もに、必要に応じて第１の位相同期回路９に図２に示す
位相整合回路を設けることにより、極めて高速な周波数
切り替えを行う周波数シンセサイザが実現できる。
ネル周波数シンセサイザにおいて、第１、第２の位相同
期回路９、１６を設け、かつ第２の位相同期回路１６内
に分数の分周数を持つ分周器を１個以上複数設けるとと
もに、必要に応じて第１の位相同期回路９に図２に示す
位相整合回路を設けることにより、極めて高速な周波数
切り替えを行う周波数シンセサイザが実現できる。
【００２２】なお、第４の分周器１２の分周数は上記の
値に限定されることなく、任意に設定しても構わないこ
とは言うまでもない。また、第４の分周器１２の段数も
任意である。さらに、位相整合回路も本実施例に限定さ
れるものではなく、ループ切り替え時に、第１、第２の
分周器出力の位相整合をとる機能であればよいことも言
うまでもない。
値に限定されることなく、任意に設定しても構わないこ
とは言うまでもない。また、第４の分周器１２の段数も
任意である。さらに、位相整合回路も本実施例に限定さ
れるものではなく、ループ切り替え時に、第１、第２の
分周器出力の位相整合をとる機能であればよいことも言
うまでもない。
【００２３】
【発明の効果】以上のように本発明によれば、多チャン
ネル周波数シンセサイザにおいて、第１、第２の位相同
期回路を設け、かつ第２の位相同期回路内に分数の分周
数を持つ分周器を１個以上複数設けるとともに、第１の
位相同期回路に位相整合回路を設けることにより、定常
状態でのＳ／Ｎ、Ｃ／Ｎ等の特性を損なうことなくチャ
ンネル間周波数切り替え時間の高速化を可能とする優れ
た周波数シンセサイザを実現できるものである。
ネル周波数シンセサイザにおいて、第１、第２の位相同
期回路を設け、かつ第２の位相同期回路内に分数の分周
数を持つ分周器を１個以上複数設けるとともに、第１の
位相同期回路に位相整合回路を設けることにより、定常
状態でのＳ／Ｎ、Ｃ／Ｎ等の特性を損なうことなくチャ
ンネル間周波数切り替え時間の高速化を可能とする優れ
た周波数シンセサイザを実現できるものである。
【図１】本発明の一実施例における周波数シンセサイザ
の要部ブロック結線図
の要部ブロック結線図
【図２】本発明の一実施例における周波数シンセサイザ
の要部ブロック結線図
の要部ブロック結線図
【図３】従来の周波数シンセサイザのブロック結線図
１ 電圧制御発振器 ２ 高周波出力端子 ３ 第１の分周器 ４ 基準発振器 ５ 第２の分周器 ６ 第１の位相比較器 ７ 第１のチャージポンプ ８ ループフィルタ ９ 第１の位相同期回路 １１ 第３の分周器 １２ 第４の分周器 １３ 第５の分周器 １４ 第２の位相比較器 １５ 第２のチャージポンプ １６ 第２の位相同期回路 １７ スイッチ ２０ ループスイッチ ２１ ゲート回路 ２２ ゲート回路 ２３ 制御回路
Claims (2)
- 【請求項１】 電圧に応じて発振周波数を変化させる電
圧制御発振器と、前記電圧制御発振器の出力を分周する
第１の分周器と、基準発振器の出力を分周する第２の分
周器と、前記第１、第２の分周器の出力位相を比較して
その結果を出力する第１の位相比較器と、前記第１の位
相比較器の出力を変換する第１のチャージポンプと、前
記電圧制御発振器の出力を分周する第３の分周器と、前
記基準発振器の出力を分周する１個以上複数からなる分
数の分周数を持つ第４の分周器と、前記第４の分周器の
出力を分周する第５の分周器と、前記第３、第５の分周
器の出力位相を比較してその結果を出力する第２の位相
比較器と、前記第２の位相比較器の出力を変換し積分器
の駆動信号とする第２のチャージポンプと、前記第１、
第２のチャージポンプの出力の一方のみを選択的に通過
させるスイッチと、前記スイッチを介して入力される前
記第１、第２のチャージポンプの出力の一方の高域成分
を除去して前記電圧制御発振器に帰還する積分器とを具
備する周波数シンセサイザ。 - 【請求項２】 第１の位相比較器の位相比較結果に基づ
き、第１の分周器と第２の分周器との出力位相の一致を
行なう位相整合回路を設けた請求項１記載の周波数シン
セサイザ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4154701A JP2892886B2 (ja) | 1992-06-15 | 1992-06-15 | 周波数シンセサイザ |
| DE69314519T DE69314519T2 (de) | 1992-03-11 | 1993-03-02 | Frequenzsynthetisierer |
| EP93301569A EP0560525B1 (en) | 1992-03-11 | 1993-03-02 | Frequency synthesizer |
| US08/025,467 US5332978A (en) | 1992-03-11 | 1993-03-03 | Frequency synthesizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4154701A JP2892886B2 (ja) | 1992-06-15 | 1992-06-15 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0637632A true JPH0637632A (ja) | 1994-02-10 |
| JP2892886B2 JP2892886B2 (ja) | 1999-05-17 |
Family
ID=15590064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4154701A Expired - Fee Related JP2892886B2 (ja) | 1992-03-11 | 1992-06-15 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2892886B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005159455A (ja) * | 2003-11-20 | 2005-06-16 | Kawasaki Microelectronics Kk | 位相周波数比較装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55664A (en) * | 1978-06-19 | 1980-01-07 | Toshiba Corp | Frequency synthesizer |
| JPS61128629A (ja) * | 1984-11-27 | 1986-06-16 | Nec Corp | Ｐｌｌ変調器 |
| JPS63215115A (ja) * | 1987-03-04 | 1988-09-07 | Hitachi Ltd | Ｐｌｌ方式周波数シンセサイザ |
| JPH0233218A (ja) * | 1988-07-22 | 1990-02-02 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ |
| JPH0338921A (ja) * | 1989-07-05 | 1991-02-20 | Icom Inc | Ｐｌｌ周波数シンセサイザー |
-
1992
- 1992-06-15 JP JP4154701A patent/JP2892886B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55664A (en) * | 1978-06-19 | 1980-01-07 | Toshiba Corp | Frequency synthesizer |
| JPS61128629A (ja) * | 1984-11-27 | 1986-06-16 | Nec Corp | Ｐｌｌ変調器 |
| JPS63215115A (ja) * | 1987-03-04 | 1988-09-07 | Hitachi Ltd | Ｐｌｌ方式周波数シンセサイザ |
| JPH0233218A (ja) * | 1988-07-22 | 1990-02-02 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ |
| JPH0338921A (ja) * | 1989-07-05 | 1991-02-20 | Icom Inc | Ｐｌｌ周波数シンセサイザー |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005159455A (ja) * | 2003-11-20 | 2005-06-16 | Kawasaki Microelectronics Kk | 位相周波数比較装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2892886B2 (ja) | 1999-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3001735B2 (ja) | 位相同期ループ周波数シンセサイザ | |
| US6229399B1 (en) | Multiple frequency band synthesizer using a single voltage control oscillator | |
| US5332978A (en) | Frequency synthesizer | |
| JP2009065704A (ja) | 位相同期ループ周波数合成に於ける低雑音化の方法 | |
| JP3317837B2 (ja) | Ｐｌｌ回路 | |
| JPS6256689B2 (ja) | ||
| WO2007080918A1 (ja) | 位相比較回路およびそれを用いたｐｌｌ周波数シンセサイザ | |
| JP2881791B2 (ja) | 周波数シンセサイザ | |
| JP2001320235A (ja) | 電圧制御発振器 | |
| JPH0637632A (ja) | 周波数シンセサイザ | |
| JPH05206848A (ja) | Ｐｌｌシンセサイザ回路 | |
| JPH09307439A (ja) | 周波数シンセサイザ | |
| JP2543290B2 (ja) | 分周器 | |
| JP2601096B2 (ja) | 周波数シンセサイザ | |
| JP3006540B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2790564B2 (ja) | 周波数シンセサイザ | |
| US6486741B2 (en) | Precise phase comparison even with fractional frequency division ratio | |
| JPH06164387A (ja) | 位相同期式周波数シンセサイザ | |
| JP2004241960A (ja) | 周波数シンセサイザ | |
| JP2002280897A (ja) | フルディジタルｐｌｌ回路 | |
| JP2004158940A (ja) | Ｐｌｌ回路とそれを用いた信号発生器 | |
| JP2002009618A (ja) | Ｐｌｌ回路を用いた公称周波数の生成方法およびｐｌｌ回路 | |
| JPH0559614B2 (ja) | ||
| JPH0818448A (ja) | 位相同期式周波数シンセサイザ用制御回路 | |
| JPH05235787A (ja) | 位相同期式周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |