JPH0637819A - Ｍｓｋ変調器 - Google Patents
Ｍｓｋ変調器Info
- Publication number
- JPH0637819A JPH0637819A JP19634692A JP19634692A JPH0637819A JP H0637819 A JPH0637819 A JP H0637819A JP 19634692 A JP19634692 A JP 19634692A JP 19634692 A JP19634692 A JP 19634692A JP H0637819 A JPH0637819 A JP H0637819A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- exclusive
- sine wave
- signal
- wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 伝送レートを変更できるＭＳＫ変調器を提供
する。 【構成】 正弦波ＲＯＭ６は、周波数可変のディジタル
正弦波を発生し、余弦波ＲＯＭ８は、周波数可変のディ
ジタル余弦波を発生し、差動符号化により得られる隣合
う２つのデータの一方と、ディジタル正弦波との排他的
論理和信号をゲート２０から発生し、差動符号化により
得られる隣合う２つのデータの他方と、ディジタル余弦
波との排他的論理和信号をゲート２２から発生し、ゲー
ト２０および２２の出力信号を、それぞれ、Ｄ／Ａコン
ハータ２４および２６によりアナログ信号に変換した
後、ローパスフィルタ２８および３０を通し、変調器３
２で直交変調する。
する。 【構成】 正弦波ＲＯＭ６は、周波数可変のディジタル
正弦波を発生し、余弦波ＲＯＭ８は、周波数可変のディ
ジタル余弦波を発生し、差動符号化により得られる隣合
う２つのデータの一方と、ディジタル正弦波との排他的
論理和信号をゲート２０から発生し、差動符号化により
得られる隣合う２つのデータの他方と、ディジタル余弦
波との排他的論理和信号をゲート２２から発生し、ゲー
ト２０および２２の出力信号を、それぞれ、Ｄ／Ａコン
ハータ２４および２６によりアナログ信号に変換した
後、ローパスフィルタ２８および３０を通し、変調器３
２で直交変調する。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＳＫ（Ｍｉｎｉｍｕ
ｍ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調器に関する。
ｍ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調器に関する。
【０００２】
【従来の技術】特開平２−１８２０５９号公報には、読
出専用メモリおよびＤ／Ａ変換器を使用して発生された
信号により、正弦波成分と余弦波成分とを直交変調回路
に加えるＭＳＫ変調器が開示されている。
出専用メモリおよびＤ／Ａ変換器を使用して発生された
信号により、正弦波成分と余弦波成分とを直交変調回路
に加えるＭＳＫ変調器が開示されている。
【０００３】
【発明が解決しようとする課題】上述の従来のＭＳＫ変
調器は、伝送レートを変更できないという問題があっ
た。
調器は、伝送レートを変更できないという問題があっ
た。
【０００４】本発明は、このような状況に鑑みてなされ
たものであり、伝送レートを変更できるＭＳＫ変調器を
提供することを目的とする。
たものであり、伝送レートを変更できるＭＳＫ変調器を
提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明のＭＳＫ変調器
は、周波数可変のディジタル正弦波を発生するディジタ
ル正弦波発生手段（例えば、図１の加算器２、Ｄ‐フリ
ップフロップ４および正弦波ＲＯＭ６）と、周波数可変
のディジタル余弦波を発生するディジタル余弦波発生手
段（例えば、図１の加算器２、Ｄ‐フリップフロップ４
および余弦波ＲＯＭ８）と、差動符号化により得られる
隣合う２つのデータの一方と、ディジタル正弦波との排
他的論理和をとる第１排他的論理和手段（例えば、図１
の排他的ＯＲゲート２０）と、差動符号化により得られ
る隣合う２つのデータの他方と、ディジタル余弦波との
排他的論理和をとる第２排他的論理和手段（例えば、図
１の排他的ＯＲゲート２２）と、第１排他的論理和手段
から出力されるディジタル信号をアナログ信号に変換す
る第１Ｄ／Ａ変換手段（例えば、図１のＤ／Ａ変換器２
４）と、第２排他的論理和手段から出力されるディジタ
ル信号をアナログ信号に変換する第２Ｄ／Ａ変換手段
（例えば、図１のＤ／Ａ変換器２６）と、第１Ｄ／Ａ変
換手段から出力されるアナログ信号の低域成分を通過さ
せる第１ローパスフィルタ（例えば、図１のローパスフ
ィルタ２８）と、第２Ｄ／Ａ変換手段から出力されるア
ナログ信号の低域成分を通過させる第２ローパスフィル
タ（例えば、図１のローパスフィルタ３０）と、第１お
よび第２ローパスフィルタの出力信号を直交変調する直
交変調手段（例えば、図１の直交変換器３２）とを備え
ることを特徴とする。
は、周波数可変のディジタル正弦波を発生するディジタ
ル正弦波発生手段（例えば、図１の加算器２、Ｄ‐フリ
ップフロップ４および正弦波ＲＯＭ６）と、周波数可変
のディジタル余弦波を発生するディジタル余弦波発生手
段（例えば、図１の加算器２、Ｄ‐フリップフロップ４
および余弦波ＲＯＭ８）と、差動符号化により得られる
隣合う２つのデータの一方と、ディジタル正弦波との排
他的論理和をとる第１排他的論理和手段（例えば、図１
の排他的ＯＲゲート２０）と、差動符号化により得られ
る隣合う２つのデータの他方と、ディジタル余弦波との
排他的論理和をとる第２排他的論理和手段（例えば、図
１の排他的ＯＲゲート２２）と、第１排他的論理和手段
から出力されるディジタル信号をアナログ信号に変換す
る第１Ｄ／Ａ変換手段（例えば、図１のＤ／Ａ変換器２
４）と、第２排他的論理和手段から出力されるディジタ
ル信号をアナログ信号に変換する第２Ｄ／Ａ変換手段
（例えば、図１のＤ／Ａ変換器２６）と、第１Ｄ／Ａ変
換手段から出力されるアナログ信号の低域成分を通過さ
せる第１ローパスフィルタ（例えば、図１のローパスフ
ィルタ２８）と、第２Ｄ／Ａ変換手段から出力されるア
ナログ信号の低域成分を通過させる第２ローパスフィル
タ（例えば、図１のローパスフィルタ３０）と、第１お
よび第２ローパスフィルタの出力信号を直交変調する直
交変調手段（例えば、図１の直交変換器３２）とを備え
ることを特徴とする。
【０００６】ディジタル正弦波発生手段およびディジタ
ル余弦波発生手段は、入力値を累積加算する累積加算手
段（例えば、図１の加算器２およびＤ‐フリップフロッ
プ４の組み合わせ）を有し、入力値に応じた周波数のデ
ィジタル正弦波およびディジタル余弦波を発生すること
が好ましい。
ル余弦波発生手段は、入力値を累積加算する累積加算手
段（例えば、図１の加算器２およびＤ‐フリップフロッ
プ４の組み合わせ）を有し、入力値に応じた周波数のデ
ィジタル正弦波およびディジタル余弦波を発生すること
が好ましい。
【０００７】
【作用】本発明のＭＳＫ変調器においては、周波数可変
のディジタル正弦波が発生され、周波数可変のディジタ
ル余弦波が発生され、差動符号化により得られる隣合う
２つのデータの一方と、ディジタル正弦波との排他的論
理和が第１排他的論理和手段によってとられ、差動符号
化により得られる隣合う２つのデータの他方と、ディジ
タル余弦波との排他的論理和が第２排他的論理和手段に
よってとられ、第１排他的論理和手段から出力されるデ
ィジタル信号が第１Ｄ／Ａ変換手段によってアナログ信
号に変換され、第２排他的論理和手段から出力されるデ
ィジタル信号が第２Ｄ／Ａ変換手段によってアナログ信
号に変換され、第１Ｄ／Ａ変換手段から出力されるアナ
ログ信号の低域成分が第１ローパスフィルタから出力さ
れ、第２Ｄ／Ａ変換手段から出力されるアナログ信号の
低域成分が第２ローパスフィルタから出力され、第１お
よび第２ローパスフィルタの出力信号が直交変調され
る。このように、周波数可変のディジタル正弦波および
周波数可変のディジタル余弦波を使用するから、伝送レ
ートを変更できる。
のディジタル正弦波が発生され、周波数可変のディジタ
ル余弦波が発生され、差動符号化により得られる隣合う
２つのデータの一方と、ディジタル正弦波との排他的論
理和が第１排他的論理和手段によってとられ、差動符号
化により得られる隣合う２つのデータの他方と、ディジ
タル余弦波との排他的論理和が第２排他的論理和手段に
よってとられ、第１排他的論理和手段から出力されるデ
ィジタル信号が第１Ｄ／Ａ変換手段によってアナログ信
号に変換され、第２排他的論理和手段から出力されるデ
ィジタル信号が第２Ｄ／Ａ変換手段によってアナログ信
号に変換され、第１Ｄ／Ａ変換手段から出力されるアナ
ログ信号の低域成分が第１ローパスフィルタから出力さ
れ、第２Ｄ／Ａ変換手段から出力されるアナログ信号の
低域成分が第２ローパスフィルタから出力され、第１お
よび第２ローパスフィルタの出力信号が直交変調され
る。このように、周波数可変のディジタル正弦波および
周波数可変のディジタル余弦波を使用するから、伝送レ
ートを変更できる。
【０００８】また、入力値が累積加算されて、入力値に
応じた周波数のディジタル正弦波およびディジタル余弦
波が発生されると、演算語長により変調波の確度が決定
されるから、高精度の変調を行うことができる。
応じた周波数のディジタル正弦波およびディジタル余弦
波が発生されると、演算語長により変調波の確度が決定
されるから、高精度の変調を行うことができる。
【０００９】
【実施例】図１は、本発明のＭＳＫ変調器の一実施例の
構成を示す。この実施例は、ディジタル正弦波および余
弦波を出力するＤＤＳ（Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ
Ｓｙｎｔｈｅｓｉｚｅｒ）を使用するので、まず、図２
を参照して、ＤＤＳについて説明する。
構成を示す。この実施例は、ディジタル正弦波および余
弦波を出力するＤＤＳ（Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ
Ｓｙｎｔｈｅｓｉｚｅｒ）を使用するので、まず、図２
を参照して、ＤＤＳについて説明する。
【００１０】ＤＤＳは、ディジタル信号処理により正弦
波および余弦波を発生する信号発生器である。Ｎビット
加算器２と、この加算器２の出力をラッチして加算器２
にフィードバックするＮビットＤ‐フリップフロップ４
とにより、Ｎビットの入力値Φを、クロック周期（Ｔ＝
１／ｆs）毎に累積加算する。
波および余弦波を発生する信号発生器である。Ｎビット
加算器２と、この加算器２の出力をラッチして加算器２
にフィードバックするＮビットＤ‐フリップフロップ４
とにより、Ｎビットの入力値Φを、クロック周期（Ｔ＝
１／ｆs）毎に累積加算する。
【００１１】簡単な例として、Φ＝１の場合を考えてみ
ると、初期状態（Ｔ＝０）でＤ‐フリップフロップ４が
リセットされているものとすると、ｔ／Ｔ＝１，２，
３，・・・・と時間が進行するにつれて、加算器２の出
力は１つずつ増加し、ｔ／Ｔ＝２Nに到達すると、加算
器２はリセットされる。従って、この場合、加算器２の
出力は、図６に示されているように、ｔ＝２N・Ｔ＝２N
／ｆs周期の三角波となる。
ると、初期状態（Ｔ＝０）でＤ‐フリップフロップ４が
リセットされているものとすると、ｔ／Ｔ＝１，２，
３，・・・・と時間が進行するにつれて、加算器２の出
力は１つずつ増加し、ｔ／Ｔ＝２Nに到達すると、加算
器２はリセットされる。従って、この場合、加算器２の
出力は、図６に示されているように、ｔ＝２N・Ｔ＝２N
／ｆs周期の三角波となる。
【００１２】加算器２のＮビット出力は、そのまま、正
弦波ＲＯＭ６および余弦波ＲＯＭ８のアドレス入力に供
給される。正弦波ＲＯＭ６および余弦波ＲＯＭ８には、
図７に示されているように、正弦波および余弦波の１周
期分のデータ（Ｍビット）が記憶されている。正弦波Ｒ
ＯＭ６および余弦波ＲＯＭ８の出力は、周波数ｆ＝１／
ｔ＝ｆs／２Nの正弦波である。
弦波ＲＯＭ６および余弦波ＲＯＭ８のアドレス入力に供
給される。正弦波ＲＯＭ６および余弦波ＲＯＭ８には、
図７に示されているように、正弦波および余弦波の１周
期分のデータ（Ｍビット）が記憶されている。正弦波Ｒ
ＯＭ６および余弦波ＲＯＭ８の出力は、周波数ｆ＝１／
ｔ＝ｆs／２Nの正弦波である。
【００１３】正弦波ＲＯＭ６および余弦波ＲＯＭ８のＭ
ビットの出力データは、それぞれ、ＭビットのＤ／Ａコ
ンバータ２４および２６によりアナログ電圧波形に変換
され、さらに、ローパスフィルタ２８および３０により
折り返し成分が除去されてスムージングされ、所要の正
弦波および余弦波が出力される。
ビットの出力データは、それぞれ、ＭビットのＤ／Ａコ
ンバータ２４および２６によりアナログ電圧波形に変換
され、さらに、ローパスフィルタ２８および３０により
折り返し成分が除去されてスムージングされ、所要の正
弦波および余弦波が出力される。
【００１４】加算器２の出力は、（２N／Φ）×（１／
ｆs）毎にリセットされる。従って、正弦波ＲＯＭ６お
よび余弦波ＲＯＭ８のアドレスは、その周期で１巡する
から、ＤＤＳの出力周波数ｆDは、次の（式１）で表現
できる。 ｆD＝Φ×ｆs／２N＝Φ×ｆres （式１） ｆs／２Nは、周波数分解能ｆresを示し、Ｎが大きくな
るほど周波数ステップは細かくなる。また、ｆsおよび
Ｎを固定して考えると、出力周波数ｆDは、入力値Φに
比例することがわかる。ＤＤＳは、ｆsとＮで決まる分
解能で最大ｆs／２までの正弦波および余弦波を発生す
ることができる。（実際には、折り返しのために、ｆs
／３位が実用範囲である。）
ｆs）毎にリセットされる。従って、正弦波ＲＯＭ６お
よび余弦波ＲＯＭ８のアドレスは、その周期で１巡する
から、ＤＤＳの出力周波数ｆDは、次の（式１）で表現
できる。 ｆD＝Φ×ｆs／２N＝Φ×ｆres （式１） ｆs／２Nは、周波数分解能ｆresを示し、Ｎが大きくな
るほど周波数ステップは細かくなる。また、ｆsおよび
Ｎを固定して考えると、出力周波数ｆDは、入力値Φに
比例することがわかる。ＤＤＳは、ｆsとＮで決まる分
解能で最大ｆs／２までの正弦波および余弦波を発生す
ることができる。（実際には、折り返しのために、ｆs
／３位が実用範囲である。）
【００１５】図１に戻って、ＤＤＳの入力値は、上述の
説明から明かなように、データレートを決定する。（式
１）で定義される１／ｆDは、正弦波ＲＯＭ６および余
弦波ＲＯＭ８のアドレスの周期であり、アドレスのＭＳ
Ｂの周期となる。従って（Ｍ−１ＳＢ）はその半分、
（Ｍ−２ＳＢ）は、そのまた半分（周波数としてはｆo
の２倍、４倍）である。
説明から明かなように、データレートを決定する。（式
１）で定義される１／ｆDは、正弦波ＲＯＭ６および余
弦波ＲＯＭ８のアドレスの周期であり、アドレスのＭＳ
Ｂの周期となる。従って（Ｍ−１ＳＢ）はその半分、
（Ｍ−２ＳＢ）は、そのまた半分（周波数としてはｆo
の２倍、４倍）である。
【００１６】また、ＭＳＫのベースバンド波形整形用の
正弦波の周波数（ｆB）とデータクロック周波数（１／
Ｔ）との関係は ｆB＝１／４Ｔ （式２） であるから、（Ｍ−２ＳＢ）を伝送クロックとすればよ
いことがわかる。
正弦波の周波数（ｆB）とデータクロック周波数（１／
Ｔ）との関係は ｆB＝１／４Ｔ （式２） であるから、（Ｍ−２ＳＢ）を伝送クロックとすればよ
いことがわかる。
【００１７】加算器２の出力の（Ｍ−２ＳＢ）は、差動
符号化されたデータをラッチするＤ‐フリップフロップ
１０のクロック入力に供給される。加算器２の出力の
（Ｍ−１ＳＢ）は、Ｄ‐フリップフロップ１０の出力デ
ータをラッチするＤ‐フリップフロップ１４のクロック
入力に供給される。また、加算器２の出力の（Ｍ−１Ｓ
Ｂ）は、インバータ１２によつて反転されて、Ｄ‐フリ
ップフロップ１０の出力データをラッチするＤ‐フリッ
プフロップ１６のクロック入力に供給される。
符号化されたデータをラッチするＤ‐フリップフロップ
１０のクロック入力に供給される。加算器２の出力の
（Ｍ−１ＳＢ）は、Ｄ‐フリップフロップ１０の出力デ
ータをラッチするＤ‐フリップフロップ１４のクロック
入力に供給される。また、加算器２の出力の（Ｍ−１Ｓ
Ｂ）は、インバータ１２によつて反転されて、Ｄ‐フリ
ップフロップ１０の出力データをラッチするＤ‐フリッ
プフロップ１６のクロック入力に供給される。
【００１８】正弦波ＲＯＭ６から出力されるＭビットの
ディジタル正弦波は、排他的ＯＲゲート２０の一方の入
力に供給される。排他的ＯＲゲート２０の他方の入力に
は、Ｄ‐フリップフロップ１４の出力が供給される。余
弦波ＲＯＭ８から出力されるＭビットのディジタル余弦
波は、排他的ＯＲゲート２２の一方の入力に供給され
る。排他的ＯＲゲート２２の他方の入力には、Ｄ‐フリ
ップフロップ１６の出力が供給される。なお、図３に示
されているように、図１の排他的ＯＲゲート２０は、Ｍ
個の排他的ＯＲゲート２０1乃至２０Mで構成されてい
る。排他的ＯＲゲート２２も同様である。
ディジタル正弦波は、排他的ＯＲゲート２０の一方の入
力に供給される。排他的ＯＲゲート２０の他方の入力に
は、Ｄ‐フリップフロップ１４の出力が供給される。余
弦波ＲＯＭ８から出力されるＭビットのディジタル余弦
波は、排他的ＯＲゲート２２の一方の入力に供給され
る。排他的ＯＲゲート２２の他方の入力には、Ｄ‐フリ
ップフロップ１６の出力が供給される。なお、図３に示
されているように、図１の排他的ＯＲゲート２０は、Ｍ
個の排他的ＯＲゲート２０1乃至２０Mで構成されてい
る。排他的ＯＲゲート２２も同様である。
【００１９】排他的ＯＲゲート２０および２２からそれ
ぞれ出力されるＭビットのディジタル信号は、それぞ
れ、Ｄ／Ａコンバータ２４および２６によってアナログ
信号に変換される。Ｄ／Ａコンバータ２４および２６
は、ＤＤＳの駆動クロックに従ってディジタル／アナロ
グ変換を行う。Ｄ／Ａコンバータ２４および２６から出
力されるアナログ信号は、それぞれ、ローパスフィルタ
２８および３０により折り返し成分が除去されてスムー
ジングされ、すなわち低域成分が抽出され、それぞれ、
Ｉ信号およびＱ信号として直交変調器３２に供給され
る。
ぞれ出力されるＭビットのディジタル信号は、それぞ
れ、Ｄ／Ａコンバータ２４および２６によってアナログ
信号に変換される。Ｄ／Ａコンバータ２４および２６
は、ＤＤＳの駆動クロックに従ってディジタル／アナロ
グ変換を行う。Ｄ／Ａコンバータ２４および２６から出
力されるアナログ信号は、それぞれ、ローパスフィルタ
２８および３０により折り返し成分が除去されてスムー
ジングされ、すなわち低域成分が抽出され、それぞれ、
Ｉ信号およびＱ信号として直交変調器３２に供給され
る。
【００２０】図４は、図１の直交変調器３２の一構成例
を示す。直交変換器３２は、搬送波発振器３６から出力
される周波数ｆcの搬送波を、ローパスフィルタ２８か
ら供給されたＩ信号で振幅変調する振幅変調回路３４
と、搬送波発振器３６から出力される搬送波の位相をを
π／２推移させるπ／２移相器４０から出力される搬送
波を、ローパスフィルタ３０から供給されたＱ信号で振
幅変調する振幅変調回路３８と、振幅変調回路３４およ
び３８から出力される信号をベクトル合成してＭＳＫ波
を出力するベクトル合成器４２とを備えている。
を示す。直交変換器３２は、搬送波発振器３６から出力
される周波数ｆcの搬送波を、ローパスフィルタ２８か
ら供給されたＩ信号で振幅変調する振幅変調回路３４
と、搬送波発振器３６から出力される搬送波の位相をを
π／２推移させるπ／２移相器４０から出力される搬送
波を、ローパスフィルタ３０から供給されたＱ信号で振
幅変調する振幅変調回路３８と、振幅変調回路３４およ
び３８から出力される信号をベクトル合成してＭＳＫ波
を出力するベクトル合成器４２とを備えている。
【００２１】図５は、図１の実施例の各部の信号を示
す。以下、図５を参照して、図１の実施例の動作を説明
する。まず、加算器２の出力信号の（Ｍ−２ＳＢ）であ
る伝送クロックにより、差動符号化された入力データ
が、Ｄ−フリップフロップ１０にてラッチされる。
す。以下、図５を参照して、図１の実施例の動作を説明
する。まず、加算器２の出力信号の（Ｍ−２ＳＢ）であ
る伝送クロックにより、差動符号化された入力データ
が、Ｄ−フリップフロップ１０にてラッチされる。
【００２２】次に、Ｄ−フリップフロップ１０の出力信
号は、加算器２の出力信号の（Ｍ−１ＳＢ）とそれをイ
ンバータ１２により反転させた信号とに従って、Ｄ−フ
リップフロップ１４および１６によってシリアル／パラ
レル変換される。パラレルデータは、データの変化点が
それぞれＴだけオフセットされる。この２系統のオフセ
ットデータに従って、正弦波ＲＯＭ６および余弦波ＲＯ
Ｍから出力されるディジタル正弦波および余弦波を、排
他的ＯＲゲート２０および２２において、極性反転する
ことによりＭＳＫ波のＩ／Ｑベースバンド波形整形が行
われる。（図５の出力波形は判りやすいようにアナログ
表現としたが、実際はまだここではディジタル信号であ
る。）
号は、加算器２の出力信号の（Ｍ−１ＳＢ）とそれをイ
ンバータ１２により反転させた信号とに従って、Ｄ−フ
リップフロップ１４および１６によってシリアル／パラ
レル変換される。パラレルデータは、データの変化点が
それぞれＴだけオフセットされる。この２系統のオフセ
ットデータに従って、正弦波ＲＯＭ６および余弦波ＲＯ
Ｍから出力されるディジタル正弦波および余弦波を、排
他的ＯＲゲート２０および２２において、極性反転する
ことによりＭＳＫ波のＩ／Ｑベースバンド波形整形が行
われる。（図５の出力波形は判りやすいようにアナログ
表現としたが、実際はまだここではディジタル信号であ
る。）
【００２３】排他的ＯＲゲート２０および２２の出力信
号は、それぞれ、Ｄ／Ａコンバータ２４および２６によ
りアナログ信号に変換された後、折り返し除去用のロー
パスフィルタ２８および３０を通過し、直交変調器３２
に入力され、搬送波周波数ｆcのＭＳＫ変調波が出力さ
れる。
号は、それぞれ、Ｄ／Ａコンバータ２４および２６によ
りアナログ信号に変換された後、折り返し除去用のロー
パスフィルタ２８および３０を通過し、直交変調器３２
に入力され、搬送波周波数ｆcのＭＳＫ変調波が出力さ
れる。
【００２４】上述した本発明の実施例によれば、折り返
しの影響が無視できる範囲でデータレートを可変にする
ことができる。また、波形整形は、ＤＤＳのビット数Ｎ
およびＲＯＭ６および８の出力ビット数Ｍの値によりい
くらでも高精度にすることが可能である。また、ディジ
タル的な波形整形ゆえに無調整化が可能である。さら
に、高速且つ高分解能のＤＤＳが、今後安価に入手でき
る可能性は大いにあり、従って、上記実施例のＭＳＫ変
調器は、ベースバンド帯域（データレート）の高い場合
に、大変有効である。
しの影響が無視できる範囲でデータレートを可変にする
ことができる。また、波形整形は、ＤＤＳのビット数Ｎ
およびＲＯＭ６および８の出力ビット数Ｍの値によりい
くらでも高精度にすることが可能である。また、ディジ
タル的な波形整形ゆえに無調整化が可能である。さら
に、高速且つ高分解能のＤＤＳが、今後安価に入手でき
る可能性は大いにあり、従って、上記実施例のＭＳＫ変
調器は、ベースバンド帯域（データレート）の高い場合
に、大変有効である。
【００２５】
【発明の効果】本発明のＭＳＫ変調器によれば、周波数
可変のディジタル正弦波を発生し、周波数可変のディジ
タル余弦波を発生し、差動符号化により得られる隣合う
２つのデータの一方と、ディジタル正弦波との第１排他
的論理和信号を発生し、差動符号化により得られる隣合
う２つのデータの他方と、ディジタル余弦波との第２排
他的論理和信号を発生し、第１および第２排他的論理和
信号を、それぞれ、Ｄ／Ａ変換した後、ローパスフィル
タを通して直交変調するので、伝送レートを変更するこ
とができる。
可変のディジタル正弦波を発生し、周波数可変のディジ
タル余弦波を発生し、差動符号化により得られる隣合う
２つのデータの一方と、ディジタル正弦波との第１排他
的論理和信号を発生し、差動符号化により得られる隣合
う２つのデータの他方と、ディジタル余弦波との第２排
他的論理和信号を発生し、第１および第２排他的論理和
信号を、それぞれ、Ｄ／Ａ変換した後、ローパスフィル
タを通して直交変調するので、伝送レートを変更するこ
とができる。
【００２６】また、入力値を累積加算して、入力値に応
じた周波数のディジタル正弦波およびディジタル余弦波
を発生すれば、演算語長により変調波の確度を決定でき
るから、高精度の変調を行うことができる。
じた周波数のディジタル正弦波およびディジタル余弦波
を発生すれば、演算語長により変調波の確度を決定でき
るから、高精度の変調を行うことができる。
【図１】本発明のＭＳＫ変調器の一実施例の構成を示す
ブロック図である。
ブロック図である。
【図２】図１の実施例に使用されるＤＤＳを示すブロッ
ク図である。
ク図である。
【図３】図１の排他的ＯＲゲート２０がＭ個の排他的Ｏ
Ｒゲートで構成されていることを示す図である。
Ｒゲートで構成されていることを示す図である。
【図４】図１の直交変調器３２の一構成例を示すブロッ
ク図である。
ク図である。
【図５】図１の実施例の各部の信号を示す波形図であ
る。
る。
【図６】図１および図２に示された加算器２の出力を示
す波形図である。
す波形図である。
【図７】図１および図２に示されたＲＯＭ６および８に
記憶されている正弦波および余弦波の一周期分のデータ
を示す説明図である。
記憶されている正弦波および余弦波の一周期分のデータ
を示す説明図である。
２ 加算器 ４，１０，１４，１６ Ｄ‐フリップフロップ ６ 正弦波ＲＯＭ ８ 余弦波ＲＯＭ １２ インバータ ２０，２２ 排他的ＯＲゲート ２４，２６ Ｄ／Ａ変換器 ２８，３０ ローパスフィルタ ３２ 直交変調器
Claims (4)
- 【請求項１】 周波数可変のディジタル正弦波を発生す
るディジタル正弦波発生手段と、 周波数可変のディジタル余弦波を発生するディジタル余
弦波発生手段と、 差動符号化により得られる隣合う２つのデータの一方
と、前記ディジタル正弦波との排他的論理和をとる第１
排他的論理和手段と、 前記差動符号化により得られる隣合う２つのデータの他
方と、前記ディジタル余弦波との排他的論理和をとる第
２排他的論理和手段と、 前記第１排他的論理和手段から出力されるディジタル信
号をアナログ信号に変換する第１Ｄ／Ａ変換手段と、 前記第２排他的論理和手段から出力されるディジタル信
号をアナログ信号に変換する第２Ｄ／Ａ変換手段と、 前記第１Ｄ／Ａ変換手段から出力されるアナログ信号の
低域成分を通過させる第１ローパスフィルタと、 前記第２Ｄ／Ａ変換手段から出力されるアナログ信号の
低域成分を通過させる第２ローパスフィルタと、 前記第１および第２ローパスフィルタの出力信号を直交
変調する直交変調手段とを備えることを特徴とするＭＳ
Ｋ変調器。 - 【請求項２】 前記ディジタル正弦波発生手段およびデ
ィジタル余弦波発生手段が、入力値を累積加算する累積
加算手段を有し、前記入力値に応じた周波数のディジタ
ル正弦波およびディジタル余弦波を発生することを特徴
とする請求項１記載のＭＳＫ変調器。 - 【請求項３】 前記差動符号化により得られる隣合うデ
ータの一方が、前記正弦波の周期の半分に等しい周期の
第１クロック信号に従って、第１Ｄフリップフロップに
よってラッチされて、前記第１排他的論理和手段に供給
され、 前記差動符号化により得られる隣合うデータの他方が、
前記正弦波の周期の半分に等しい周期であって前記第１
クロック信号と１８０度位相の異なる第２クロック信号
に従って、第２Ｄフリップフロップによってラッチされ
て、前記第２排他的論理和手段に供給されることを特徴
とする請求項１記載のＭＳＫ変調器。 - 【請求項４】 前記ディジタル正弦波発生手段およびデ
ィジタル余弦波発生手段が、入力値を累積加算する累積
加算手段を有し、前記入力値に応じた周波数のディジタ
ル正弦波およびディジタル余弦波を発生し、 前記作動符号化により得られる隣合うデータの一方が、
前記累積加算手段の所定ビットの信号であって、前記正
弦波の周期の半分に等しい周期の第１クロック信号に従
って、第１Ｄフリップフロップによってラッチされて、
前記第１排他的論理和手段に供給され、 前記差動符号化により得られる隣合うデータの他方が、
前記累積加算手段の所定ビットの信号を反転させた信号
であって、前記正弦波の周期の半分に等しい周期で前記
第１クロック信号と１８０度位相の異なる第２クロック
信号に従って、第２Ｄフリップフロップによってラッチ
されて、前記第２排他的論理和手段に供給されることを
特徴たする請求項１記載のＭＳＫ変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19634692A JPH0637819A (ja) | 1992-06-30 | 1992-06-30 | Ｍｓｋ変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19634692A JPH0637819A (ja) | 1992-06-30 | 1992-06-30 | Ｍｓｋ変調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0637819A true JPH0637819A (ja) | 1994-02-10 |
Family
ID=16356314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19634692A Pending JPH0637819A (ja) | 1992-06-30 | 1992-06-30 | Ｍｓｋ変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637819A (ja) |
-
1992
- 1992-06-30 JP JP19634692A patent/JPH0637819A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0440187B1 (en) | Arrangement for converting binary input signal into corresponding in-phase and quadrature phase signals | |
| JPH0567101B2 (ja) | ||
| KR940005374B1 (ko) | Fm 변조기 | |
| US4159527A (en) | Wave generator | |
| JPH05236033A (ja) | デジタルデータの直列ビットに応答して変調基底帯域アナログ信号を発生するためのシステム | |
| JPH05292135A (ja) | デジタル変調器 | |
| JPH0824260B2 (ja) | 位相比較器 | |
| JP3174613B2 (ja) | 超短波フェーズロックループ用デジタル符号付位相−周波数変換器 | |
| JP3147000B2 (ja) | 疑似ｇｍｓｋ変調装置 | |
| JPH0637819A (ja) | Ｍｓｋ変調器 | |
| GB2242797A (en) | Signal generation using digital-to-analogue conversion | |
| US5838208A (en) | Modulation of transmission data signal in sychronous with transmission clock signal | |
| JP2905503B2 (ja) | ディジタル式クロック発生装置 | |
| JPH0219663B2 (ja) | ||
| JP2542263B2 (ja) | ディジタル式ｆｍ変調器 | |
| JPH07106855A (ja) | Ｓｓｂ変調器 | |
| JPS6148292B2 (ja) | ||
| JPH0685535B2 (ja) | ４相位相変調符号化装置 | |
| Gentile et al. | Direct Digital Synthesis Primer | |
| JP2002190839A (ja) | Ｇｆｓｋ直交変調器と変調方法 | |
| JP3133213B2 (ja) | アナログ・ディジタル変換器 | |
| JP2797223B2 (ja) | π／４シフトＱＰＳＫ変調器用ベースバンド波形生成回路 | |
| JPH03179954A (ja) | ディジタル化直交位相変調器 | |
| JP2596350B2 (ja) | Ｆｓｋ変調器 | |
| JPS6123886B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030116 |