JPH0638104B2 - 周波数記憶回路 - Google Patents
周波数記憶回路Info
- Publication number
- JPH0638104B2 JPH0638104B2 JP62069481A JP6948187A JPH0638104B2 JP H0638104 B2 JPH0638104 B2 JP H0638104B2 JP 62069481 A JP62069481 A JP 62069481A JP 6948187 A JP6948187 A JP 6948187A JP H0638104 B2 JPH0638104 B2 JP H0638104B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- input
- signal
- loop
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Radar Systems Or Details Thereof (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マイクロ波信号を記憶する周波数記憶回路
に関するものである。
に関するものである。
第5図は例えば、特開昭53−105141号公報に示された従
来の周波数記憶装置の構成図を簡略化したもので、 (1)は入力パルス信号をパルス幅制限する入力制御スイ
ツチ、(2)は遅延合成ループに信号を注入する入力結合
器、(3)は信号を増幅するループ増幅器、(4)は信号をと
り出す出力結合器、(5)は遅延線、(6)は遅延合成ループ
を制御するループ制御スイツチ、(7)は遅延合成ループ
からの記憶信号から必要とする時間のみ信号をとり出す
出力制御スイツチである。
来の周波数記憶装置の構成図を簡略化したもので、 (1)は入力パルス信号をパルス幅制限する入力制御スイ
ツチ、(2)は遅延合成ループに信号を注入する入力結合
器、(3)は信号を増幅するループ増幅器、(4)は信号をと
り出す出力結合器、(5)は遅延線、(6)は遅延合成ループ
を制御するループ制御スイツチ、(7)は遅延合成ループ
からの記憶信号から必要とする時間のみ信号をとり出す
出力制御スイツチである。
次に動作について説明する。第6図(a)に示すパルス幅
Pw、周波数foの信号は入力スイツチ(1)により遅延合成
ループの遅延時間τのパルス幅に制限され入力結合器
(2)を経て遅延合成ループに入力される。この信号はル
ープ増幅器(3)で増幅され出力結合器(4)、遅延線(5)、
ループ制御スイツチ(6)を経て再びループ増幅器に入力
される。ループスイツチの制御を第6図(d)に示すよう
にし、さらに遅延合成ループのループ利得を数dBにして
おくと、ループ増幅器の飽和出力レベルで決まる動作レ
ベルでループスイツチのONとなつている時間(to)の
間、周波数fo、パルス幅τの信号が連結され第6図(c)
のようになる。ここで所要遅延時間(td)で、パルス幅τ
oだけ出力スイツチ(7)をONとすると第6図(e)に示す
ような出力信号を得ることができる。次にこれらの信号
の周波数スペクトラムを考えてみる。
Pw、周波数foの信号は入力スイツチ(1)により遅延合成
ループの遅延時間τのパルス幅に制限され入力結合器
(2)を経て遅延合成ループに入力される。この信号はル
ープ増幅器(3)で増幅され出力結合器(4)、遅延線(5)、
ループ制御スイツチ(6)を経て再びループ増幅器に入力
される。ループスイツチの制御を第6図(d)に示すよう
にし、さらに遅延合成ループのループ利得を数dBにして
おくと、ループ増幅器の飽和出力レベルで決まる動作レ
ベルでループスイツチのONとなつている時間(to)の
間、周波数fo、パルス幅τの信号が連結され第6図(c)
のようになる。ここで所要遅延時間(td)で、パルス幅τ
oだけ出力スイツチ(7)をONとすると第6図(e)に示す
ような出力信号を得ることができる。次にこれらの信号
の周波数スペクトラムを考えてみる。
周波数foパルス幅Pwのパルス列信号のスペクトラムは第
7図(a)に示すようにその中心はfoに、またfo±1/Pwで
ヌル点となる。しかしながら第6図(e)に示すような周
波数記憶装置の出力信号の場合、その信号はパルス幅τ
の信号がnケ継ぎ合わせたもので、その継ぎ目の位相差
により、その周波数スペクトラムの中心値(f1)は入力信
号の周波数foと必ずしも一致しなくなる。
7図(a)に示すようにその中心はfoに、またfo±1/Pwで
ヌル点となる。しかしながら第6図(e)に示すような周
波数記憶装置の出力信号の場合、その信号はパルス幅τ
の信号がnケ継ぎ合わせたもので、その継ぎ目の位相差
により、その周波数スペクトラムの中心値(f1)は入力信
号の周波数foと必ずしも一致しなくなる。
例えば、継ぎ目の位相差をΔφ(rad)とするとfoとf1の
差はΔfは となる。
差はΔfは となる。
第7図(b)にΔφ=0の(c)にΔφ≠0の場合の周波数ス
ペクトラムを示す。また入力信号周波数foと遅延合成ル
ープの遅延時間τとの間に の関係があればパルスの継ぎ目での位相差がなくなり入
力信号周波数foと同一の中心スペクトラムを持つ出力信
号を得ることができるが、その他の周波数の場合にはそ
の中心周波数を忠実に再現することはできない。
ペクトラムを示す。また入力信号周波数foと遅延合成ル
ープの遅延時間τとの間に の関係があればパルスの継ぎ目での位相差がなくなり入
力信号周波数foと同一の中心スペクトラムを持つ出力信
号を得ることができるが、その他の周波数の場合にはそ
の中心周波数を忠実に再現することはできない。
従来の装置は以上のように構成されているので、入力周
波数が1/τの整数倍のとき以外には、入力周波数を忠
実に記憶することができない問題があつた。
波数が1/τの整数倍のとき以外には、入力周波数を忠
実に記憶することができない問題があつた。
この発明は上記のような問題点を解消するためになされ
たもので、入力周波数に影響されずに、その周波数を比
較的忠実に記憶することができる周波数記憶装置を得る
ことを目的とする。
たもので、入力周波数に影響されずに、その周波数を比
較的忠実に記憶することができる周波数記憶装置を得る
ことを目的とする。
この発明に係る周波数記憶装置は、遅延合成ループの入
出力に混合器を設け、その局部発振信号周波数を変調器
により変化させるようにしたものである。
出力に混合器を設け、その局部発振信号周波数を変調器
により変化させるようにしたものである。
この発明における2つの混合器の局部発振信号周波数は
変調器により変調されているため、一定周波数の入力信
号も入力混合器により局部発信周波数の変化分だけ周波
数変化し、従つて遅延合成ループの動作周波数も変化す
る。
変調器により変調されているため、一定周波数の入力信
号も入力混合器により局部発信周波数の変化分だけ周波
数変化し、従つて遅延合成ループの動作周波数も変化す
る。
以下、この発明の一実施例を図について説明する。
第1図において(1)〜(7)は従来装置と同一である。(11)
は入力信号を周波数変換する入力混合器、(12)は入力混
合器(11)からの不要波を除去する入力フイルタ、(13)は
遅延合成ループからの信号を元にもどす出力混合器、(1
4)は出力混合器からの不要波を除去する出力フイルタ、
(15)は局部発振器(16)の周波数を変調する変調器、(16)
は変調器(15)からの信号で周波数が変化する局部発振
器、(17)は局部発振器(16)の出力を入出力混合器(11),
(13)へ分配する分配器である。
は入力信号を周波数変換する入力混合器、(12)は入力混
合器(11)からの不要波を除去する入力フイルタ、(13)は
遅延合成ループからの信号を元にもどす出力混合器、(1
4)は出力混合器からの不要波を除去する出力フイルタ、
(15)は局部発振器(16)の周波数を変調する変調器、(16)
は変調器(15)からの信号で周波数が変化する局部発振
器、(17)は局部発振器(16)の出力を入出力混合器(11),
(13)へ分配する分配器である。
次に動作について説明する。
入力信号周波数をfo、局部発振周波数をflとすると遅延
合成ループへの入力周波数fiは(fo−fl)となる。ここで
flを第2図(b)のように±Δflだけ変化させるとループ
への入力周波数fiは±Δflだけ変化する。一方遅延構成
ループの出力信号スペクトラムの中心値と入力周波数と
の周波数差の最大値Δf′はループ遅延時間(τ)の逆数
1/τとなる。今局部発振器(16)の中心周波数を固定し
た場合について、 とすると入力信号周波数foが (Nは正の整数)という関係が成立しないときでも、遅
延合成ループの入力周波数fiは という関係が成立するときが存在する。従って、遅延合
成ループの入力周波数fiを一定とした場合に の周波数と一致するときには入・出力周波数が一致する
が、 の周波数とずれていたときには入・出力周波数はずれた
ままとなる。ここに、局部発振器(16)の中心周波数が固
定されている場合、遅延合成ループの入力周波数f
iが、 なる関係が成立するかどうかは不規則に生ずる。しか
し、局部発振器の周波数を遅延合成ループに入力するパ
ルス毎に周波数を変化させれば、入・出力周波数は一致
する。また遅延合成ループからの出力信号は、出力混合
器により元の周波数にもどされる。ただし、入力から出
力までの遅延時間(td)での局部発振周波数の変化は無視
できるような周波数変化の速度とする。
合成ループへの入力周波数fiは(fo−fl)となる。ここで
flを第2図(b)のように±Δflだけ変化させるとループ
への入力周波数fiは±Δflだけ変化する。一方遅延構成
ループの出力信号スペクトラムの中心値と入力周波数と
の周波数差の最大値Δf′はループ遅延時間(τ)の逆数
1/τとなる。今局部発振器(16)の中心周波数を固定し
た場合について、 とすると入力信号周波数foが (Nは正の整数)という関係が成立しないときでも、遅
延合成ループの入力周波数fiは という関係が成立するときが存在する。従って、遅延合
成ループの入力周波数fiを一定とした場合に の周波数と一致するときには入・出力周波数が一致する
が、 の周波数とずれていたときには入・出力周波数はずれた
ままとなる。ここに、局部発振器(16)の中心周波数が固
定されている場合、遅延合成ループの入力周波数f
iが、 なる関係が成立するかどうかは不規則に生ずる。しか
し、局部発振器の周波数を遅延合成ループに入力するパ
ルス毎に周波数を変化させれば、入・出力周波数は一致
する。また遅延合成ループからの出力信号は、出力混合
器により元の周波数にもどされる。ただし、入力から出
力までの遅延時間(td)での局部発振周波数の変化は無視
できるような周波数変化の速度とする。
そこで、第3図に示すように中心周波数可変形について
説明する。
説明する。
第3図において使用する局部発振器は広帯域用のものを
用い、その周波数制御信号は変調器(15)からの変調信号
とバッファ回路(20)からの中心周波数制御信号を加算器
(19)で合成して得る。中心周波数制御信号は、第3図に
示すバッファ回路(20)の出力で、広帯域局部発振器(18)
の中心周波数を決定させるもので、第1図の入力端への
信号周波の大きな変化に対して概略の同期を行うもので
ある。この様子を第4図に示す。このときは、装置の動
作周波数帯域を広くとることが可能となる。
用い、その周波数制御信号は変調器(15)からの変調信号
とバッファ回路(20)からの中心周波数制御信号を加算器
(19)で合成して得る。中心周波数制御信号は、第3図に
示すバッファ回路(20)の出力で、広帯域局部発振器(18)
の中心周波数を決定させるもので、第1図の入力端への
信号周波の大きな変化に対して概略の同期を行うもので
ある。この様子を第4図に示す。このときは、装置の動
作周波数帯域を広くとることが可能となる。
また、第2図に示したような正弦波的周波数変化の場合
には、入力信号の変化と同期する可能性が高くなるが、
ノイズ的変化をさせれば同期する可能性はほとんどなく
なる。
には、入力信号の変化と同期する可能性が高くなるが、
ノイズ的変化をさせれば同期する可能性はほとんどなく
なる。
[発明の効果] 以上のように、この発明によれば遅延合成ループの入
力、出力に混合器を持ち、その局部発振周波数を変化さ
せることにより、遅延合成ループの動作周波数を変化さ
せ、ループ内信号の位相不連続となるのを防止し、入力
信号周波数をより忠実に記憶できる効果がある。
力、出力に混合器を持ち、その局部発振周波数を変化さ
せることにより、遅延合成ループの動作周波数を変化さ
せ、ループ内信号の位相不連続となるのを防止し、入力
信号周波数をより忠実に記憶できる効果がある。
第1図は本発明の一実施例による周波数記憶装置を示す
回路図、第2図は第1図における信号入力タイミングと
局部発振周波数の変化を示す波形図、第3図は広帯域局
部発振器を用いた場合の実施例を示すブロツク図、第4
図はその周波数変化を示す波形図、第5図は従来の周波
数記憶回路を示す回路図、第6図はその動作タイミング
波形図、第7図はその周波数スペクトラム図である。 図において、(1)は入力制御スイツチ、(2)は入力結合
器、(3)はループ増幅器、(4)は出力結合器、(5)は遅延
線、(6)はループ制御スイツチ、(7)は出力制御スイツ
チ、(11)は入力混合器、(12)は入力フイルタ、(13)は出
力混合器、(14)は出力フイルタ、(15)は変調器、(16)は
局部発振器、(17)は分配器、(18)は広帯域局部発振器、
(19)は加算器、(20)はバツフア回路。 なお図中同一符号は同一部分を示す。
回路図、第2図は第1図における信号入力タイミングと
局部発振周波数の変化を示す波形図、第3図は広帯域局
部発振器を用いた場合の実施例を示すブロツク図、第4
図はその周波数変化を示す波形図、第5図は従来の周波
数記憶回路を示す回路図、第6図はその動作タイミング
波形図、第7図はその周波数スペクトラム図である。 図において、(1)は入力制御スイツチ、(2)は入力結合
器、(3)はループ増幅器、(4)は出力結合器、(5)は遅延
線、(6)はループ制御スイツチ、(7)は出力制御スイツ
チ、(11)は入力混合器、(12)は入力フイルタ、(13)は出
力混合器、(14)は出力フイルタ、(15)は変調器、(16)は
局部発振器、(17)は分配器、(18)は広帯域局部発振器、
(19)は加算器、(20)はバツフア回路。 なお図中同一符号は同一部分を示す。
Claims (1)
- 【請求項1】ループ増幅器、遅延線、ループ制御スイッ
チ、入力制御スイッチ、及び出力制御スイッチからなる
遅延合成ループの入力側と出力側とに周波数を変換する
混合器を設け、これら混合器に信号を分配する分配器
と、この分配器に局部発振信号を入力する局部発振器
と、この局部発振器の上記局部発振信号の周波数を変化
させる周波数変調回路とを備え、この周波数変調回路に
よって、上記遅延合成ループに入力される信号のパルス
毎の周波数を変化させることを特徴とする周波数記憶回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62069481A JPH0638104B2 (ja) | 1987-03-24 | 1987-03-24 | 周波数記憶回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62069481A JPH0638104B2 (ja) | 1987-03-24 | 1987-03-24 | 周波数記憶回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63237297A JPS63237297A (ja) | 1988-10-03 |
| JPH0638104B2 true JPH0638104B2 (ja) | 1994-05-18 |
Family
ID=13403932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62069481A Expired - Lifetime JPH0638104B2 (ja) | 1987-03-24 | 1987-03-24 | 周波数記憶回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638104B2 (ja) |
-
1987
- 1987-03-24 JP JP62069481A patent/JPH0638104B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63237297A (ja) | 1988-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06120735A (ja) | 発振回路 | |
| JPH0638104B2 (ja) | 周波数記憶回路 | |
| JP2815879B2 (ja) | ディジタル位相変調装置 | |
| JP2697650B2 (ja) | フィードフォワード増幅器 | |
| JPH0496428A (ja) | 無線装置 | |
| JPS6266793A (ja) | 自動位相制御回路 | |
| JP3063095B2 (ja) | 位相同期装置 | |
| JPS6349844U (ja) | ||
| JP2925583B2 (ja) | ディジタル位相変調装置 | |
| JP2785993B2 (ja) | 送受信クロック発生回路 | |
| JPH06224753A (ja) | 送信装置 | |
| JP2516972Y2 (ja) | 位相同期型発振器 | |
| JPH01202031A (ja) | 周波数ホッピング変調波受信回路 | |
| JPH0136337Y2 (ja) | ||
| JPH0546356Y2 (ja) | ||
| JPS5855511B2 (ja) | 電子楽器のアンサンブル効果装置 | |
| JPH0724371B2 (ja) | 位相同期復調器 | |
| JPH05160726A (ja) | 送信装置 | |
| JPS6213850B2 (ja) | ||
| JPS613520A (ja) | 発振回路 | |
| JPH0797745B2 (ja) | 位相同期回路 | |
| JPH07273674A (ja) | If信号再生回路 | |
| JPS585007A (ja) | 周波数変調器 | |
| JPH0644720B2 (ja) | 干渉波抽出回路 | |
| JPS63179616A (ja) | ジツタ付加装置 |