JPH063812B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH063812B2
JPH063812B2 JP62174119A JP17411987A JPH063812B2 JP H063812 B2 JPH063812 B2 JP H063812B2 JP 62174119 A JP62174119 A JP 62174119A JP 17411987 A JP17411987 A JP 17411987A JP H063812 B2 JPH063812 B2 JP H063812B2
Authority
JP
Japan
Prior art keywords
refractory metal
forming
metal layer
layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62174119A
Other languages
English (en)
Other versions
JPS6417473A (en
Inventor
英毅 柴田
光親 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP62174119A priority Critical patent/JPH063812B2/ja
Priority to US07/217,787 priority patent/US4916084A/en
Priority to KR1019880008689A priority patent/KR910006700B1/ko
Publication of JPS6417473A publication Critical patent/JPS6417473A/ja
Publication of JPH063812B2 publication Critical patent/JPH063812B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0275—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline semiconductor source or drain regions resulting in recessed gates, e.g. forming raised source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/61—Formation of materials, e.g. in the shape of layers or pillars of insulating materials using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6349—Deposition of epitaxial materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は半導体装置の製造方法に関し、特にコンタク
ト電極を自己整合的に形成するセルフアライメントコン
タクト技術に関する。
（従来の技術） 近年、素子の微細化が進む一方で、電極取出し口すなわ
ちコンタクト部の拡散層及びゲート配線材に対するアラ
イメント余裕が微細化の妨げになってきている。これ
は、露光装置のマスク合せ精度や加工精度を考慮しなけ
ればならないために生じるものである。
第２図はこのようなアライメント余裕を説明するための
ＭＯＳトランジスタの断面構造を示すもので、ＭＯＳト
ランジスタのソースまたはドレイン領域２，３にそれぞ
れ開孔されるコンタクトホール４，５とゲート電極１と
の間には距離Ｌ１が、またコンタクトホール４，５と素
子分離領域６との間には距離Ｌ２がそれぞれアライメン
ト余裕として必要となる。
このようなアライメント余裕を予め設定せずにコンタク
トホール４，５を形成すると、マスクずれによって、コ
ンタクトホール４，５に形成するコンタクト電極７，８
とゲート電極１との短絡が生じたり、コンタクトホール
４，５が素子分離領域６上に開孔されて基板との電気的
短絡が引起こされることがある。
（発明が解決しようとする問題点） この発明は前述の事情に鑑みなされたもので、従来では
アライメント余裕が必要なため素子の微細化が困難であ
った点を改善し、ゲート電極とコンタクトホール間、及
びコンタクトホールと素子分離領域間に合せ余裕を設け
なくとも歩留り良くコンタクト電極を形成できるように
して、微細化に適した半導体装置が得られる半導体装置
の製造方法を提供することを目的とする。
［発明の構成］ （問題点を解決するための手段） この発明による半導体装置の製造方法にあっては、半導
体基板上に酸化膜を介して形成されその上面及び側面が
酸化膜で絶縁被覆されているゲート電極の側面にのみ耐
酸化性膜を形成する工程と、前記耐酸化性膜をマスクと
して熱酸化を行なう工程と、前記耐酸化性膜及びその直
下の酸化膜を除去して前記半導体基板の表面を露出させ
る工程と、前記半導体基板の露出表面に不純物を導入
し、ソースまたはドレインとなる半導体領域を形成する
工程と、前記半導体基板の露出表面上に半導体層を成長
形成する工程と、全面に第１の高融点金属層を形成する
工程と、この第１の高融点金属層上に絶縁膜を形成する
工程と、この絶縁膜を選択的に除去してコンタクトホー
ルを形成する工程と、このコンタクトホール内に第２の
高融点金属層を堆積形成する工程と、前記絶縁膜と前記
第２の高融点金属層直下以外の前記第１の高融点金属層
とを除去する工程と、全面に層間絶縁膜を堆積形成した
後、この層間絶縁膜表面の平坦化処理を行ない前記第２
の高融点金属層の表面を露出させる工程とを具備するも
のである。
（作用） このような半導体装置の製造方法にあっては、第１の高
融点金属層がコンタクトホールを開孔する際のストッパ
ー材となるため、ゲート電極とコンタクトとの短絡を防
止することができる。したがって、コンタクトホール形
成の際にアライメント余裕を設ける必要がなくなり、素
子の微細化が可能となる。
（実施例） 以下、第１図を参照してこの発明の一実施例を説明す
る。
まず、第１図（Ａ）に示すように、シリコン基板１１に
素子分離領域としてのフィールド酸化膜12を形成した
後、熱酸化により膜厚が１００〜１６０Å程度のゲート
酸化膜13を形成する。次に、リンがドープされた多結晶
シリコン層14（あるいは金属シリサイド層）を３５００
Å程度堆積形成し、さらにその上層にＣＶＤ酸化膜15，
耐酸化性膜例えばシリコン窒化膜（Ｓｉ３Ｎ４）16をそ
れぞれ堆積形成した後、パターニングして図示のような
ゲート電極部17を形成する。
次に第１図（Ｂ）に示すように、熱酸化により多結晶シ
リコン層14の側面に３００Å程度の酸化膜を形成して、
ゲート電極となる多結晶シリコン層14の周囲を絶縁被覆
する。そして、３５００Å程度のシリコン窒化膜を全面
に堆積形成した後にＲＩＥ等の異方性エッチングを行な
って第１図（Ｃ）に示すようにゲート電極部の側面にの
みシリコン窒化膜18を残存させる。次に９００〜９５０
℃，Ｈ２＋Ｏ２の条件でシリコン窒化膜18をマスクとし
て再び熱酸化を行なって、シリコン窒化膜18直下の酸化
膜よりも他の酸化膜12，16を厚く形成した後、シリコン
窒化膜18及びその直下の酸化膜をエッチング除去して、
第１図（Ｄ）に示すようにシリコン窒化膜18直下の部分
のシリコン基板11表面を露出させる。この場合、前述の
ようにシリコン窒化膜18直下の酸化膜よりも他の酸化膜
12，16の膜厚の方が厚いため、多結晶シリコン層14表面
が露出したり、シリコン窒化膜18直下以外の部分でシリ
コン基板11が露出することはない。そして、酸化膜12及
び16をマスクとしてシリコン基板11表面が露出された領
域に不純物をイオン注入し、ソースまたはドレインとな
る不純物領域19，20を形成する。
次に第１図（Ｅ）に示すように、減圧選択シリコン成長
技術を用いてシリコン基板11の露出表面にシリコン層2
1，22を２０００Å程度成長形成する。そして、チタン
（Ｔｉ）および窒化チタン（ＴｉＮ）をスパッタリング
法によりそれぞれ２００Å，１０００Å程度堆積形成し
て第１の高融点金属層23を形成する。
次に第１図（Ｆ）に示すように、ＣＶＤ酸化膜24および
ＢＰＳＧ膜25をそれぞれ２０００Å，８０００Å程度堆
積し６００〜８００℃程度の低温リフロー工程により表
面を平坦化した後に、ＣＶＤ酸化膜24およびＢＰＳＧ膜
25を選択的にエッチング除去してコンタクトホール26，
27を開孔する。この場合、高融点金属層23がエッチング
ストッパー材として作用するため、ゲート電極となる多
結晶シリコン層14やフィールド酸化膜12にまでコンタク
トホールが開孔されることはない。
そして、第１図（Ｇ）に示すように、ＣＶＤ法によりタ
ングステン（Ｗ）をコンタクトホール26，27内にのみ選
択的に成長形成して第２の高融点金属層28，29を形成し
た後、ＢＰＳＧ膜25、ＣＶＤ酸化膜24、および第１の高
融点金属層23をＲＩＥにより除去して、第２の高融点金
属層28，29直下にのみ第１の高融点金属層を残存させ
る。
次に、第１図（Ｈ）に示すように、ＣＶＤ酸化膜30、Ｂ
ＰＳＧ膜31をそれぞれ２０００Å，８０００Å堆積し、
６００〜８００℃の低温リフロー工程により表面を平坦
化して前記第２の高融点金属層28，29の表面を露出させ
た後、この第２の高融点金属層28，29上にアルミニウム
配線32，33を形成する。
尚、この実施例では不純物領域19，20の形成のためのイ
オン注入をシリコン層21，22の形成前に行なったが、シ
リコン層21，22の形成後に行なうことも可能である。ま
た、ＬＤＤ構造にするために、シリコン層21，22の形成
前に低濃度の不純物を導入しておき、シリコン層21，22
の形成後にさらに高濃度の不純物を導入してもよい。
また、基板11上に形成された薄い酸化膜13が後の熱酸化
工程により第１図（Ｄ）のように厚く形成されるので、
膜厚の厚いフィールド酸化膜12を予め形成しておかなく
ても素子分離を行なうことが可能となる。
［発明の効果］ 以上のようにこの発明によれば、ゲート電極上及び素子
分離領域上にコンタクト開孔時のストッパー材を設ける
ことにより、コンタクトがアライメントエラーをもって
開孔されてもゲート電極とコンタクト電極の短絡を招く
ことはない。従って、ゲート電極とコンタクトホール
間、およびコンタクトホールと素子分離領域間にそれぞ
れ合せ余裕を設けずにコンタクト電極を歩留り良く形成
できるようになり、微細化に適した半導体装置を提供す
ることができる。また、ソース，ドレイン部の拡散層面
積が小さくできるために、接合容量を小さくでき、高速
動作が可能となる。
【図面の簡単な説明】
第１図はこの発明の一実施例に係る半導体装置の製造方
法を説明する断面図。第２図は従来の製造方法によって
製造した半導体装置を説明する断面図である。 11…シリコン基板、12…フィールド酸化膜、14…多結晶
シリコン層、19，20…不純物領域、21，22…シリコン
層、23…第１の高融点金属層、28，29…第２の高融点金
属層。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上に酸化膜を介して形成されそ
    の上面及び側面が酸化膜で絶縁被覆されているゲート電
    極の側面にのみ耐酸化性膜を形成する工程と、 前記耐酸化性膜をマスクとして熱酸化を行なう工程と、 前記耐酸化性膜及びその直下の酸化膜を除去して前記半
    導体基板の表面を露出させる工程と、 前記半導体基板の露出表面に不純物を導入し、ソースま
    たはドレインとなる半導体領域を形成する工程と、 前記半導体基板の露出表面上に半導体層を成長形成する
    工程と、 全面に第１の高融点金属層を形成する工程と、 この第１の高融点金属層上に絶縁膜を形成する工程と、 この絶縁膜を選択的に除去してコンタクトホールを形成
    する工程と、 このコンタクトホール内に第２の高融点金属層を堆積形
    成する工程と、 前記絶縁膜と前記第２の高融点金属層直下以外の前記第
    １の高融点金属層とを除去する工程と、 全面に層間絶縁膜を堆積形成した後、この層間絶縁膜表
    面の平坦化処理を行ない前記第２の高融点金属層の表面
    を露出させる工程とを具備することを特徴とする半導体
    装置の製造方法。
  2. 【請求項２】前記半導体領域の形成工程は前記半導体層
    の形成工程の前または後に行われることを特徴とする特
    許請求の範囲第１項記載の半導体装置の製造方法。
  3. 【請求項３】前記第１の高融点金属層はチタン層と窒化
    チタン層との２層より成り、前記第２の高融点金属層は
    タングステン層より成ることを特徴とする特許請求の範
    囲第１項記載の半導体装置の製造方法。
JP62174119A 1987-07-13 1987-07-13 半導体装置の製造方法 Expired - Lifetime JPH063812B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62174119A JPH063812B2 (ja) 1987-07-13 1987-07-13 半導体装置の製造方法
US07/217,787 US4916084A (en) 1987-07-13 1988-07-12 Method for manufacturing MOS semiconductor devices
KR1019880008689A KR910006700B1 (ko) 1987-07-13 1988-07-13 Mos형 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62174119A JPH063812B2 (ja) 1987-07-13 1987-07-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6417473A JPS6417473A (en) 1989-01-20
JPH063812B2 true JPH063812B2 (ja) 1994-01-12

Family

ID=15972972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62174119A Expired - Lifetime JPH063812B2 (ja) 1987-07-13 1987-07-13 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US4916084A (ja)
JP (1) JPH063812B2 (ja)
KR (1) KR910006700B1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240851A (en) * 1988-02-22 1993-08-31 Fina Research, S.A. Lipase-producing Pseudomonas aeruginosa strain
US5358902A (en) * 1989-06-26 1994-10-25 U.S. Philips Corporation Method of producing conductive pillars in semiconductor device
JP2598328B2 (ja) * 1989-10-17 1997-04-09 三菱電機株式会社 半導体装置およびその製造方法
JP2752222B2 (ja) * 1990-03-19 1998-05-18 株式会社東芝 Ｍｏｓ型半導体装置及びその製造方法
US5316976A (en) * 1992-07-08 1994-05-31 National Semiconductor Corporation Crater prevention technique for semiconductor processing
JP2526476B2 (ja) * 1993-02-22 1996-08-21 日本電気株式会社 半導体装置の製造方法
US5830798A (en) * 1996-01-05 1998-11-03 Micron Technology, Inc. Method for forming a field effect transistor
FR2771854B1 (fr) * 1997-11-28 2001-06-15 Sgs Thomson Microelectronics Procede de realisation d'interconnexions metalliques dans des circuits integres
TW441128B (en) * 1998-06-30 2001-06-16 Sharp Kk Semiconductor device and method for producing the same
DE69940737D1 (de) * 1998-06-30 2009-05-28 Sharp Kk Verfahren zur herstellung einer halbleiteranordnung
US6541327B1 (en) * 2001-01-16 2003-04-01 Chartered Semiconductor Manufacturing Ltd. Method to form self-aligned source/drain CMOS device on insulated staircase oxide
KR101763916B1 (ko) * 2016-01-27 2017-08-01 주식회사 에이런 막힘이 없는 금속필터 및 이 금속필터를 내장한 영구필터조립체
US11121025B2 (en) * 2018-09-27 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Layer for side wall passivation

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5688339A (en) * 1979-12-21 1981-07-17 Hitachi Ltd Dhd-sealed semiconductor device
US4378628A (en) * 1981-08-27 1983-04-05 Bell Telephone Laboratories, Incorporated Cobalt silicide metallization for semiconductor integrated circuits
US4488348A (en) * 1983-06-15 1984-12-18 Hewlett-Packard Company Method for making a self-aligned vertically stacked gate MOS device
IT1213192B (it) * 1984-07-19 1989-12-14 Ates Componenti Elettron Processo per la fabbricazione di transistori ad effetto di campo agate isolato (igfet) ad elevata velocita' di risposta in circuiti integrati ad alta densita'.
JPS61183942A (ja) * 1985-02-08 1986-08-16 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR890003048A (ko) 1989-04-12
US4916084A (en) 1990-04-10
KR910006700B1 (ko) 1991-08-31
JPS6417473A (en) 1989-01-20

Similar Documents

Publication Publication Date Title
KR930001559B1 (ko) 전계효과 트랜지스터 제조방법
US5753546A (en) Method for fabricating metal oxide field effect transistors
US4425700A (en) Semiconductor device and method for manufacturing the same
US7279374B2 (en) Thin film transistor and method of manufacturing the same
KR910006700B1 (ko) Mos형 반도체장치의 제조방법
US5663103A (en) Method of manufacturing an insulated-gate field-effect transistor in a semiconductor device in which source/drain electrodes are defined by formation of silicide on a gate electrode and a field-effect transistor
US7427539B2 (en) Thin film transistor and method of manufacturing the same
JPH0581051B2 (ja)
JPH05110005A (ja) Ｍｏｓ型トランジスタ半導体装置およびその製造方法
JP2971085B2 (ja) 半導体装置の製造方法
JP3471884B2 (ja) 半導体装置の製造方法
JP2641856B2 (ja) 半導体装置の製造方法
JP2562609B2 (ja) 半導体装置の製造方法
JPH1116909A (ja) 半導体装置及びその製造方法
JPH0529346A (ja) 半導体装置の製造方法
JPH05343669A (ja) 半導体装置およびその製造方法
JP2556155B2 (ja) 半導体装置の製造方法
JPS616867A (ja) 半導体装置の製造方法
JP2600972B2 (ja) 半導体装置の製造方法
JP3037100B2 (ja) 半導体装置の製造方法
JPH07249684A (ja) 半導体装置及びその製造方法
JPS613455A (ja) 電界効果トランジスタ製造法
JPH08340106A (ja) 半導体装置の製造方法
JPH0212029B2 (ja)
JPS63193566A (ja) 半導体装置の製造方法