JPS613455A - 電界効果トランジスタ製造法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発」Ｌり］Ｌ景 本発明は電界効果トランジスタの製造法の改良に関する
。

一般に知られているように多くの回路応用において、電
界効果トランジスタのソースドレイン接合キャパシタン
ス及びチャネルとソースとドレイン接点との間の直列抵
抗は可能なかぎり小さいことが望ましい。接合キャパシ
タンスはソースとドレイン領域の面積を小さくさせるこ
とにより減少させることができる。しかし、このことは
これらの領域と接点を整列させることに問題を生じさせ
る。ソースとドレイン接合の深さを浅くさせることはソ
ースとドレイン接点とチャネルとの間の直列抵抗を増加
させてしまう。この抵抗はチャネル領域に接近した接点
を配置することにより減少され得る。この場合もやはり
チャネル゛に対する接点の正しい整列について問題を生
じさせる。

従って、実用的及び再現性のある方法で電界効果トラン
ジスタの種々の領域との装Ｗ接点の配列を改良する電界
効果トランジスタの製造法を提供することが必要である
。

ｉ１豊ＩＪ 本発明の方法は、装置のチャネル領域にわたってゲート
電極金属と第１の絶縁体とシリナイド（珪化物）形成金
属との連続層を含むパターン化されたマルチレベル構成
をつくることからなる。第２の絶縁体がマルチレベル構
造のふちに沿って形成される。多結晶シリコンの層が凡
そ全トランジスタ領域にわたって配置されそしてシリサ
イド形成金属が金属シリサイドを形成するために多結晶
シリコンと反応させられる。それから金属シリサイドは
第１若しくは第２の絶縁体又は残りの多結晶シリコン層
に影響することなく選択的にエツチングされる。

支ｉ五ユ１１ 第１図に示すように、処理法はシリコン基板ｌＯから始
まるが、この例ではシリコン基板ｌＯはＰ型伝導タイプ
であり、その上にＳ　ｉ　Ｏ２の絶縁層１１が標準“的
技法で形成される。層はトランジスタになるところの半
導体面積にわたって形成された薄い部分１３（典型的に
はゲート酸化物として参照される）及びトランジスタの
外側の面積をマスクするためそして電気的絶縁を与える
役目をする厚い部分１２（フィールド酸化物）とからな
−る。

第２図と第３図に例示されているように、マルチレベル
ストリップ状（第３図）構造がトランジスタのチャネル
望城になるところの半導体の面積上そして隣接するフィ
ールド酸化物層１２の部分上に標準的な蒸着とフォトリ
ングラフィにより形成される。その構造は例えば多結晶
シリコンのゲート電極金属１４例えば５１０２の絶縁層
１５及びこの例ではパラジウム（Ｐｄ）であるシリサイ
ド形成金属層１６の連続した層からなる０層１４は代わ
りに多結晶シリコン上の例えばＴａ５ｉｚのシリサイド
の複合層からなり得る。金属層１６上に形成されるもの
は例えばＳｉＯ□又は５１３Ｎ４の別な絶縁層１７であ
り、それはその後の処理から金属１６を保護するために
望ましい、典型的な厚さは層１４に関し４０００Ｋ、層
１５に関し２０００Ｘ、層１６に関し２０００又そして
層１７に関し２０００スである。この例における層をな
す構造１４−１７は第２図において横方向に約１ｇｍで
高さで約１μｍである。

次の処理工程は、後に形成される接点から最終のゲート
構造をオフセットするために層にされた構造のふち上に
絶縁層１８（第４図）を提供するべく選ばれる。幾つか
の方法がこのオフセット絶縁体を形成するために利用で
きる。この例において、５ｉ０２の層（第２図と第３図
）は全構造体の上に約１０００スの厚さに付着される。

それから工作物は既知の反応イオンエツチング法で処理
され、イオンビームに露らされたＳｉＯ□材質の全てを
異方的にエツチングする。知られているようにその方法
は異方的でありイオンビームに対し直角な面のみをエツ
チングするが平行な面についてはエツチングしない、即
ち、層１１．１７そして１８の水平方向に延在する部分
はエツチングされるが層１７と１８の垂直方向に延在す
る部分はエツチングされない。エツチングは層１６が露
出される迄続けられる。

その結果は第４図と第５図に示すところのものになる。

層１７と１８の水平方向に延在する部分は除去されてい
る。薄い酸化物層１３は除去され基板ｌＯの表面が露出
されている。暦１２のもとの大きな厚さのためにその層
は残る。同様に暦１７と１８の垂直方向に延在する部分
は暦にされている構造１４−１６の側壁に沿って残る。

酸化物層】８の部分はスミ１２の側壁上に残るので、開
口幅丈（第１図）はわずかに減少する０層１２と１８の
両方は例えば５ｉ０２の同じ材質からなる場合が−・般
的であるので、層１２の側壁上の　　才別の層１８は第
４図に示されていない。　　　　　１層１７は反応イオ
ンエツチング処理の一部として除去される。もし層１７
が５ｉ０２以外の例えばＳ＋３Ｎ牛の材質からなるなら
ば、別な湿式エツチング処理でそれは除去される。

第６図に示されているように、ドープされた多結晶シリ
コン層重９がその後略全構造上にわたって形成される。

層は化学的蒸着の際にその場所で若しくはドーパントの
後の注入でドープされ得る。この例では、層はヒ素（Ａ
ｓ）でドープされそして約６００　’Ｃの温度で標準的
化学蒸着により約２０００λの厚さに付着される。処理
において、構造１４−１６の露出されたＰｄ層１６は多
結晶シリコンと反応しＰｄＳｉ層、２０を形成する。

それからこのシリサイド層は第７図に例示されているよ
うに多結晶シリコン層１９の残＄若しくはＳｉＯえ層１
５と１８のエツチングをしることなく選択的にエツチン
グされる。こｔ　ハ例エバ１２ｇＩＩＩｉ、５０　ｍ１
Ｈ２０，８ｇｍＫｒソ、７２５＋ｗｌ　ＫＯＨ（１／−
マル）　（７）混合物カラなるエツチング液をもって達
成され得る。処理後の装置において、層１９の分離した
個々の部分はトランジスタのソースとドレイン領域に対
する接点の役目をする。上述の利点は、接点がその装置
の種々の領域に関し自動的に正しく位置決めされること
である（自己配列）。又、ソース−ゲート−ドレインの
短絡の可能性は著しく減少される。

次に第８図に示されるように、多結晶シリコン１９から
のＡｓは下層の露出された半導体域に拡散されソースと
ドレイン領域２１と２２を夫々形成する。典型的な加熱
工程が約３０分の間９５０℃で行なわれる。フィールド
酸化物はトランジスタ域の外側の半導体基板１０を拡散
からシールドする。ソースとドレイン領域の最終的接合
深さは全てのその後の加熱処理後に設定される。

それから多結晶シリコン層１９は第９図の」二面図に例
示されているように標準的フォトリングラフィによりパ
ターン化される。多結晶シリコン層の最終パターンはソ
ースとドレイン領域に隣接したフィールド酸化物部分上
にわたって延在し、モして又汚れからソースとドレイン
領域をシールしている。多結晶シリコン層１９はその後
コバルトのような金属を付着し加熱することによりシリ
サイド層（第１Ｏ図の２６）に変換される。典型的な加
熱工程はＨ中での３０分の間４５０°Ｃそして２パーセ
ント０中での３０分の間９００℃の処理である。ンリサ
イド層は多結晶層と同じ形状を有している。もし望むな
ら、シリサイド層は金属をパターン化する前に形成され
得る。

シリサイド層２６の使用はソースとドレイン領域への接
点とチャネル間の直列抵抗を低下させる。それは層２６
がゲート酸化物１３に対し直立して且つ可能な限りチャ
ネルのふちに接近して形成されるからである。この例に
おいては全ポリシリコン層はシリサイドに変えられてい
るが、層の厚い部分のみを変えポリシリコン−シリサイ
ドの多重層を残すことも可能である。いずれの場合も、
ソースとドレイン領域の垂直寸法は、シリコン基板１０
の表面部のシリサイドへの変換によって収縮を受けるこ
とはない。そのような収縮はもし生ずると装置の直列抵
抗を増加させる。

更に、ソースとドレイン間の直列抵抗及びチャネルはソ
ースとドレイン接合深さを増加させる必要なくポリシリ
コンとシリサイド層の相対的厚さを制御することにより
最適化される。

第１０図に示されているように工程の最終で、装置は燐
ドープガラスのような層２３によりカバーされそしてウ
ィンド３２と３３が標準的フォトリングラフィによりそ
こに開けられて層２６を部分的に露出させる。接点はウ
ィンドにおいてアルミニウムのような接点金属２４と２
５を付着させることによりシリサイド層２６を通してソ
ースとドレインに対してつくられる。オーミック接点が
直接ソースとドレイン領域上でなくフィールド酸化物部
上につくられる。これは幾つかの利点を与える。第１に
、それはアルミニウム接点ウィンド３２と３３はそれと
整列される必要がないから、ソースとドレインシリサイ
ド接点域３０と３１が小さくつくられ得る（望ましくは
０．５ｐＬｍ以下）。第２に、それはアルミニウムとシ
リコン基板との間のスパイクの問題をなくす。更に、ソ
ースとドレインに対する接点２４と２５は近似的にゲー
ト電極（不図示）に対する接点と同じ高さであるから、
エツチングを簡単にする。これはウィンド成長（若しく
はブルーミング）問題をなくす。

この問題があると、ソースとドレインに対するウィンド
がエツチングされ続けている間にオーバエツチングに露
らされる電極をウィンドがゲートする。ウィンドのまわ
りの要求される層２６のオーバラップは不必要である。

それは、例え誤った整列をしても全てのウィンド深さが
同じ時はとんどオーバエッチングの要求はないからであ
る。金属接点２４と２５は接点ウィンド３２と３３をオ
ーバラップしているよう示されているが、このオーバラ
ップは必ずしも必要ではない。それによりレイアウト面
積は減少される。最終的に、フィールド酸化物上の接点
の形成はウィンド３２と３３の深さを減少させそしてそ
れ故にアルミニウム金属の工程の適用範囲を改良させる
。

本発明の幾つかの変形が可能である。例えばエンハンス
モード装置が例示されているが、本発明は電界効果トラ
ンジスタの全てのタイプに適用可能である。ゲート上の
ポリシリコンの自己整列除去はマルチレベル構造を初期
的にパターン化することにより上述の例で達成されるが
他の方法も採用され得る。例えば、ポリシリコンゲート
は標準的方法で画成され、そして側壁酸化物形成に続い
てシリサイド形成金属が選択的にゲート電極上に化学的
蒸着によりメッキ又は付着される。ポリシリコン層１９
はそれから付着されシリサイドが前述のようにつくられ
る。従って、シリサイド形成金属を含むマルチレベル構
造の形成は工程前に要求されない。パラジウムに加えて
使用され得るシリサイド形成金属はニッケル、タングス
テンそしてタンタルを含む。

【図面の簡単な説明】

第１図〜第１０図は本発明の実施例に従う製造法の各工
程での電界効果トランジスタを示す図である。 ＄１図、第２図、第４図、第６図、第７図第８図及び第
１０図は方法の連続工程を示し、第３図と第５図は第３
図と第４図のものに対し直角に見た図であり、第９図は
第８図の上面図である。 く主要部分の符号の説明〉 ゲート電極金属　　　・・・・・・・・・　　１４第１
の絶縁体　　　　・・・・・・・・・　　１５シリサイ
ド形成金属　・・・・・・・・・　　１６第２の絶縁体
　　　　・・・・・・・・・　　１８金属シリサイド　
　　・・・・・・・・・　　２０多結晶シリコン層　　
・・・・・・用１８出願人　　アメリカン　テレフォン
　アンドテレグラフ　カムバニー 手続補正書 １右利５９年　７月１１日

Claims (1)

1. 【特許請求の範囲】 １、半導体基板表面に形成されたソースとドレイン領域
   そしてそれらの間のチャネル領域を含む電界効果トラン
   ジスタの製造法において；該チャネル領域上にゲート電
   極金属 （１４）第１の絶縁体（１５）そしてシリサイド形成金
   属（１６）の連続層からなるマルチレベル構造を形成し
   、該層にされた構造のふちに沿って第２の絶縁体（１８
   ）を形成し、略全トランジスタ域上に多結晶シリコンの
   層（１９）を付着させ、該シリサイド形成金属（１６）
   を多結晶シリコンと反応させて該層にされた構造上に金
   属シリサイド（２０）を形成し、そして該第１若しくは
   第２の絶縁体又は残りの多結晶シリコン層に影響するこ
   となく金属シリサイドを選択的にエッチングすることを
   特徴とする電界効果トランジスタの製造法。 ２、特許請求の範囲第１項に記載の方法において；該残
   りの多結晶シリコン層（１９）の厚さの少なくとも一部
   を第２のシリサイド層（２６）に変えそして該層の一部
   上に接点金属（２４、２５）を形成することによりそこ
   にオーミック接点をつくることを特徴とする電界効果ト
   ランジスタの製造法。 ３、特許請求の範囲第２項に記載の方法において、該多
   結晶シリコン層（１９）は厚い部分と薄い部分とを含む
   第３の絶縁層（１１）上に形成されそしてオーミック接
   点がソース（２１）とドレイン（２２）領域から除去さ
   れた域で絶縁体の厚い部分上のシリサイド層に対してつ
   くられることを特徴とする電界効果トランジスタの製造
   法。 ４、特許請求の範囲第３項に記載の方法において、多結
   晶シリコン層は部分的にのみシリサイドに変えられるこ
   とを特徴とする電界効果トランジスタの製造法。 ５、特許請求の範囲第１項に記載の方法において、該ゲ
   ート電極金属（１４）は多結晶シリコンからなり、該第
   １の絶縁体（１５）はシリコンダイオキサイドからなり
   そしてシリサイド形成金属（１６）はパラジウムからな
   ることを特徴とする電界効果トランジスタの製造法。 ６、特許請求の範囲第３項に記載の方法において、オー
   ミック接点はアルミニウムからなる金属によりシリサイ
   ド層（２６）に対してつくられることを特徴とする電界
   効果トランジスタの製造法。 ７、特許請求の範囲第３項に記載の方法において、該第
   ２のシリサイド層が、電流導通方向に０．５μｍ以下の
   厚さの第３の絶縁体の薄い部分（１３）において開口（
   ３０、３１）を通してソースとドレインに対して接点を
   つくることを特徴とする電界効果トランジスタの製造法
   。 ８、特許請求の範囲第１項に記載の方法において、該第
   ２の絶縁体（１８）はトランジスタ上にシリコンダイオ
   キサイド層を付着し該層を異方的にエッチングすること
   により層にされた構造の側ふちに沿って形成されること
   を特徴とする電界効果トランジスタの製造法。 ９、特許請求の範囲第１項に記載の方法において、該多
   結晶シリコン層（１９）はソースとドレイン領域を形成
   するために半導体に拡散される不純物を含むことを特徴
   とする電界効果トランジスタの製造法。