JPS60135985A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPS60135985A JPS60135985A JP58243802A JP24380283A JPS60135985A JP S60135985 A JPS60135985 A JP S60135985A JP 58243802 A JP58243802 A JP 58243802A JP 24380283 A JP24380283 A JP 24380283A JP S60135985 A JPS60135985 A JP S60135985A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization signal
- display
- scanning
- display control
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、表示技術さらにはデジタル画像情報を表示
させる際の制御装置に適用して特に有効な技術に関する
もので、たとえは、CRT(ブラウン管表示器)表示装
置における表示制御装置に利用して有効な技術に関する
ものである。
させる際の制御装置に適用して特に有効な技術に関する
もので、たとえは、CRT(ブラウン管表示器)表示装
置における表示制御装置に利用して有効な技術に関する
ものである。
例えば、コンピュータなどによって記憶装置に書込まれ
た画像情報をCRT表示装置に表示させるためKは、そ
の画像情報を読出すために記憶装置をアクセスするとと
もに、そのアクセス間隔に応じた同期信号を作成する必
要がある。このような一連の処理動作を例えばコンピュ
ータシステムのCPU (中央処理装Wt) K行なわ
せていたので、そのCPUのタスクが大きくなって全体
の処理能力が著しく低下してしまう。そこで、上述した
処理動作すなわち記憶装置の管理および同期信号の作成
などを独立して行なう専用の表示制御装置が。
た画像情報をCRT表示装置に表示させるためKは、そ
の画像情報を読出すために記憶装置をアクセスするとと
もに、そのアクセス間隔に応じた同期信号を作成する必
要がある。このような一連の処理動作を例えばコンピュ
ータシステムのCPU (中央処理装Wt) K行なわ
せていたので、そのCPUのタスクが大きくなって全体
の処理能力が著しく低下してしまう。そこで、上述した
処理動作すなわち記憶装置の管理および同期信号の作成
などを独立して行なう専用の表示制御装置が。
先に本発明者らによって提案された(型番HD6845
、l1D68A45.HD68458など:いずれも日
立製作所要)。
、l1D68A45.HD68458など:いずれも日
立製作所要)。
この表示制御装置は、いわゆるCRTCなどとも呼ばれ
、記憶装置に記憶された画像情報を、水平走査ラインと
垂直フレームとによって表示画面を構成する走査方式の
表示装置に表示させるために、上記記憶装置のアクセス
タイミングに基づいた周期で歩進され、かつカウント内
容が周期的に循環する走査カウンタな備え、この走査カ
ウンタのカウント内容に基づいて作成されるアドレスデ
ータによって上記記tは装置をアクセスするとともに、
この走査カウンタのカウント内容に基づいて水平同期信
号および垂直同期信号をそれぞれに発生するような機能
を持つ。このCRTCは半導体集積回路化され、例えば
CPUのシステムバスに周辺装置として接続されて使用
される。これにより、CPUは面倒な表示制御のだめの
タスクからハードウェア的にもソフトウェア的にも解放
さベシステム全体の処理能力を向上させることができる
。
、記憶装置に記憶された画像情報を、水平走査ラインと
垂直フレームとによって表示画面を構成する走査方式の
表示装置に表示させるために、上記記憶装置のアクセス
タイミングに基づいた周期で歩進され、かつカウント内
容が周期的に循環する走査カウンタな備え、この走査カ
ウンタのカウント内容に基づいて作成されるアドレスデ
ータによって上記記tは装置をアクセスするとともに、
この走査カウンタのカウント内容に基づいて水平同期信
号および垂直同期信号をそれぞれに発生するような機能
を持つ。このCRTCは半導体集積回路化され、例えば
CPUのシステムバスに周辺装置として接続されて使用
される。これにより、CPUは面倒な表示制御のだめの
タスクからハードウェア的にもソフトウェア的にも解放
さベシステム全体の処理能力を向上させることができる
。
ところで、本発明者は、上記CRTCを複数個使用し、
各CRTCKよって管理されるそれぞれの記憶装置忙記
憶された画像情報を一つの表示画面に重ねて表示させる
ことを検討した。しかし、これを行なわせるKは、各C
RCTK与える基本クロックを同じにしただけでは不十
分であることが、本発明者によって明らか圧された。す
なわち、CRTCでは、例えばCRT表示装置に表示を
行なわせるために水平同期信号および垂直同期信号を作
り出す。この同期信号は外部から与えられる基本クロッ
クをカウントする走査カウンタにより発生する。ここで
、複数のCRTCがそれぞれ同じ基本クロツクを基単に
して互いに同じ周期信号を発生しても、その同期信号の
相互の位相は必ずしも一致するとは限らない。例えば、
いずれか一つのCRTC内の走査カウンタのカウント内
容が他のCRTCのそれと一旦異なると、その異なった
状態が同期信号の位相差となって現われ、以後その状態
は修復されることなくそのまま続いてしまう。そして、
重ね合わせられた画像の位置関係が乱されたり、あるい
は同期が乱されたりするようになる。
各CRTCKよって管理されるそれぞれの記憶装置忙記
憶された画像情報を一つの表示画面に重ねて表示させる
ことを検討した。しかし、これを行なわせるKは、各C
RCTK与える基本クロックを同じにしただけでは不十
分であることが、本発明者によって明らか圧された。す
なわち、CRTCでは、例えばCRT表示装置に表示を
行なわせるために水平同期信号および垂直同期信号を作
り出す。この同期信号は外部から与えられる基本クロッ
クをカウントする走査カウンタにより発生する。ここで
、複数のCRTCがそれぞれ同じ基本クロツクを基単に
して互いに同じ周期信号を発生しても、その同期信号の
相互の位相は必ずしも一致するとは限らない。例えば、
いずれか一つのCRTC内の走査カウンタのカウント内
容が他のCRTCのそれと一旦異なると、その異なった
状態が同期信号の位相差となって現われ、以後その状態
は修復されることなくそのまま続いてしまう。そして、
重ね合わせられた画像の位置関係が乱されたり、あるい
は同期が乱されたりするようになる。
この発明の目的は、複数のCRTCcよってそれそれに
管理される複数の画像情報を、相互に一定の位置関係を
保ちながら、一つの表示画面に重ねて表示させることが
できるようにした表示技術を提供するものである。
管理される複数の画像情報を、相互に一定の位置関係を
保ちながら、一つの表示画面に重ねて表示させることが
できるようにした表示技術を提供するものである。
また、テレビシステムのように独立の同期信号系を持つ
表示システムにて表示される画像情報とCRTCKよっ
て管理される画像情報とを、相互に一定の位置関係を保
ちながら、一つの表示画面に重ねて表示させることがで
きるようにした表示技術を提供するものである。
表示システムにて表示される画像情報とCRTCKよっ
て管理される画像情報とを、相互に一定の位置関係を保
ちながら、一つの表示画面に重ねて表示させることがで
きるようにした表示技術を提供するものである。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。
ついては、本明細書の記述および添附図面から明かにな
るであろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、CRTC内にて同期信号を発生するために設
げた走査カウンタのカウント内容を外部からの信号によ
って強制的に一定の内容に初期化することにより、CR
TC内の同期信号と外部の同期信号との間の位相差を周
期的にあるいは適宜に修正し、これにより複数の画像情
報を相互の位置関係を乱さずに重ね合わせて表示させら
れるようにする、という目的を達成するものである。
げた走査カウンタのカウント内容を外部からの信号によ
って強制的に一定の内容に初期化することにより、CR
TC内の同期信号と外部の同期信号との間の位相差を周
期的にあるいは適宜に修正し、これにより複数の画像情
報を相互の位置関係を乱さずに重ね合わせて表示させら
れるようにする、という目的を達成するものである。
以下、この発明の代表的な実施例を図面を参照しながら
説明する。
説明する。
なお、図面において同一あるいけ相当する部分は同一符
号で示す。
号で示す。
第1図はこの発明に係る表示制御装置の要部一実施例を
示す。
示す。
同図に示す表示制御装置1Oは、いわゆるCRTCとも
呼ばれるものであって、先ず、その概要を説明すると、
記憶装置に記憶された画像情報を、水平走査ラインと垂
直フレームとによって表示画面を構成する走査方式の表
示装置に表示させるために、上記記憶装置のアクセスタ
イミングに基づいた周期で歩進され、かつカウント内容
が周期的に循環する走査カウンタC1゜C2を備える。
呼ばれるものであって、先ず、その概要を説明すると、
記憶装置に記憶された画像情報を、水平走査ラインと垂
直フレームとによって表示画面を構成する走査方式の表
示装置に表示させるために、上記記憶装置のアクセスタ
イミングに基づいた周期で歩進され、かつカウント内容
が周期的に循環する走査カウンタC1゜C2を備える。
この走査カウンタC1のカウント内容Di 、D2に基
づいて作成されるアドレスデータAd[よって上記記憶
装置をアクセスする。これとともに、この走査カウンタ
C1,C2のカウント内容DI、D2に基づいて水平同
期信号Hsおよび垂直同期信号Vsをそれぞれて発生す
る。
づいて作成されるアドレスデータAd[よって上記記憶
装置をアクセスする。これとともに、この走査カウンタ
C1,C2のカウント内容DI、D2に基づいて水平同
期信号Hsおよび垂直同期信号Vsをそれぞれて発生す
る。
そして、上記走査カウンタC1,C2の内容が外部から
与えられる信号Exによって一定の値に初期化されるよ
うになっている。
与えられる信号Exによって一定の値に初期化されるよ
うになっている。
ここで、上記走査カウンタC1、C2は水平走査ライン
の同期をとる第1の走査カウンタC1と垂直フレームの
同期を取る第2の走査カウンタC2とからなり、この第
1.第2の面走査カウンタC1,C2が外部から与えら
れる信号によって共に一定のカウント内容に初期化され
るようになっている。
の同期をとる第1の走査カウンタC1と垂直フレームの
同期を取る第2の走査カウンタC2とからなり、この第
1.第2の面走査カウンタC1,C2が外部から与えら
れる信号によって共に一定のカウント内容に初期化され
るようになっている。
そのほか、上記表示制御装置10は半導体集積回路化(
LSI化)され、例えばCPUのシステムバスに周辺装
置として接続されて使用されるように構成される。上記
表示装置としてはインターレース(飛越し)走査方式の
CRT表示装置が使用される。また、上記記憶装置はり
フレヴシュメモリあるいはビデオRAM (VRAM)
などと呼ばれるもので、通常はRAM (ランダムアク
セス・メモリ)が使用される。
LSI化)され、例えばCPUのシステムバスに周辺装
置として接続されて使用されるように構成される。上記
表示装置としてはインターレース(飛越し)走査方式の
CRT表示装置が使用される。また、上記記憶装置はり
フレヴシュメモリあるいはビデオRAM (VRAM)
などと呼ばれるもので、通常はRAM (ランダムアク
セス・メモリ)が使用される。
第1図についてさらに具体的に説明すると、同図に示す
装置は、上述した第1.第2の走査カウンタC1,C2
のほかに、アクセス・タイミング検出カウンタC0、デ
ータ比較回路CPO,CPI。
装置は、上述した第1.第2の走査カウンタC1,C2
のほかに、アクセス・タイミング検出カウンタC0、デ
ータ比較回路CPO,CPI。
CF2、アドレス発生回路20、インターレース制御回
路12、パルス切出し回路14、端子切換回路16、A
NDゲート01などを有する。また、図示を省略するが
、外部から書込可能な制御レジスタ群が設けられ、これ
らのレジスタ群に書込まれる内容によって表示制御装置
10の各種の動作モードが設定あるいは選択されるよう
になっている。上記データ比較回路CPI 、CF2の
比較基準値R1,R2、上記端子切換回路16の切換位
置を定める制御信号R4なども、上記制御レジスタ群に
よって設定される。
路12、パルス切出し回路14、端子切換回路16、A
NDゲート01などを有する。また、図示を省略するが
、外部から書込可能な制御レジスタ群が設けられ、これ
らのレジスタ群に書込まれる内容によって表示制御装置
10の各種の動作モードが設定あるいは選択されるよう
になっている。上記データ比較回路CPI 、CF2の
比較基準値R1,R2、上記端子切換回路16の切換位
置を定める制御信号R4なども、上記制御レジスタ群に
よって設定される。
ここで、先ず、上記表示制御装置10には基本クロ・ツ
クφが入力される。この基本クロックφは、例えば表示
装置10が接続されるシステムのクロツクに同期したも
のである。この基本クロツクφはアクセスタイミング検
出カウンタC0のカウント入力となる。このカウンタC
0は上記基本クロックφによって歩進され、そのカウン
ト内容D0がデータ比較回路CPQの比較基準値R0に
達すると、リセットされて初期値(0)からカウントを
再開するようになっている。つまり、カウント内容D0
が周期的に循環するようになっている。
クφが入力される。この基本クロックφは、例えば表示
装置10が接続されるシステムのクロツクに同期したも
のである。この基本クロツクφはアクセスタイミング検
出カウンタC0のカウント入力となる。このカウンタC
0は上記基本クロックφによって歩進され、そのカウン
ト内容D0がデータ比較回路CPQの比較基準値R0に
達すると、リセットされて初期値(0)からカウントを
再開するようになっている。つまり、カウント内容D0
が周期的に循環するようになっている。
そして、その循環周期ごとに上記データ比較回路CPQ
から出力されるパルス信号P0が、画像情報を記憶して
いる記憶装置(RAM)のアクセス制御信号CEとして
外部へ出力される。これKより、上記記憶装置が一定周
期ごとにアクセスされ、各アクセスタイミングごとに1
ワード(例えば8ビツトあるいは16ビツト)分の画素
情報が読出される。
から出力されるパルス信号P0が、画像情報を記憶して
いる記憶装置(RAM)のアクセス制御信号CEとして
外部へ出力される。これKより、上記記憶装置が一定周
期ごとにアクセスされ、各アクセスタイミングごとに1
ワード(例えば8ビツトあるいは16ビツト)分の画素
情報が読出される。
また、上記パルス信号P0は第1の走査カウンタC1の
カウント入力となる。このカウンタC1はその人力パル
ス信号P0によって歩進され、そのカウント内容D1が
データ比較回路CPIの比較基準値R1に達すると、リ
セットされて初期値(0)からカウントを再開するよう
になっている。
カウント入力となる。このカウンタC1はその人力パル
ス信号P0によって歩進され、そのカウント内容D1が
データ比較回路CPIの比較基準値R1に達すると、リ
セットされて初期値(0)からカウントを再開するよう
になっている。
つまり、カウント内容DIが周期的に循環するようにな
っている。そして、その循環周期ごとに上記データ比較
回路CPIから出力されるパルス信号P1が、インター
レース制御回路12を経てCRT表示装置の水平同期信
号Hsとして外部へ出力される。このとき、第1の走査
カウンタC1の循環周期は、上記記憶装置から1水平走
査分の画像情報が読出される期間に相当するものとする
。
っている。そして、その循環周期ごとに上記データ比較
回路CPIから出力されるパルス信号P1が、インター
レース制御回路12を経てCRT表示装置の水平同期信
号Hsとして外部へ出力される。このとき、第1の走査
カウンタC1の循環周期は、上記記憶装置から1水平走
査分の画像情報が読出される期間に相当するものとする
。
つまり、ラスタ1本分の画像情報が読出されたときに第
1の走査カウンタC1のカウント内容D1が初期値(0
〕に戻るように上記比較基準値R1が設定されている。
1の走査カウンタC1のカウント内容D1が初期値(0
〕に戻るように上記比較基準値R1が設定されている。
上記第1の走査カウンタC1の循環周期ごとに発せられ
るパルス信号P1は、第2の走査カウンタC2のカウン
ト入力となる。このカウンタC2はその人力パルス信号
P1によって歩進され、そのカウント内容D2がデータ
比較回路CP2の比較基準値R2に達すると、リセツト
され゛〔初期値(0)からカウントを再開するようにな
っている。
るパルス信号P1は、第2の走査カウンタC2のカウン
ト入力となる。このカウンタC2はその人力パルス信号
P1によって歩進され、そのカウント内容D2がデータ
比較回路CP2の比較基準値R2に達すると、リセツト
され゛〔初期値(0)からカウントを再開するようにな
っている。
つまり、この第2の走査カウンタC2も、そのカウント
内容D2が周期的に循環するようになっている。そして
、その循環周期ごとに上記データ比較回路CP2から出
力されるパルス信号P2が。
内容D2が周期的に循環するようになっている。そして
、その循環周期ごとに上記データ比較回路CP2から出
力されるパルス信号P2が。
インターレース制御回路12を経てCRT表示装置の垂
直同期信号Vsとして外部へ出力される。
直同期信号Vsとして外部へ出力される。
このとき、第2の走査カウンタC2の循環周期は、上記
記憶装置から1フィールド分の画像情報が読出される期
間に相当するものとする。つまり、表示画面を構成する
ラスタの総本数の1/2に相当する画像情報が読出され
たときに第2の走査カウンタC2のカウント内容D2が
初期値(0)に戻るように、上記比較基準値R2が設定
されている。
記憶装置から1フィールド分の画像情報が読出される期
間に相当するものとする。つまり、表示画面を構成する
ラスタの総本数の1/2に相当する画像情報が読出され
たときに第2の走査カウンタC2のカウント内容D2が
初期値(0)に戻るように、上記比較基準値R2が設定
されている。
そして、この第2の走査カウンタC2の循環周期が2回
繰返されるごとに2フィールド分すなわちlフレーム分
の画像情報が読出されて、CRT表示装置にインターレ
ース方式で表示されるようになる。例えば、通常のテレ
ビ方式のCRT表示装置に表示を行なわせる場合は、毎
秒約60回の垂直同期信号Vsが作成され、これにより
毎秒30コマのフレームが作成される。
繰返されるごとに2フィールド分すなわちlフレーム分
の画像情報が読出されて、CRT表示装置にインターレ
ース方式で表示されるようになる。例えば、通常のテレ
ビ方式のCRT表示装置に表示を行なわせる場合は、毎
秒約60回の垂直同期信号Vsが作成され、これにより
毎秒30コマのフレームが作成される。
また、 xi 、第2の走査カウンタC1,C2の各カ
ウント内容DI 、D2はアドレス発生回路20に与え
られる。アドレス発生回路2Oは、その2つのカウント
内容Dl、D2に基づいて上記記憶装置をアクセスする
ためのアドレスデータAdを作成する。これにより、上
記記憶装置に記憶され・た画像情報が上記同期信号Hs
、Vs[同期して読出されるようKなる。
ウント内容DI 、D2はアドレス発生回路20に与え
られる。アドレス発生回路2Oは、その2つのカウント
内容Dl、D2に基づいて上記記憶装置をアクセスする
ためのアドレスデータAdを作成する。これにより、上
記記憶装置に記憶され・た画像情報が上記同期信号Hs
、Vs[同期して読出されるようKなる。
上記インターレース制御回路12は、いわゆる飛越し走
査を行なわせるために、水平同期信号Hsにダミーラス
タを挿入したり、また垂直同期信号Vsの位相を1回お
きに1/2水平走査期間分だけずらしたりする走査を行
なう。このために、このインターレース制御回路12は
、奇数番目のフィールド期間と偶数番目のフィールド期
間を弁別する機能を備えている。この機能は、例えは垂
直同期信号によって歩進される2進フリ・ツブフロップ
を用いて簡単に得ることができる。従って、上記インタ
ーレース制御回路12からは、例えば奇数フィールド期
間(あるいは偶数フィールド期間)だけ能動化する奇数
フィールド(あるいは偶数フィールド〕検出信号Viを
1フレームごとに得ることができる。
査を行なわせるために、水平同期信号Hsにダミーラス
タを挿入したり、また垂直同期信号Vsの位相を1回お
きに1/2水平走査期間分だけずらしたりする走査を行
なう。このために、このインターレース制御回路12は
、奇数番目のフィールド期間と偶数番目のフィールド期
間を弁別する機能を備えている。この機能は、例えは垂
直同期信号によって歩進される2進フリ・ツブフロップ
を用いて簡単に得ることができる。従って、上記インタ
ーレース制御回路12からは、例えば奇数フィールド期
間(あるいは偶数フィールド期間)だけ能動化する奇数
フィールド(あるいは偶数フィールド〕検出信号Viを
1フレームごとに得ることができる。
ここで、ANDゲ−)Glによって、上記インターレー
ス制御回路12から得られる奇数フィールド検出信号v
iと上記第2の走査カウンタC2の循環周期ごとに発せ
られるパルス信号P2との論理積をとると、奇数番目の
垂直同期信号だけが抽出される。このようにして抽出さ
れる奇数番目の垂直同期信号は、上記端子切換回路16
を経て外部同期信号Exとして表示制御装置10の外部
へ導出されるようになっている。
ス制御回路12から得られる奇数フィールド検出信号v
iと上記第2の走査カウンタC2の循環周期ごとに発せ
られるパルス信号P2との論理積をとると、奇数番目の
垂直同期信号だけが抽出される。このようにして抽出さ
れる奇数番目の垂直同期信号は、上記端子切換回路16
を経て外部同期信号Exとして表示制御装置10の外部
へ導出されるようになっている。
以上、外部へ同期信号Exを発する部分について説明し
たが、上記表示制御回路10は外部からの同期信号Ex
を受けるようにも構成されている。
たが、上記表示制御回路10は外部からの同期信号Ex
を受けるようにも構成されている。
この外部からの同期信号Exけ、外部へ出力する上記信
号Exと同じく、奇数番目(あるいは偶数番目)だけの
垂直同期信号である。外部からの同期信号Exは上記端
子切換回路16を経てパルス切出し回路14に入力され
る。パルス切出し回路14では、外部同期信号Exから
幅の狭いパルスを切出す。そして、この切出された狭幅
のパルスを各カウンタCO,CI、C2にクリアー信号
(リセット信号)CRとして分配するようになっている
。これにより、外部同期信号Exが入力されると、これ
に同期して各カウンタCo、CI。
号Exと同じく、奇数番目(あるいは偶数番目)だけの
垂直同期信号である。外部からの同期信号Exは上記端
子切換回路16を経てパルス切出し回路14に入力され
る。パルス切出し回路14では、外部同期信号Exから
幅の狭いパルスを切出す。そして、この切出された狭幅
のパルスを各カウンタCO,CI、C2にクリアー信号
(リセット信号)CRとして分配するようになっている
。これにより、外部同期信号Exが入力されると、これ
に同期して各カウンタCo、CI。
C2のカウント内容DO,DI、D2が一斉に初期化(
0にリセット)されるようになる。この初期化は、例え
ば上記外部同期信号Exが同一構成の表示制御装置10
からのものであれば、lフレームごとに行なわれる。従
って、仮に各カウンタCO,CI 、C2内のいずれか
にカウントエラーなどが生じても、そのエラーは次のフ
レーム期間の開始時に自動的に修正される。これにより
、複数の表示制御装置間での相互の同期を確実に合わせ
続けることができ、複数の記憶装置に記載された画像情
報を常に正しい位置関係で重ね合わせて表示させること
ができるようになる。この結果、例えば複数の画像を合
成して複雑あるいは多様な画像を構成するといつたよう
なことも簡単かつ高速に行なえるようになる。
0にリセット)されるようになる。この初期化は、例え
ば上記外部同期信号Exが同一構成の表示制御装置10
からのものであれば、lフレームごとに行なわれる。従
って、仮に各カウンタCO,CI 、C2内のいずれか
にカウントエラーなどが生じても、そのエラーは次のフ
レーム期間の開始時に自動的に修正される。これにより
、複数の表示制御装置間での相互の同期を確実に合わせ
続けることができ、複数の記憶装置に記載された画像情
報を常に正しい位置関係で重ね合わせて表示させること
ができるようになる。この結果、例えば複数の画像を合
成して複雑あるいは多様な画像を構成するといつたよう
なことも簡単かつ高速に行なえるようになる。
ここで、実施例においては、上記外部同期信号Exを外
部へ出力するか、あるいは外部から入力するかが、上記
端子切換回路16の切換状態によって定まるようになっ
ている。さらに、この端子切換回路16の切換状態は、
前記レジスタ群によって設定される制御信号R4よって
制御される。
部へ出力するか、あるいは外部から入力するかが、上記
端子切換回路16の切換状態によって定まるようになっ
ている。さらに、この端子切換回路16の切換状態は、
前記レジスタ群によって設定される制御信号R4よって
制御される。
従って、上記表示制御装置10をマスターとして使用す
るか、あるいはスレーブとして使用するかけ、その使用
に際して行なう外部から上述した図示されていないレジ
スタ群への設定操作により自由に選ぶことができる。こ
れとともに、複数の表示制御装置を相互に同期させるた
めの信号端子は、わずか1本だけで済むようになる。
るか、あるいはスレーブとして使用するかけ、その使用
に際して行なう外部から上述した図示されていないレジ
スタ群への設定操作により自由に選ぶことができる。こ
れとともに、複数の表示制御装置を相互に同期させるた
めの信号端子は、わずか1本だけで済むようになる。
第2図は上述した表示制御装置の動作例を示すタイミン
グチャートである。
グチャートである。
同図に2いて、Taは記憶装置のアクセスサイクルを、
Thは水平走査期間を、Tvはフィールド期間を、そし
てTsは1フレームごとに発せられる外部同期信号Ex
の周期をそれぞれ示す。
Thは水平走査期間を、Tvはフィールド期間を、そし
てTsは1フレームごとに発せられる外部同期信号Ex
の周期をそれぞれ示す。
1だ、第3図は上述した表示制御装置10の使用例を示
す。
す。
同図圧示す使用例では、2つの表示制御装置lQA、I
OBが使用されている。各表示制御装置10A、IQB
はそれぞれコンピュータシステム100のアドレスバス
ABおよびデータバスDBに接続されることにより、そ
のコンビー−クシステム1000周辺装置として動作す
るようになっている。コンピュータシステム100は、
例えばCPU 、ROM、RAMおよびIloなどによ
って構成されている。
OBが使用されている。各表示制御装置10A、IQB
はそれぞれコンピュータシステム100のアドレスバス
ABおよびデータバスDBに接続されることにより、そ
のコンビー−クシステム1000周辺装置として動作す
るようになっている。コンピュータシステム100は、
例えばCPU 、ROM、RAMおよびIloなどによ
って構成されている。
各表示制御装置(CRTCI 、CRTC2)10A、
10Bはそれぞれ画像情報が記憶される記憶装置(RA
M)30A、30Bを管理する。
10Bはそれぞれ画像情報が記憶される記憶装置(RA
M)30A、30Bを管理する。
各記憶装置30A、30Bからそれぞれに読出される画
像情報は、パラレル−シリアル変換回路(P/S変換回
路)32A、32BKよってシリアルな画像信号Sa、
Sbに変換された後、表示制御装置10Aから出力され
る垂直および水平の同期信号Hs + V Sとともに
、ビデオコントローラ40に入力される。ビデオコント
ローラ4Oは、その入力信号に基づいてCRT表示装置
50の画像信号Sabと同期信号Ssを作成する。これ
により、CRT表示装置50には、2つの記憶装置30
A、30Bから読出される画像情報Sa +sbが相互
に重ね合わせられた状態で表示される。
像情報は、パラレル−シリアル変換回路(P/S変換回
路)32A、32BKよってシリアルな画像信号Sa、
Sbに変換された後、表示制御装置10Aから出力され
る垂直および水平の同期信号Hs + V Sとともに
、ビデオコントローラ40に入力される。ビデオコント
ローラ4Oは、その入力信号に基づいてCRT表示装置
50の画像信号Sabと同期信号Ssを作成する。これ
により、CRT表示装置50には、2つの記憶装置30
A、30Bから読出される画像情報Sa +sbが相互
に重ね合わせられた状態で表示される。
ここで、2つの表示制御装置10A、 10Bのうち、
一方の装置1UAは1フレ一ム周期ごとに外部へ同期信
号Exを発するように設定されても・る。また、他方の
装置JOBは、一方の装置10Aから発せられる外部同
期信号Exを入力づ−るように設定されている。すなわ
ち、表示制御装置を使用スる際に、コンピュータシステ
ム100によって、表示制御装置10Aがマスターとな
るように、その内部のレジスタが設定され、表示制御装
置IQBがスレーブとなるように、その内部のレジスタ
が設定されている。これにより、一方の表示制御装置1
0Aがマスターとして、また他方の表示制御装置10B
がスレーブとしてそれぞれ動作し、装置10Bが装置1
0Aに確実に追従して同期するようになっている。
一方の装置1UAは1フレ一ム周期ごとに外部へ同期信
号Exを発するように設定されても・る。また、他方の
装置JOBは、一方の装置10Aから発せられる外部同
期信号Exを入力づ−るように設定されている。すなわ
ち、表示制御装置を使用スる際に、コンピュータシステ
ム100によって、表示制御装置10Aがマスターとな
るように、その内部のレジスタが設定され、表示制御装
置IQBがスレーブとなるように、その内部のレジスタ
が設定されている。これにより、一方の表示制御装置1
0Aがマスターとして、また他方の表示制御装置10B
がスレーブとしてそれぞれ動作し、装置10Bが装置1
0Aに確実に追従して同期するようになっている。
第4図はこの発明の別の実施例を示す。
同図に示す実施例は、前述した表示制御装置10を用い
たものであって、テレビシステム60のように独立の同
期信号系を持つ表示システムにて表示される画像情報S
tと上記表示制御装置10によって管理される画像情報
Scとを、相互に一定の位置関係を保ちながら、1つの
CRT表示装置50に重ねて表示させることができるよ
うにしたものである。
たものであって、テレビシステム60のように独立の同
期信号系を持つ表示システムにて表示される画像情報S
tと上記表示制御装置10によって管理される画像情報
Scとを、相互に一定の位置関係を保ちながら、1つの
CRT表示装置50に重ねて表示させることができるよ
うにしたものである。
表示制御装置10については、前述したものと同様、記
憶装置30に記憶された画像情報を、水平走査ラインと
垂直フレームとによって表示画面を構成する飛越し走査
方式の表示装置すなわちこの場合はCRT表示装置50
に表示させるために、上記記憶装置30のアクセスタイ
ミングに基づいた周期で歩進され、かつカウント内容が
周期的に循環する走査カウンタな備えている。そして、
この走査カウンタのカウント内容に基づいて作成される
アドレスデータAdKよって上記記憶装置30をアクセ
スするように構成されている。また、走査カウンタのカ
ウント内容に基づいて水平および垂直の同期信号を作成
するようになっている。
憶装置30に記憶された画像情報を、水平走査ラインと
垂直フレームとによって表示画面を構成する飛越し走査
方式の表示装置すなわちこの場合はCRT表示装置50
に表示させるために、上記記憶装置30のアクセスタイ
ミングに基づいた周期で歩進され、かつカウント内容が
周期的に循環する走査カウンタな備えている。そして、
この走査カウンタのカウント内容に基づいて作成される
アドレスデータAdKよって上記記憶装置30をアクセ
スするように構成されている。また、走査カウンタのカ
ウント内容に基づいて水平および垂直の同期信号を作成
するようになっている。
テレビシステム60d、iテレビシステム60側の画像
情報Stを、独立に作成された同JυJ信号Ssを用い
てCRT9示装置50に表示させる。
情報Stを、独立に作成された同JυJ信号Ssを用い
てCRT9示装置50に表示させる。
ここで、上記表示制御装置10は、位相差検出回路62
、ANDゲートGll、2よびP L L(フェーズ・
ロ、ソクド噛ループ)などを用いて構成された基本クロ
、ツク発生回路64などとともに使用される。
、ANDゲートGll、2よびP L L(フェーズ・
ロ、ソクド噛ループ)などを用いて構成された基本クロ
、ツク発生回路64などとともに使用される。
基本クロック発生回路64は、テレビシステム60から
発せられる水平同期信号Hs t K基づいて、上記表
示制御装置10の基本クロ1yりφを作成する。表示制
御装置10はその基本クロックφに基づいて、上記記憶
装置30のアクセス制御信号、アドレスデータAd、垂
直同期信号Vsなどを作成する。
発せられる水平同期信号Hs t K基づいて、上記表
示制御装置10の基本クロ1yりφを作成する。表示制
御装置10はその基本クロックφに基づいて、上記記憶
装置30のアクセス制御信号、アドレスデータAd、垂
直同期信号Vsなどを作成する。
また、上記位相差検出回路62は、上記表示制御装置1
0から発せられる垂直同期信号Vsとテレビシステム6
0から発せられる垂直同期信号Vstどの位相差を検出
する。図5に、位相差検出回路62とANDゲ−)11
により発生される外部同期信号Exのタイミングチャー
トを示す。
0から発せられる垂直同期信号Vsとテレビシステム6
0から発せられる垂直同期信号Vstどの位相差を検出
する。図5に、位相差検出回路62とANDゲ−)11
により発生される外部同期信号Exのタイミングチャー
トを示す。
なお、破線で示されたタイミングは、位相差検出回路6
2の内部で用いられる比較信号である。ここで、図5に
示すように位相差検出回路62では表示制御装置10か
ら発せられる垂直同期信号VSとテレビシステム60か
ら発生せられる垂直同期信号Vstどの位相検出を垂直
同期信号のあいだの関係を比較しながら行なっている。
2の内部で用いられる比較信号である。ここで、図5に
示すように位相差検出回路62では表示制御装置10か
ら発せられる垂直同期信号VSとテレビシステム60か
ら発生せられる垂直同期信号Vstどの位相検出を垂直
同期信号のあいだの関係を比較しながら行なっている。
(垂直同期信号が奇数番目か偶数番目かを検出し、比
較を行なう)。!これにより、ANDゲ−)Gllによ
って上記位相差検出回路62の検出出力と上記表示制御
装置10から発せられる垂直同期信号Vsとの論理積な
とることにより、垂直同期信号vStVc同期したパル
ス出力が得られるっこのバルス出力を外部同期信号Ex
として上記表示制御装置10に与えることにより、該表
示制御装置10内の各カウンタの内容の初期化タイミン
グをテレビシステム60側の奇数番目(偶数番目)の垂
直同期信号に周期的に同期させることができる。
較を行なう)。!これにより、ANDゲ−)Gllによ
って上記位相差検出回路62の検出出力と上記表示制御
装置10から発せられる垂直同期信号Vsとの論理積な
とることにより、垂直同期信号vStVc同期したパル
ス出力が得られるっこのバルス出力を外部同期信号Ex
として上記表示制御装置10に与えることにより、該表
示制御装置10内の各カウンタの内容の初期化タイミン
グをテレビシステム60側の奇数番目(偶数番目)の垂
直同期信号に周期的に同期させることができる。
なお、この場合の表示制御装置10tよ、例えばコンピ
ュータシステム100側からの指令により、スレーブと
して動作するように予め設定されている。
ュータシステム100側からの指令により、スレーブと
して動作するように予め設定されている。
以上のようにして、テレビシステム60のように独立の
同期信号系を持つ表示システムにて表示される画像情報
Stと上記表示制御装置10によって管理される画像情
報Scとを、相互に一定の位置関係を保ちながら、一つ
の表示画面に重ねて表示させることができる。
同期信号系を持つ表示システムにて表示される画像情報
Stと上記表示制御装置10によって管理される画像情
報Scとを、相互に一定の位置関係を保ちながら、一つ
の表示画面に重ねて表示させることができる。
(1) 走査カウンタのカウント内容に基づいて作成さ
れるアドレスデータによって上記記憶装置をアクセスす
るとともだ、この走査カウンタのカウント内容に基づい
て水平同期信号および垂直同期信号をそれぞれに発生す
るように構成し、これとともに、上記走査カウンタのカ
ウント内容が外部から与えられる信号によって一定の値
に初期化されるようにしたことにより、複数のCRTC
によってそれぞれに管理される複数の画像情報を、相互
に一定の位置関係を保ちながら、一つの表示画面に重ね
て表示させることができる、という効果が得られる。
れるアドレスデータによって上記記憶装置をアクセスす
るとともだ、この走査カウンタのカウント内容に基づい
て水平同期信号および垂直同期信号をそれぞれに発生す
るように構成し、これとともに、上記走査カウンタのカ
ウント内容が外部から与えられる信号によって一定の値
に初期化されるようにしたことにより、複数のCRTC
によってそれぞれに管理される複数の画像情報を、相互
に一定の位置関係を保ちながら、一つの表示画面に重ね
て表示させることができる、という効果が得られる。
+21 走査カウンタの力ゆント内容に基づいて作成さ
れるアドレスデータによって上記記憶装置をアクセスす
るとともに、この走査カウンタのカウント内容に基づい
て水平同期信号および垂直同期信号をそれぞれに発生す
るように構成し、これとともに、奇数番目あるいは偶数
番目のいずれか一方の垂直同期信号に同期する信号を外
部へ出力するようにしたことにより、複数のCRTCに
よってそれぞれに管理される複数の画像情報を、相互に
一定の位置関係を保ちながら、飛越し走査方式の表示装
置忙重ねて表示させることができる。という効果が得ら
れる。
れるアドレスデータによって上記記憶装置をアクセスす
るとともに、この走査カウンタのカウント内容に基づい
て水平同期信号および垂直同期信号をそれぞれに発生す
るように構成し、これとともに、奇数番目あるいは偶数
番目のいずれか一方の垂直同期信号に同期する信号を外
部へ出力するようにしたことにより、複数のCRTCに
よってそれぞれに管理される複数の画像情報を、相互に
一定の位置関係を保ちながら、飛越し走査方式の表示装
置忙重ねて表示させることができる。という効果が得ら
れる。
+37 走査カウンタのカウント内容に基づいて作成さ
れるアドレスデータによって上記記憶装置をアクセスす
るように構成し、これとともに、独立の同期信号系をも
つ飛越し走査方式の表示システムから水平同期信号およ
び垂直同期信号を受け、その水平同期信号に基づいて上
記記憶装置のアクセスタイミングを定めるためのクロ、
νりを作成するとともに、その垂直同期信号から奇数番
目あるいは偶数番目のいずれか一方の垂直同期信号を検
出し、この検出された信号に基づいて上記走査カウンタ
の内容を強制的に一定の値に初期化するようにしたこと
により、テレビシステムのように独立の同期信号系を持
つ表示システムにて表示される画像情報とCRTCによ
って管理される画像情報とを、相互に一定の位置関係を
保ちながら、一つの表示画面に重ねて表示させることが
できる、という効果が得られる。
れるアドレスデータによって上記記憶装置をアクセスす
るように構成し、これとともに、独立の同期信号系をも
つ飛越し走査方式の表示システムから水平同期信号およ
び垂直同期信号を受け、その水平同期信号に基づいて上
記記憶装置のアクセスタイミングを定めるためのクロ、
νりを作成するとともに、その垂直同期信号から奇数番
目あるいは偶数番目のいずれか一方の垂直同期信号を検
出し、この検出された信号に基づいて上記走査カウンタ
の内容を強制的に一定の値に初期化するようにしたこと
により、テレビシステムのように独立の同期信号系を持
つ表示システムにて表示される画像情報とCRTCによ
って管理される画像情報とを、相互に一定の位置関係を
保ちながら、一つの表示画面に重ねて表示させることが
できる、という効果が得られる。
上記(1)〜(3)により、さらに複数の画像を合成し
て複雑あるいは多様な画像を簡単かつ高速に作成するこ
とができるようになる、という相乗効果が得られる。
て複雑あるいは多様な画像を簡単かつ高速に作成するこ
とができるようになる、という相乗効果が得られる。
以上本発明者によってなされた発明を実施例妃もとづき
具体的に説明したが、この発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、上記CRT
表示装置は液晶表示装置あるいはプラズマ表示装置など
であってもよい。筐た、外部同期信号Exの間隔は数フ
レームごとあるいはそれ以上の任意の時間間隔であって
もよい。
具体的に説明したが、この発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、上記CRT
表示装置は液晶表示装置あるいはプラズマ表示装置など
であってもよい。筐た、外部同期信号Exの間隔は数フ
レームごとあるいはそれ以上の任意の時間間隔であって
もよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるCRT表示装置の表
示制御装置の同期化技術に適用した場合について説明し
たが、それに限定されるものではなく、例えば、画像情
報の内容を判断して書換えるなどの知的処理機能を持つ
表示制御装置における同期化技術などにも適用できる。
をその背景となった利用分野であるCRT表示装置の表
示制御装置の同期化技術に適用した場合について説明し
たが、それに限定されるものではなく、例えば、画像情
報の内容を判断して書換えるなどの知的処理機能を持つ
表示制御装置における同期化技術などにも適用できる。
少なくとも同期あるいは位置合わせが必要とされる条件
のものには適用できる。
のものには適用できる。
第1図はこの発明に係る表示制御装置の一実施例の要部
を示す回路図、 第2図は第1図に示した装置の動作例を示すタイミング
チャート、 第3図はこの発明に係る表示制御装置の使用例を示すブ
ロック回路図、 第4図はこの発明の別の実施例を示す回路図、第5図は
第4因に示した装置の一部分における動作状態を示すタ
イミングチャートである。 10、IOA、IQE・・表示制御装置(CRTC)、
12・・・インターフェース制御回路、14・・・パル
ス切出し回路、16・・・端子切換回路、20・・・ア
ドレス発生回路、30.30A、30B・・・記憶装置
(リフレ、ンシュメモリあるいはVRAM)、32.3
2A、32B・・・パラレル−シリアル変換回路(P/
S変換回路)、40・・・ビデオコントローラ、5O・
・・CRT表示装置、60・・・独立の同期信号系を持
つ飛越し走査方式の表示システム(テレビシステム)、
62・・・位相差検出回路、64・・・基本クロヅク発
生回路、100・・・コンピュータシステム%AB・・
・アドレスバス、DB・・・データバス、CQ・・・ア
クセスタイミング検出カウンタ、C1・・・第1走査カ
ウンタ、C2・・・第2の走査カウンタ、cpg 、C
PI 、cpz・−・デー1比較回路、Gl。 Gll・・・ANDゲート、DO・・・アクセスタイミ
ング検出カウンタのカウント内容、Dl・・・第1の走
査カウンタのカウント内容、D2・・・第2の走査カウ
ンタのカウント内容、RO,R1,R2・・・比較基壇
値、R4・・・切換制御信号、Ad・・・アドレスデー
タ、CE・・・アクセス制御信号、Hs、Hst ・・
・水平同期信号、Vs、Vst・・・垂直同期信号。 Ex・・・外部同期信号、φ・・・基本クロック、Sa
。 S b 、Sab・・・画像信号、Ta・・・アクセス
周期、Th・・水平同期周期、Tv・・・フィールド期
間、Ts・・・外部同期信号の周期、CR・・・クリア
ー信号。
を示す回路図、 第2図は第1図に示した装置の動作例を示すタイミング
チャート、 第3図はこの発明に係る表示制御装置の使用例を示すブ
ロック回路図、 第4図はこの発明の別の実施例を示す回路図、第5図は
第4因に示した装置の一部分における動作状態を示すタ
イミングチャートである。 10、IOA、IQE・・表示制御装置(CRTC)、
12・・・インターフェース制御回路、14・・・パル
ス切出し回路、16・・・端子切換回路、20・・・ア
ドレス発生回路、30.30A、30B・・・記憶装置
(リフレ、ンシュメモリあるいはVRAM)、32.3
2A、32B・・・パラレル−シリアル変換回路(P/
S変換回路)、40・・・ビデオコントローラ、5O・
・・CRT表示装置、60・・・独立の同期信号系を持
つ飛越し走査方式の表示システム(テレビシステム)、
62・・・位相差検出回路、64・・・基本クロヅク発
生回路、100・・・コンピュータシステム%AB・・
・アドレスバス、DB・・・データバス、CQ・・・ア
クセスタイミング検出カウンタ、C1・・・第1走査カ
ウンタ、C2・・・第2の走査カウンタ、cpg 、C
PI 、cpz・−・デー1比較回路、Gl。 Gll・・・ANDゲート、DO・・・アクセスタイミ
ング検出カウンタのカウント内容、Dl・・・第1の走
査カウンタのカウント内容、D2・・・第2の走査カウ
ンタのカウント内容、RO,R1,R2・・・比較基壇
値、R4・・・切換制御信号、Ad・・・アドレスデー
タ、CE・・・アクセス制御信号、Hs、Hst ・・
・水平同期信号、Vs、Vst・・・垂直同期信号。 Ex・・・外部同期信号、φ・・・基本クロック、Sa
。 S b 、Sab・・・画像信号、Ta・・・アクセス
周期、Th・・水平同期周期、Tv・・・フィールド期
間、Ts・・・外部同期信号の周期、CR・・・クリア
ー信号。
Claims (1)
- 【特許請求の範囲】 ■、記憶装置に記憶された画像情報を、水平走査ライン
と垂直フレームとによって表示画面を構成する走査方式
の表示装置に表示させるために、上記記憶装置のアクセ
スタイミングに基づいた周期で歩進され、かつカウント
内容が周期的に循環する走査カウンタを備え、この走査
カウンタのカウント内容に基づいて作成されるアドレス
データによって上記記憶装置をアクセスするとともに、
この走査カウンタのカウント内容に基づいて水平同期信
号および垂直同期信号をそえぞれに発生1−るよう圧し
た表示制御装置であって、上記走査カウンタのカウント
内容が外部から与えられる信号によって一定の値に初期
化されるようにしたことを特徴とする表示制御装置。 2、上記走査カウンタは水平走査ラインの同期をとる第
1の走査カウンタと垂直フレームの同期を取る第2の走
査カウンタとからなり、この第1゜第2の両走査カウン
タが外部から与えられる信号によって共に一定のカウン
ト内容に初期化されるようにしたことを特徴とする特許
請求の範囲第2項記載の表示制御方式。 8、記憶装置に記憶された画像情報を、水平走査ライン
と垂直フV−ムとによって表示画面を構成する飛越し走
査方式の表示装置に表示させるために、上記記憶装置の
アクセスタイミングに基づいた周期で歩進され、かつカ
ウント内容が周期的に循環する走査カウンタな備え、こ
のカウンタのカウント内容に基づいて作成されるアドレ
スデータによって上記記憶装置をアクセスするとともに
、この走査カウンタのカウント内容に基づいて水平同期
信号および垂直同期信号をそれぞれに発生するようにし
た表示制御装置であって、奇数番目あるいは偶数番目の
いずれか一方の垂直同期信号に同期する信号を外部へ出
力するようにしたことを特徴とする表示制御装置。 4、記憶装置に記憶された画像情報を、水平走査ライン
と垂直フレームとによって表示画面を構成する飛越し走
査方式の表示装置に表示させるために、上記記憶装置の
アクセスタイミングに基づいた周期で歩進され、かつカ
ウント内容が周期的に循環する走査カウンタを備え、こ
の走査カウンタのカウント内容に基づいて作成されるア
ドレスデータによって上記記憶装置をアクセスするよう
托した表示制御装置であって、独立の同期信号系をもつ
飛越し走査方式の表示システムから水平同期信号および
垂直同期信号を受け、その水平同期信号に基づいて上記
記憶装置のアクセスタイミングを定めるためのクロック
を作成するとともに、その垂直同期信号から奇数番目あ
るいは偶数番目のいずれか一方の垂直同期信号を検出し
、この検出された信号に基づいて上記走査カウンタの内
容を強制的に一定の値に初期化するよ’)Kしたことを
特徴とする表示制御装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243802A JPH0640256B2 (ja) | 1983-12-26 | 1983-12-26 | 表示制御装置 |
| KR1019840008345A KR920010445B1 (ko) | 1983-12-26 | 1984-12-25 | 표시 제어 장치 |
| US06/686,594 US4720708A (en) | 1983-12-26 | 1984-12-26 | Display control device |
| US07/144,279 US4904990A (en) | 1983-12-26 | 1988-01-15 | Display control device |
| KR1019930004399A KR930005811B1 (ko) | 1983-12-26 | 1993-03-22 | 표시제어장치 및 이를 집적화한 반도체 집적회로장치 |
| KR1019930004400A KR930005808B1 (ko) | 1983-12-26 | 1993-03-22 | 화상 시스템 |
| US08/309,411 US5606338A (en) | 1983-12-26 | 1994-09-20 | Display control device |
| US08/309,413 US5610622A (en) | 1983-12-26 | 1994-09-20 | Display control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243802A JPH0640256B2 (ja) | 1983-12-26 | 1983-12-26 | 表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60135985A true JPS60135985A (ja) | 1985-07-19 |
| JPH0640256B2 JPH0640256B2 (ja) | 1994-05-25 |
Family
ID=17109158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58243802A Expired - Lifetime JPH0640256B2 (ja) | 1983-12-26 | 1983-12-26 | 表示制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (4) | US4720708A (ja) |
| JP (1) | JPH0640256B2 (ja) |
| KR (1) | KR920010445B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015019758A (ja) * | 2013-07-17 | 2015-02-02 | 株式会社三共 | 遊技機 |
| JP2015019760A (ja) * | 2013-07-17 | 2015-02-02 | 株式会社三共 | 遊技機 |
| JP2015019759A (ja) * | 2013-07-17 | 2015-02-02 | 株式会社三共 | 遊技機 |
| JP2015019761A (ja) * | 2013-07-17 | 2015-02-02 | 株式会社三共 | 遊技機 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0640256B2 (ja) * | 1983-12-26 | 1994-05-25 | 株式会社日立製作所 | 表示制御装置 |
| FR2591774B1 (fr) * | 1985-11-06 | 1996-07-12 | Canon Kk | Systeme de fichier |
| GB8613153D0 (en) * | 1986-05-30 | 1986-07-02 | Int Computers Ltd | Data display apparatus |
| US5717440A (en) * | 1986-10-06 | 1998-02-10 | Hitachi, Ltd. | Graphic processing having apparatus for outputting FIFO vacant information |
| US5258750A (en) * | 1989-09-21 | 1993-11-02 | New Media Graphics Corporation | Color synchronizer and windowing system for use in a video/graphics system |
| JP3015140B2 (ja) * | 1991-05-29 | 2000-03-06 | 株式会社日立製作所 | 表示制御装置 |
| AU4149196A (en) * | 1994-11-04 | 1996-05-31 | Catapult Entertainment, Inc. | Method and apparatus for loosely synchronizing closed free-running raster displays |
| EP0734011A3 (en) * | 1995-03-21 | 1999-01-20 | Sun Microsystems, Inc. | Field synchronization of independent frame buffers |
| US5808691A (en) * | 1995-12-12 | 1998-09-15 | Cirrus Logic, Inc. | Digital carrier synthesis synchronized to a reference signal that is asynchronous with respect to a digital sampling clock |
| US6195086B1 (en) * | 1996-09-12 | 2001-02-27 | Hearme | Method and apparatus for loosely synchronizing closed free running raster displays |
| US6057820A (en) * | 1996-10-21 | 2000-05-02 | Spatialight, Inc. | Apparatus and method for controlling contrast in a dot-matrix liquid crystal display |
| US6791518B2 (en) * | 1997-04-18 | 2004-09-14 | Fujitsu Display Technologies Corporation | Controller and control method for liquid-crystal display panel, and liquid-crystal display device |
| US6157395A (en) * | 1997-05-19 | 2000-12-05 | Hewlett-Packard Company | Synchronization of frame buffer swapping in multi-pipeline computer graphics display systems |
| US6122000A (en) * | 1997-06-03 | 2000-09-19 | Hewlett Packard Company | Synchronization of left/right channel display and vertical refresh in multi-display stereoscopic computer graphics systems |
| JP3558118B2 (ja) * | 1998-12-22 | 2004-08-25 | 関西日本電気株式会社 | 集積回路装置および平面表示装置 |
| JP4794756B2 (ja) * | 2001-06-13 | 2011-10-19 | ローム株式会社 | 表示駆動装置 |
| JP2003242178A (ja) * | 2002-02-20 | 2003-08-29 | Fuji Photo Film Co Ltd | フォルダ・アイコン表示制御装置 |
| US7258562B2 (en) * | 2003-12-31 | 2007-08-21 | Fci Americas Technology, Inc. | Electrical power contacts and connectors comprising same |
| US7724228B2 (en) * | 2004-11-29 | 2010-05-25 | Lg Display Co., Ltd. | Liquid crystal display device and driving method thereof |
| US20110043514A1 (en) * | 2009-08-24 | 2011-02-24 | ATI Technologies ULC. | Method and apparatus for multiple display synchronization |
| TWI489437B (zh) * | 2010-06-02 | 2015-06-21 | Novatek Microelectronics Corp | 驅動模組、驅動方法及液晶顯示裝置 |
| US8866825B2 (en) | 2010-12-15 | 2014-10-21 | Ati Technologies Ulc | Multiple display frame rendering method and apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5675784A (en) * | 1979-11-22 | 1981-06-23 | Toshiba Corp | Processor of video information |
| JPS58208845A (ja) * | 1982-05-31 | 1983-12-05 | Toshiba Corp | 重ね合せ表示方式 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3898377A (en) * | 1973-11-23 | 1975-08-05 | Xerox Corp | Video mixer |
| JPS5399826A (en) * | 1977-02-14 | 1978-08-31 | Hitachi Ltd | Controller for data display |
| CA1065959A (fr) * | 1978-04-13 | 1979-11-06 | Hydro-Quebec | Balises incandescentes alimentees par un fil de garde |
| DE2915488C2 (de) * | 1979-04-17 | 1982-05-19 | Nixdorf Computer Ag, 4790 Paderborn | Schaltungsanordnung zur Steuerung der Übertragung von Digital-Signalen, insbesondere PCM-Signalen, zwischen Anschlußstellen eines Zeitmultiplex-Fernmeldenetzes, insbesondere PCM-Zeitmultiplex-Fernmeldenetzes |
| US4309700A (en) * | 1980-05-22 | 1982-01-05 | Technology Marketing, Inc. | Cathode ray tube controller |
| US4379293A (en) * | 1980-07-28 | 1983-04-05 | Honeywell Inc. | Transparent addressing for CRT controller |
| US4455554A (en) * | 1980-12-30 | 1984-06-19 | International Business Machines Corporation | Proportionality in minature displays |
| JPS6020755B2 (ja) * | 1980-12-26 | 1985-05-23 | 松下電器産業株式会社 | 画面表示装置 |
| JPS57135982A (en) * | 1981-02-13 | 1982-08-21 | Matsushita Electric Industrial Co Ltd | Indicator |
| US4425581A (en) * | 1981-04-17 | 1984-01-10 | Corporation For Public Broadcasting | System for overlaying a computer generated video signal on an NTSC video signal |
| US4495594A (en) * | 1981-07-01 | 1985-01-22 | International Business Machines Corporation | Synchronization of CRT controller chips |
| US4437093A (en) * | 1981-08-12 | 1984-03-13 | International Business Machines Corporation | Apparatus and method for scrolling text and graphic data in selected portions of a graphic display |
| US4434420A (en) * | 1982-06-21 | 1984-02-28 | Motorola, Inc. | Interline spacing adjustment circuit in a scanning CRT visual display system |
| US4484187A (en) * | 1982-06-25 | 1984-11-20 | At&T Bell Laboratories | Video overlay system having interactive color addressing |
| CA1222063A (en) * | 1982-08-24 | 1987-05-19 | Haruki Ishimochi | Crt display control system |
| JPH0640256B2 (ja) * | 1983-12-26 | 1994-05-25 | 株式会社日立製作所 | 表示制御装置 |
| JPH05141929A (ja) * | 1991-11-18 | 1993-06-08 | Fuji Electric Co Ltd | 視覚装置 |
-
1983
- 1983-12-26 JP JP58243802A patent/JPH0640256B2/ja not_active Expired - Lifetime
-
1984
- 1984-12-25 KR KR1019840008345A patent/KR920010445B1/ko not_active Expired
- 1984-12-26 US US06/686,594 patent/US4720708A/en not_active Expired - Lifetime
-
1988
- 1988-01-15 US US07/144,279 patent/US4904990A/en not_active Expired - Lifetime
-
1994
- 1994-09-20 US US08/309,413 patent/US5610622A/en not_active Expired - Fee Related
- 1994-09-20 US US08/309,411 patent/US5606338A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5675784A (en) * | 1979-11-22 | 1981-06-23 | Toshiba Corp | Processor of video information |
| JPS58208845A (ja) * | 1982-05-31 | 1983-12-05 | Toshiba Corp | 重ね合せ表示方式 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015019758A (ja) * | 2013-07-17 | 2015-02-02 | 株式会社三共 | 遊技機 |
| JP2015019760A (ja) * | 2013-07-17 | 2015-02-02 | 株式会社三共 | 遊技機 |
| JP2015019759A (ja) * | 2013-07-17 | 2015-02-02 | 株式会社三共 | 遊技機 |
| JP2015019761A (ja) * | 2013-07-17 | 2015-02-02 | 株式会社三共 | 遊技機 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5610622A (en) | 1997-03-11 |
| KR850004672A (ko) | 1985-07-25 |
| KR920010445B1 (ko) | 1992-11-28 |
| US5606338A (en) | 1997-02-25 |
| US4904990A (en) | 1990-02-27 |
| US4720708A (en) | 1988-01-19 |
| JPH0640256B2 (ja) | 1994-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60135985A (ja) | 表示制御装置 | |
| JP3385135B2 (ja) | オン・スクリーン・ディスプレイ装置 | |
| US10775921B2 (en) | Method of controlling timing for touch and display driver system and touch and display driver system using the same | |
| EP0298243B1 (en) | A computer video demultiplexer | |
| US4748504A (en) | Video memory control apparatus | |
| US5201037A (en) | Multi-port memory as a frame buffer | |
| JP2971132B2 (ja) | モニタ制御回路 | |
| KR930005808B1 (ko) | 화상 시스템 | |
| JP3015140B2 (ja) | 表示制御装置 | |
| JPH0820860B2 (ja) | 表示制御システム | |
| GB2169176A (en) | Image display control device | |
| JPH0631927B2 (ja) | 表示データ転送方法及びディスプレイシステム | |
| JPS62153893A (ja) | 文字図形表示装置 | |
| CN118865847A (zh) | 异形显示面板的驱动电路、方法、显示装置以及存储介质 | |
| JP2658322B2 (ja) | 表示制御装置 | |
| JPH02187790A (ja) | 表示制御装置 | |
| JPH052877A (ja) | 映像表示メモリアクセス方式 | |
| JPH0591403A (ja) | 画像データ転送装置 | |
| JPH01291284A (ja) | 画像メモリ制御装置 | |
| JPS6166478A (ja) | 自動同期制御回路 | |
| JPH01118885A (ja) | ビデオインターフェイス変換方式 | |
| JPH0345837B2 (ja) | ||
| JPS61222087A (ja) | 画像メモリ装置 | |
| JPH02188788A (ja) | 表示制御装置 | |
| JPH04313165A (ja) | 画像メモリアドレス制御回路 |