JPH0640564B2 - 薄膜抵抗素子 - Google Patents
薄膜抵抗素子Info
- Publication number
- JPH0640564B2 JPH0640564B2 JP60107570A JP10757085A JPH0640564B2 JP H0640564 B2 JPH0640564 B2 JP H0640564B2 JP 60107570 A JP60107570 A JP 60107570A JP 10757085 A JP10757085 A JP 10757085A JP H0640564 B2 JPH0640564 B2 JP H0640564B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- trimming
- laser
- resistance
- resistance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
- H10D86/85—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors characterised by only passive components
Landscapes
- Non-Adjustable Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル・アナログ変換器（以下Ｄ／Ａコ
ンバータという）などに用いられる高精度の薄膜抵抗素
子に関するものである。
ンバータという）などに用いられる高精度の薄膜抵抗素
子に関するものである。
従来の技術 従来，Ｄ／Ａコンバータなどの高精度集積回路において
は、第２図の断面図，第３図の平面図に示すような構造
の薄膜抵抗が用いられ、更にレーザトリミングによる抵
抗値調整によって高精度の機能を実現していた。（参考
文献1983アイ・イー・イーインターナショナル リソッ
ドステートサーキッツ コンファレンス，1983 IEEE In
ternational Solid-Sstate Circuits Conference） この場合の薄膜抵抗素子としては、第２図に示す構造の
ものがよく知られている。本抵抗素子は、シリコン酸化
膜４などの絶縁膜上に、蒸着，パターン形成されたニク
ロム合金などの薄膜抵抗２が設けられて、この薄膜抵抗
２の両端からは配線のための電極１をアルミニウムなど
を用いて取り出す構造となっている。
は、第２図の断面図，第３図の平面図に示すような構造
の薄膜抵抗が用いられ、更にレーザトリミングによる抵
抗値調整によって高精度の機能を実現していた。（参考
文献1983アイ・イー・イーインターナショナル リソッ
ドステートサーキッツ コンファレンス，1983 IEEE In
ternational Solid-Sstate Circuits Conference） この場合の薄膜抵抗素子としては、第２図に示す構造の
ものがよく知られている。本抵抗素子は、シリコン酸化
膜４などの絶縁膜上に、蒸着，パターン形成されたニク
ロム合金などの薄膜抵抗２が設けられて、この薄膜抵抗
２の両端からは配線のための電極１をアルミニウムなど
を用いて取り出す構造となっている。
レーザトリミングの方法としては、第３図の薄膜抵抗素
子の平面図中の示すように、たとえば抵抗値変化を大き
くしたいときは、粗調整用のトリミングパスとして、６
→７を選択し、抵抗値変化の小さい微調整用のトリミン
グパスとしては、７→８を選択するというように、抵抗
値調整範囲に応じてレーザビームの移動開始位置，方
向，レーザパルスの重なり長などを選んで行う方法が一
般に行われている。なお、第４図にそれぞれのトリミン
グ開始位置を示す。
子の平面図中の示すように、たとえば抵抗値変化を大き
くしたいときは、粗調整用のトリミングパスとして、６
→７を選択し、抵抗値変化の小さい微調整用のトリミン
グパスとしては、７→８を選択するというように、抵抗
値調整範囲に応じてレーザビームの移動開始位置，方
向，レーザパルスの重なり長などを選んで行う方法が一
般に行われている。なお、第４図にそれぞれのトリミン
グ開始位置を示す。
更に上記トリミングによって得られた性能は、使用され
る環境条件の全体にわたって維持される高信頼性を保証
されなければならない。
る環境条件の全体にわたって維持される高信頼性を保証
されなければならない。
発明が解決しようとする問題点 このような従来の構成では、レーザトリミングを行った
後、その必要精度を維持し得る信頼性を確保することは
容易ではない。なぜなら薄膜抵抗回路を湿気，塵埃，不
純物イオンなどの外部汚染から保護する目的で回路を覆
って形成するパッシベーション膜が不可欠であるが、レ
ーザトリミングのやり方によっては、このパッシベーシ
ョン膜に損傷を与えてしまう欠点を有しているからであ
る。
後、その必要精度を維持し得る信頼性を確保することは
容易ではない。なぜなら薄膜抵抗回路を湿気，塵埃，不
純物イオンなどの外部汚染から保護する目的で回路を覆
って形成するパッシベーション膜が不可欠であるが、レ
ーザトリミングのやり方によっては、このパッシベーシ
ョン膜に損傷を与えてしまう欠点を有しているからであ
る。
たとえば、第３図に示すように、トリミングを開始する
位置を７に設定した場合、パッシベーション膜が損傷を
受けやすく、クラックが発生したり、穴があいたりす
る。
位置を７に設定した場合、パッシベーション膜が損傷を
受けやすく、クラックが発生したり、穴があいたりす
る。
これは、最初のレーザスポット全部が薄膜抵抗に作用す
るために、レーザエネルギーを吸収して蒸発する抵抗材
料の体積が大きく、その蒸気圧により、パッシベーショ
ン膜に損傷を与えることによると考えられる。
るために、レーザエネルギーを吸収して蒸発する抵抗材
料の体積が大きく、その蒸気圧により、パッシベーショ
ン膜に損傷を与えることによると考えられる。
また，トリミング開始位置を６に設定した場合のよう
に、薄膜抵抗端と最初のレーザパルスが部分的にオーバ
ーラップしたときには、上記のようなパッシベーション
膜の損傷は発生しない。この場合のように、薄膜抵抗か
ら離れた位置から始まるトリミングでは、薄膜抵抗にか
かる最初のレーザスポットはこのレーザスポットの一部
のみが薄膜抵抗に作用するため、レーザエネルギーを吸
収して蒸発する抵抗材料の体積は小さく、パッシベーシ
ョン膜に与える損傷の度合も小さくなる。
に、薄膜抵抗端と最初のレーザパルスが部分的にオーバ
ーラップしたときには、上記のようなパッシベーション
膜の損傷は発生しない。この場合のように、薄膜抵抗か
ら離れた位置から始まるトリミングでは、薄膜抵抗にか
かる最初のレーザスポットはこのレーザスポットの一部
のみが薄膜抵抗に作用するため、レーザエネルギーを吸
収して蒸発する抵抗材料の体積は小さく、パッシベーシ
ョン膜に与える損傷の度合も小さくなる。
上記のように、トリミングする最初のレーザスポット全
部が抵抗材料に作用し、その結果、パッシベーション膜
が損傷を受けた回路では、このチップを樹脂封止パッケ
ージに実装して、Ｔ・Ｈ・Ｂテストなどの加速寿命試験
を実施すると、薄膜抵抗回路の抵抗変化率が時間ととも
に大きく増大し、レーザトリミングで得られた精度を著
しく変化せしめてしまう。これは，トリミング時にパッ
シベーション膜の損傷を受けた部分から、水分や不純物
イオンが侵入したり、露出した薄膜抵抗表面の酸化が進
行したことなどに起因する。
部が抵抗材料に作用し、その結果、パッシベーション膜
が損傷を受けた回路では、このチップを樹脂封止パッケ
ージに実装して、Ｔ・Ｈ・Ｂテストなどの加速寿命試験
を実施すると、薄膜抵抗回路の抵抗変化率が時間ととも
に大きく増大し、レーザトリミングで得られた精度を著
しく変化せしめてしまう。これは，トリミング時にパッ
シベーション膜の損傷を受けた部分から、水分や不純物
イオンが侵入したり、露出した薄膜抵抗表面の酸化が進
行したことなどに起因する。
本発明はこのような問題点を解決するもので、薄膜抵抗
内部から始まるトリミングにおいても、パッシベーショ
ン膜に損傷を与えない薄膜抵抗素子を提供することを目
的とするものである。
内部から始まるトリミングにおいても、パッシベーショ
ン膜に損傷を与えない薄膜抵抗素子を提供することを目
的とするものである。
問題点を解決するための手段 この目的を達成するために本発明は、基板上に形成され
た薄膜抵抗内部のトリミング開始すべき位置に配線用金
属パターンを設けた構造となっている。
た薄膜抵抗内部のトリミング開始すべき位置に配線用金
属パターンを設けた構造となっている。
作 用 この構成により、レーザトリミングを開始する最初のレ
ーザパルスを配線用金属パターンに照射し、第２のレー
ザパルス以降は各パルスのスポットのオーバーラップを
とるようにレーザビームを移動させれば、薄膜抵抗材料
の蒸発量が急激に増加するのを防止でき、配線用金属パ
ターンのない場合のように、第１パルスによる抵抗材料
の急激な蒸発によるパッシベーション膜の損傷は避けら
れる。
ーザパルスを配線用金属パターンに照射し、第２のレー
ザパルス以降は各パルスのスポットのオーバーラップを
とるようにレーザビームを移動させれば、薄膜抵抗材料
の蒸発量が急激に増加するのを防止でき、配線用金属パ
ターンのない場合のように、第１パルスによる抵抗材料
の急激な蒸発によるパッシベーション膜の損傷は避けら
れる。
実施例 以下、本発明の一実施例について、バイポーラ集積回路
上に一体化形成されたＤ／Ａコンバータ用Ｒ−２Ｒ型薄
膜抵抗素子を第１図に基づき説明する。
上に一体化形成されたＤ／Ａコンバータ用Ｒ−２Ｒ型薄
膜抵抗素子を第１図に基づき説明する。
第１図に示すように、上記Ｒ−２Ｒ型薄膜抵抗は周知の
バイポーラ集積回路技術を用いて形成されたシリコン酸
化膜などの絶縁膜上に、スパッタ蒸着法などにより抵抗
薄膜であるニクロム合金薄膜を約２００Åの厚さに形成
した後、フォトリソ技術により抵抗パターンを形成し、
引き続き，アルミニウムなどの配線用金属を蒸着，パタ
ーン形成する。
バイポーラ集積回路技術を用いて形成されたシリコン酸
化膜などの絶縁膜上に、スパッタ蒸着法などにより抵抗
薄膜であるニクロム合金薄膜を約２００Åの厚さに形成
した後、フォトリソ技術により抵抗パターンを形成し、
引き続き，アルミニウムなどの配線用金属を蒸着，パタ
ーン形成する。
上記Ｒ−２Ｒ型薄膜抵抗ネットワークによって、Ｄ／Ａ
コンバータのアナログ出力を２進重みづけする。１２ビ
ット以上の高精度Ｄ／Ａコンバータを実現するために
は、このＲ−２Ｒ薄膜抵抗をアナログ出力電圧をモニタ
ーしながら、レーザトリアミングにより機能修正する。
このため第１図に示したＲ−２Ｒ抵抗ペアには、トリミ
ングランド１１や１２が設けてある。更に、微調整用ト
リミング開始位置１３や１４には、アルミニウム配線パ
ターンを設けてある。
コンバータのアナログ出力を２進重みづけする。１２ビ
ット以上の高精度Ｄ／Ａコンバータを実現するために
は、このＲ−２Ｒ薄膜抵抗をアナログ出力電圧をモニタ
ーしながら、レーザトリアミングにより機能修正する。
このため第１図に示したＲ−２Ｒ抵抗ペアには、トリミ
ングランド１１や１２が設けてある。更に、微調整用ト
リミング開始位置１３や１４には、アルミニウム配線パ
ターンを設けてある。
なお、上記工程の後リンシリケートガラスなどのパッシ
ベーション膜を形成してウエハー拡散プロセスを終了し
たウエハーは、ＹＡＧレーザーによる機能修正プロセス
に入り、Ｄ／Ａコンバータの直線性誤差をモニターしな
がら、Ｒ−２Ｒ抵抗ネットワーク上のトリミングランド
１１や１２をカッティングしてゆく。
ベーション膜を形成してウエハー拡散プロセスを終了し
たウエハーは、ＹＡＧレーザーによる機能修正プロセス
に入り、Ｄ／Ａコンバータの直線性誤差をモニターしな
がら、Ｒ−２Ｒ抵抗ネットワーク上のトリミングランド
１１や１２をカッティングしてゆく。
上記トリミング工程においては、比較的抵抗変化の大き
い粗調整段階では、粗調整トリミング開始位置１５や１
６からトリミングを開始し、抵抗変化の小さい微調整段
階では、抵抗内部のアルミニウム金属配線パターンで形
成された微調整トリミング開始位置１３や１４からトリ
ミングを開始する。
い粗調整段階では、粗調整トリミング開始位置１５や１
６からトリミングを開始し、抵抗変化の小さい微調整段
階では、抵抗内部のアルミニウム金属配線パターンで形
成された微調整トリミング開始位置１３や１４からトリ
ミングを開始する。
このように、抵抗体上にアルミニウム金属配線パターン
を設けて、その部分にレーザの第１パルスを照射するこ
とにより、パッシベーション膜への損傷が回避できる。
を設けて、その部分にレーザの第１パルスを照射するこ
とにより、パッシベーション膜への損傷が回避できる。
発明の効果 以上のように、本発明によれば、パッシベーション膜に
穴あきやクラックなどの損傷を与えることなくレーザト
リミングすることが可能となり、トリミングにより得ら
れた高精度を樹脂封止パッケージに実装された後のいか
なる使用環境においても保持することが可能となる薄膜
抵抗素子を提供できる。
穴あきやクラックなどの損傷を与えることなくレーザト
リミングすることが可能となり、トリミングにより得ら
れた高精度を樹脂封止パッケージに実装された後のいか
なる使用環境においても保持することが可能となる薄膜
抵抗素子を提供できる。
第１図は本発明の一実施例によるＤ／ＡコンバータのＲ
−２Ｒ薄膜抵抗ネットワークの一部を示す平面パターン
図、第２図は従来の薄膜抵抗素子の断面構造図、第３図
はレーザによる薄膜抵抗素子のトリミングパスを示す平
面図、第４図は薄膜抵抗素子パターン上のトリミング開
始位置を示す図である。 １……アルミニウム金属配線、２……ニクロム合金薄膜
抵抗素子、３……パッシベーション膜、４……シリコン
酸化膜、５……シリコン基板、６〜８……トリミングパ
ス、９〜１０……トリミング開始位置、１１……２Ｒ抵
抗トリミングランド、１２……Ｒ抵抗トリミングラン
ド、１３〜１４……微調整トリミング開始位置に設けた
アルミニウム金属配線パターン、１５〜１６……粗調整
トリミング開始位置。
−２Ｒ薄膜抵抗ネットワークの一部を示す平面パターン
図、第２図は従来の薄膜抵抗素子の断面構造図、第３図
はレーザによる薄膜抵抗素子のトリミングパスを示す平
面図、第４図は薄膜抵抗素子パターン上のトリミング開
始位置を示す図である。 １……アルミニウム金属配線、２……ニクロム合金薄膜
抵抗素子、３……パッシベーション膜、４……シリコン
酸化膜、５……シリコン基板、６〜８……トリミングパ
ス、９〜１０……トリミング開始位置、１１……２Ｒ抵
抗トリミングランド、１２……Ｒ抵抗トリミングラン
ド、１３〜１４……微調整トリミング開始位置に設けた
アルミニウム金属配線パターン、１５〜１６……粗調整
トリミング開始位置。
Claims (1)
- 【請求項１】基板上に形成されパッシベーション膜で被
膜された薄膜抵抗のレーザトリミングを開始すべき位置
に配線金属パターンを設けた薄膜抵抗素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60107570A JPH0640564B2 (ja) | 1985-05-20 | 1985-05-20 | 薄膜抵抗素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60107570A JPH0640564B2 (ja) | 1985-05-20 | 1985-05-20 | 薄膜抵抗素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61265855A JPS61265855A (ja) | 1986-11-25 |
| JPH0640564B2 true JPH0640564B2 (ja) | 1994-05-25 |
Family
ID=14462519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60107570A Expired - Lifetime JPH0640564B2 (ja) | 1985-05-20 | 1985-05-20 | 薄膜抵抗素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0640564B2 (ja) |
-
1985
- 1985-05-20 JP JP60107570A patent/JPH0640564B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61265855A (ja) | 1986-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4272561A (en) | Hybrid process for SBD metallurgies | |
| US5329152A (en) | Ablative etch resistant coating for laser personalization of integrated circuits | |
| US3996551A (en) | Chromium-silicon oxide thin film resistors | |
| US5872040A (en) | Method for fabricating a thin film capacitor | |
| JPH0294555A (ja) | トリミング抵抗体 | |
| EP0160419A2 (en) | Strain-gauged load cell and method of compensating the same | |
| US6664500B2 (en) | Laser-trimmable digital resistor | |
| EP0189598B1 (en) | Method for manufacturing a semiconductor device | |
| IE53735B1 (en) | Laser template trimming of circuit elements | |
| JPS61265854A (ja) | 薄膜抵抗素子 | |
| JPS61265855A (ja) | 薄膜抵抗素子 | |
| US6998220B2 (en) | Method for the production of thin layer chip resistors | |
| JPH0322062B2 (ja) | ||
| JPS5933859A (ja) | 薄膜抵抗回路 | |
| JPS641939B2 (ja) | ||
| US3786557A (en) | Fabrication of thin film resistors | |
| JPS63227043A (ja) | 薄膜抵抗回路の製造方法 | |
| JPH0648714B2 (ja) | トリマブルチップ低抗器 | |
| JPS6310881B2 (ja) | ||
| JPS6154247B2 (ja) | ||
| JP2573336Y2 (ja) | 歪センサ | |
| Bulger et al. | The STIC Technology-A Monolithic Approach for Combining Tantalum and Silicon Technologies | |
| JPS6050937A (ja) | 半導体装置の製造方法 | |
| JPH01300592A (ja) | 厚膜多層配線基板 | |
| Masters | Chemical changes in chromium silicide thin films as a result of laser trimming as determined by SAM and XPS |