JPS6154247B2 - - Google Patents
Info
- Publication number
- JPS6154247B2 JPS6154247B2 JP54138547A JP13854779A JPS6154247B2 JP S6154247 B2 JPS6154247 B2 JP S6154247B2 JP 54138547 A JP54138547 A JP 54138547A JP 13854779 A JP13854779 A JP 13854779A JP S6154247 B2 JPS6154247 B2 JP S6154247B2
- Authority
- JP
- Japan
- Prior art keywords
- alignment
- silicon substrate
- oxide film
- silicon
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】
本発明は、窒化シリコン膜及び高融点金属膜で
被覆された酸化シリコン膜段差からなる位置合せ
マークに関する。
被覆された酸化シリコン膜段差からなる位置合せ
マークに関する。
従来、シリコン基板上に形成されているパター
ンとマスク上のパターンとを位置合せした後、マ
スク上のパターンをシリコン基板上に転写するこ
とにより、集積回路がシリコン基板上に形成され
ることはよく知られている。位置合せに際して人
間がシリコン基板上の位置合せマークとマスク上
の位置合せマークを顕微鏡の同一視野内で、一定
の位置関係で重ねることにより、位置合せするの
は最も古典的な方法であつた。しかしこの方法で
は顕微鏡の倍率及び作業者の熟練度によつて位置
合せ精度が左右され、常に一定の位置合せ精度を
確保することは困難であり、その精度は平均して
2.5μｍ程度と考えることが出来る。このような
人為的な原因によつて位置合せ精度が左右される
のが好ましくないのは当然であり、さらに集積回
路の高集積化を進めるにあたつて常に高精度で位
置合せが行なわれることが必要となつて来た。こ
のため、光あるいは電子線を用いて自動的に位置
合せする方法が試みられて来た。それらの方法の
うちいくつかは実用化されて来ている。しかし、
自動的に位置合せを行なう際に重要となるのは、
シリコン基板上にあらかじめ設けられた位置合せ
マークが位置検出用信号の発生源として充分な安
定性を与えないことであつた。すなわち、図１に
示すようなシリコン基板１上の酸化シリコン膜２
の段差を用いた場合に、レーザーあるいは電子線
を用いて、酸化膜段差の端部からの信号を検出す
る場合に、酸化膜厚が薄い場合には信号強度が小
さく、その厚さが3000A以上でなければならない
とか、あるいは酸化膜パターンの幅が小さすぎて
も大きすぎても位置信号がみだれるためパターン
幅は３〜５μｍの範囲でなければ使用に耐えない
とかいつた制約が多かつた。また酸化膜パターン
は集積回路製作工程が酸化及びエツチング工程を
含むため工程が進むに従い形状変化あるいは消滅
するため、全工程に対して位置合せ用信号発生源
として用いることは出来ないことは明らかであ
る。
ンとマスク上のパターンとを位置合せした後、マ
スク上のパターンをシリコン基板上に転写するこ
とにより、集積回路がシリコン基板上に形成され
ることはよく知られている。位置合せに際して人
間がシリコン基板上の位置合せマークとマスク上
の位置合せマークを顕微鏡の同一視野内で、一定
の位置関係で重ねることにより、位置合せするの
は最も古典的な方法であつた。しかしこの方法で
は顕微鏡の倍率及び作業者の熟練度によつて位置
合せ精度が左右され、常に一定の位置合せ精度を
確保することは困難であり、その精度は平均して
2.5μｍ程度と考えることが出来る。このような
人為的な原因によつて位置合せ精度が左右される
のが好ましくないのは当然であり、さらに集積回
路の高集積化を進めるにあたつて常に高精度で位
置合せが行なわれることが必要となつて来た。こ
のため、光あるいは電子線を用いて自動的に位置
合せする方法が試みられて来た。それらの方法の
うちいくつかは実用化されて来ている。しかし、
自動的に位置合せを行なう際に重要となるのは、
シリコン基板上にあらかじめ設けられた位置合せ
マークが位置検出用信号の発生源として充分な安
定性を与えないことであつた。すなわち、図１に
示すようなシリコン基板１上の酸化シリコン膜２
の段差を用いた場合に、レーザーあるいは電子線
を用いて、酸化膜段差の端部からの信号を検出す
る場合に、酸化膜厚が薄い場合には信号強度が小
さく、その厚さが3000A以上でなければならない
とか、あるいは酸化膜パターンの幅が小さすぎて
も大きすぎても位置信号がみだれるためパターン
幅は３〜５μｍの範囲でなければ使用に耐えない
とかいつた制約が多かつた。また酸化膜パターン
は集積回路製作工程が酸化及びエツチング工程を
含むため工程が進むに従い形状変化あるいは消滅
するため、全工程に対して位置合せ用信号発生源
として用いることは出来ないことは明らかであ
る。
本発明の目的は、かかる従来の欠点を除去する
と共に、信号強度が大きくかつ耐酸化性、耐エツ
チング性等にすぐれた半導体装置の位置合せマー
クを提供することである。
と共に、信号強度が大きくかつ耐酸化性、耐エツ
チング性等にすぐれた半導体装置の位置合せマー
クを提供することである。
実験の結果信号強度は、材料の反射率と形状に
依存し、また耐酸化性，耐エツチング性は、高反
射率材料に耐酸化性，耐エツチング性薄膜を形成
することにより得ることが出来る。
依存し、また耐酸化性，耐エツチング性は、高反
射率材料に耐酸化性，耐エツチング性薄膜を形成
することにより得ることが出来る。
以下本発明を図で示す。第２図はシリコン基板
１上に酸化シリコン膜パターン２及びモリブデン
チタン，タングステン等の高反射率材料である高
融点金属３が形成され、気相成長により窒化シリ
コン膜４が形成された状態を示す。MOS型集積
回路を考えた場合、酸化シリコン膜パターンは素
子分離領域形成時に形成することが出来、これは
選択酸化シリコン膜でもよい。さらに高融点金属
３は、ゲート用電極材料として用いられているも
のであり、工程上無理はない。その上に形成され
る窒化シリコン膜４は、ゲート用電極材料のエツ
チング時にフレオン系プラズマ等で同時にエツチ
ング可能であり、ゲート用電極材料の保護に用い
ることも可能である。以上のように本発明による
半導体装置の位置合せマークは半導体装置の製造
工程上無理なく形成できかつ耐酸化，耐エツチン
グ性であり、かつ大きな位置合せ信号強度を与え
ることが出来、高精度な位置合せが可能となる。
つまり、本願発明はシリコン基板上に形成された
酸化シリコン膜パターンと、そのパターン上に形
成された信号強度を大きくするための高反射率材
料であるモリブデン，チタン，タングステン等の
高融点金属、さらにその高融点金属上に目合せパ
ターンに耐酸化性・耐エツチング性を持たせて正
確な目合せが可能となるように形成された窒化シ
リコン膜からなる目合せパターンを用いて、目合
せをすることも特徴とするものである。これによ
り、酸化工程・エツチング工程など多数回行われ
ても大きな信号強度が得られ、正確に精度良く目
合せが可能なので、非常に信頼性の高い高集積化
された半導体装置が得られるという効果を有する
ものである。
１上に酸化シリコン膜パターン２及びモリブデン
チタン，タングステン等の高反射率材料である高
融点金属３が形成され、気相成長により窒化シリ
コン膜４が形成された状態を示す。MOS型集積
回路を考えた場合、酸化シリコン膜パターンは素
子分離領域形成時に形成することが出来、これは
選択酸化シリコン膜でもよい。さらに高融点金属
３は、ゲート用電極材料として用いられているも
のであり、工程上無理はない。その上に形成され
る窒化シリコン膜４は、ゲート用電極材料のエツ
チング時にフレオン系プラズマ等で同時にエツチ
ング可能であり、ゲート用電極材料の保護に用い
ることも可能である。以上のように本発明による
半導体装置の位置合せマークは半導体装置の製造
工程上無理なく形成できかつ耐酸化，耐エツチン
グ性であり、かつ大きな位置合せ信号強度を与え
ることが出来、高精度な位置合せが可能となる。
つまり、本願発明はシリコン基板上に形成された
酸化シリコン膜パターンと、そのパターン上に形
成された信号強度を大きくするための高反射率材
料であるモリブデン，チタン，タングステン等の
高融点金属、さらにその高融点金属上に目合せパ
ターンに耐酸化性・耐エツチング性を持たせて正
確な目合せが可能となるように形成された窒化シ
リコン膜からなる目合せパターンを用いて、目合
せをすることも特徴とするものである。これによ
り、酸化工程・エツチング工程など多数回行われ
ても大きな信号強度が得られ、正確に精度良く目
合せが可能なので、非常に信頼性の高い高集積化
された半導体装置が得られるという効果を有する
ものである。
第１図…従来の自動位置合せ用マークの構造略
図、第２図…本発明による自動位置合せ用マーク
の構造略図。 １……シリコン基板、２……酸化シリコン膜パ
ターン、３……高融点金属膜、４……窒化シリコ
ン膜。
図、第２図…本発明による自動位置合せ用マーク
の構造略図。 １……シリコン基板、２……酸化シリコン膜パ
ターン、３……高融点金属膜、４……窒化シリコ
ン膜。
Claims (1)
- １ シリコン基板とマスクとを位置合せする前記
シリコン基板上に設けられた半導体装置の位置合
せマークにおいて、前記位置合せマークが、前記
シリコン基板上に形成された酸化シリコン膜パタ
ーンと、前記酸化シリコン膜パターン上に形成さ
れた高反射率材料である高融点金属膜と、前記高
融点金属膜上に形成された耐酸化性・耐エツチン
グ性を有する窒化シリコン膜とからなることを特
徴とする半導体装置の位置合せマーク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13854779A JPS5662324A (en) | 1979-10-26 | 1979-10-26 | Semiconductor device position fitting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13854779A JPS5662324A (en) | 1979-10-26 | 1979-10-26 | Semiconductor device position fitting method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5662324A JPS5662324A (en) | 1981-05-28 |
| JPS6154247B2 true JPS6154247B2 (ja) | 1986-11-21 |
Family
ID=15224695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13854779A Granted JPS5662324A (en) | 1979-10-26 | 1979-10-26 | Semiconductor device position fitting method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5662324A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5967632A (ja) * | 1982-10-12 | 1984-04-17 | Oki Electric Ind Co Ltd | ウエハ−アライメントマ−クの保存方法 |
| JPS59172722A (ja) * | 1983-03-23 | 1984-09-29 | Oki Electric Ind Co Ltd | アライメントマ−クの製造方法 |
| JPS60110224U (ja) * | 1983-12-28 | 1985-07-26 | 三菱樹脂株式会社 | 蓋付容器 |
| JPH0494522A (ja) * | 1990-08-10 | 1992-03-26 | Mitsubishi Electric Corp | アライメイト・マーク構造 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5123609Y2 (ja) * | 1971-04-09 | 1976-06-17 | ||
| JPS5459889A (en) * | 1977-10-21 | 1979-05-14 | Hitachi Ltd | Semiconductor device |
-
1979
- 1979-10-26 JP JP13854779A patent/JPS5662324A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5662324A (en) | 1981-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0212219B1 (en) | Visibility enhancement of first order alignment marks | |
| JP2803734B2 (ja) | 集積回路形成方法 | |
| US5982044A (en) | Alignment pattern and algorithm for photolithographic alignment marks on semiconductor substrates | |
| JPH0210716A (ja) | アライメント・マークの形成方法及びアライテント・マークを有する半導体ウエハ | |
| US4407933A (en) | Alignment marks for electron beam lithography | |
| JP2890538B2 (ja) | 半導体装置 | |
| JP2650182B2 (ja) | 位置合せマーク並びに該マークを有する電子装置及びその製造方法 | |
| JPS5944827A (ja) | 半導体装置の製造方法 | |
| JPS63119528A (ja) | 半導体装置の製造方法 | |
| JPS5856334A (ja) | 位置合わせマ−ク | |
| JPS6211491B2 (ja) | ||
| KR100356014B1 (ko) | 정렬 마크 제조 방법 | |
| JPH07211610A (ja) | 半導体装置およびその製造方法 | |
| JP2758595B2 (ja) | 三層レジスト構造 | |
| JPH07111231A (ja) | 半導体装置およびその製造方法 | |
| JPH03142820A (ja) | 半導体装置の製造方法 | |
| JPS6210009B2 (ja) | ||
| JPH01272133A (ja) | 半導体装置 | |
| JPH05129179A (ja) | 半導体装置の製造方法 | |
| JPH06177027A (ja) | 電子ビーム描画方法及び半導体装置 | |
| JP2000021710A (ja) | 半導体装置の製造方法およびフォトマスクの位置合わせ方法 | |
| JPH0544175B2 (ja) | ||
| JPS59107514A (ja) | 半導体装置の製法 | |
| JPS62131515A (ja) | 粒子ビ−ム露光用位置合せマ−ク | |
| JPS63197336A (ja) | 位置合せマ−ク |