JPS641939B2 - - Google Patents
Info
- Publication number
- JPS641939B2 JPS641939B2 JP58181026A JP18102683A JPS641939B2 JP S641939 B2 JPS641939 B2 JP S641939B2 JP 58181026 A JP58181026 A JP 58181026A JP 18102683 A JP18102683 A JP 18102683A JP S641939 B2 JPS641939 B2 JP S641939B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- oxide film
- nitride film
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置、特にレーザートリミング
を必要とする高精度半導体装置に関するものであ
る。
を必要とする高精度半導体装置に関するものであ
る。
従来例の構成とその問題点
近年、アナログーデイジタル変換器やデイジタ
ル・アナログ変換器のモノリシツクIC化進むと
共に性能面においても、より高精度化、高分解能
化が要求されている。このようなモノリシツクの
変換器の高分解能、高精度化に応える技術にレー
ザーを用いた多結晶シリコン抵抗のトリミングが
ある。
ル・アナログ変換器のモノリシツクIC化進むと
共に性能面においても、より高精度化、高分解能
化が要求されている。このようなモノリシツクの
変換器の高分解能、高精度化に応える技術にレー
ザーを用いた多結晶シリコン抵抗のトリミングが
ある。
従来、多結晶シリコン抵抗のレーザートリミン
グは、一般に第１図に示すように保護膜を通して
レーザーを照射するか、または保護膜を堆積する
前にレーザーを照射してトリミングを行つてい
る。
グは、一般に第１図に示すように保護膜を通して
レーザーを照射するか、または保護膜を堆積する
前にレーザーを照射してトリミングを行つてい
る。
まず、第１図の場合を説明する。第１図におい
て１は半導体基板、２は酸化膜、３は多結晶シリ
コン抵抗、４は保護膜で通常酸化膜または窒化膜
で形成される。５は配線用の金属膜で保護膜が開
孔された部分はボンデイング・パツドである。６
はレーザービームで、図示するように多結晶シリ
コン抵抗３へ保護膜を通してビーム照射するわけ
であるが、保護膜の膜厚によつて抵抗３を切断で
きるエネルギーが異なり、保護膜の厚さを厚くす
ればする程高いエネルギーを要する。一方あまり
エネルギーを高くすると、ビームが基板１まで到
達し、基板１の一部が溶解し破壊された酸化膜２
を通して、多結晶シリコン３と基板１がシヨート
するおそれがある。例えば、酸化膜２を550nm、
多結晶シリコン３を300nm、保護膜４を800nmの
厚さにすると、レーザーのエネルギーを4μJにす
れば多結晶シリコン３は切断できるが、このよう
な大きなエネルギーを用いると同時に基板１との
シヨートも発生してしまう。一方保護膜４を
200nmにすれば1.8μJで切断でき、この時は基板
１と抵抗３とのシヨートは発生しない。したがつ
て、保護膜４と酸化膜２との厚さの関係は、少く
とも保護膜の方を薄くしなければならないが、あ
まり薄くすることは保護膜としての作用がなくな
り、半導体の信頼性が低下するという問題が発生
する。
て１は半導体基板、２は酸化膜、３は多結晶シリ
コン抵抗、４は保護膜で通常酸化膜または窒化膜
で形成される。５は配線用の金属膜で保護膜が開
孔された部分はボンデイング・パツドである。６
はレーザービームで、図示するように多結晶シリ
コン抵抗３へ保護膜を通してビーム照射するわけ
であるが、保護膜の膜厚によつて抵抗３を切断で
きるエネルギーが異なり、保護膜の厚さを厚くす
ればする程高いエネルギーを要する。一方あまり
エネルギーを高くすると、ビームが基板１まで到
達し、基板１の一部が溶解し破壊された酸化膜２
を通して、多結晶シリコン３と基板１がシヨート
するおそれがある。例えば、酸化膜２を550nm、
多結晶シリコン３を300nm、保護膜４を800nmの
厚さにすると、レーザーのエネルギーを4μJにす
れば多結晶シリコン３は切断できるが、このよう
な大きなエネルギーを用いると同時に基板１との
シヨートも発生してしまう。一方保護膜４を
200nmにすれば1.8μJで切断でき、この時は基板
１と抵抗３とのシヨートは発生しない。したがつ
て、保護膜４と酸化膜２との厚さの関係は、少く
とも保護膜の方を薄くしなければならないが、あ
まり薄くすることは保護膜としての作用がなくな
り、半導体の信頼性が低下するという問題が発生
する。
したがつて、次に先に述べたように、保護膜を
堆積する前にトリミングを行うことが考えられる
が、これはウエハー状態でしかトリミングするこ
とができないこと、トリミング後に保護膜堆積と
いう工程が入るために、抵抗値の変動の可能性が
あることなどの問題点がある。
堆積する前にトリミングを行うことが考えられる
が、これはウエハー状態でしかトリミングするこ
とができないこと、トリミング後に保護膜堆積と
いう工程が入るために、抵抗値の変動の可能性が
あることなどの問題点がある。
発明の目的
本発明の目的は、前記従来例における問題点に
鑑み、多結晶シリコン抵抗のレーザートリミング
を安定に行い、高精度半導体装置を提供しようと
するものである。
鑑み、多結晶シリコン抵抗のレーザートリミング
を安定に行い、高精度半導体装置を提供しようと
するものである。
発明の構成
本発明は、薄い窒化膜の上に厚い酸化膜を形成
した２層構造の保護膜を有し、多結晶シリコン抵
抗とその周辺の上は薄い窒化膜だけを残して、他
の部分は２層の保護膜で覆い、多結晶シリコン抵
抗にレーザートリミングを行うことにより、安定
でかつ信頼性の高い、高精度半導体装置を実現す
るものである。
した２層構造の保護膜を有し、多結晶シリコン抵
抗とその周辺の上は薄い窒化膜だけを残して、他
の部分は２層の保護膜で覆い、多結晶シリコン抵
抗にレーザートリミングを行うことにより、安定
でかつ信頼性の高い、高精度半導体装置を実現す
るものである。
実施例の説明
第２図に本発明の実施例を示す
第２図において、第１図の構成要素と同一番号
を附した部分は第１図と同一の構成要素である。
７は薄い窒化膜、８は厚い酸化膜でこの窒化膜と
酸化膜の２層で半導体装置の保護膜を形成してい
るが、図に示されるように、多結晶シリコン抵抗
３の上部は薄い窒化膜７のみを残して酸化膜８は
開孔されている。また、当然のことながらボンデ
イング・パツドとなるべき金属膜５の上部は厚い
酸化膜８、薄い窒化膜７ともども開孔されてい
る。今、薄い窒化膜７を厚さ200nm、厚い酸化膜
８を厚さ600nm程度に設定すれば、図示するよう
にレーザービームを照射すべき多結晶シリコン抵
抗３の上は200nmの窒化膜に覆われているだけで
あるので、比較的低いレーザーエネルギーでトリ
ミングが可能であり、基板１と多結晶シリコン抵
抗３とがシヨートもしくはリーク電流が流れると
いう問題は無い。
を附した部分は第１図と同一の構成要素である。
７は薄い窒化膜、８は厚い酸化膜でこの窒化膜と
酸化膜の２層で半導体装置の保護膜を形成してい
るが、図に示されるように、多結晶シリコン抵抗
３の上部は薄い窒化膜７のみを残して酸化膜８は
開孔されている。また、当然のことながらボンデ
イング・パツドとなるべき金属膜５の上部は厚い
酸化膜８、薄い窒化膜７ともども開孔されてい
る。今、薄い窒化膜７を厚さ200nm、厚い酸化膜
８を厚さ600nm程度に設定すれば、図示するよう
にレーザービームを照射すべき多結晶シリコン抵
抗３の上は200nmの窒化膜に覆われているだけで
あるので、比較的低いレーザーエネルギーでトリ
ミングが可能であり、基板１と多結晶シリコン抵
抗３とがシヨートもしくはリーク電流が流れると
いう問題は無い。
次に本発明の製造方法の実施例について説明す
る。
る。
第３図にその実施例を示す。図中、第１図およ
び第２図と同一番号のものは第１図、第２図と同
一の構成要素である。
び第２図と同一番号のものは第１図、第２図と同
一の構成要素である。
まずＡに示するように、半導体基板１上へ酸化
膜２を500〜600nm形成した後、選択的に所定の
箇所に不純物をドーピングした多結晶シリコン抵
抗３を3300nmの厚さに形成する。その後、Ｂに
示すように多結晶シリコン表面を酸化して薄い酸
化膜９を形成する。なおこの酸化膜９は必ずしも
必要ではない。次にアルミ配線を行ない、５の金
属膜を形成する。つづいてＣに図示するように、
全面に窒化膜７と酸化膜８を各々200nm、600nm
堆積する。次にＤに示すように、トリミングを施
すべき結晶シリコン抵抗３の上部を選択的にフオ
トエツチングして、酸化膜８のみを開孔する。つ
づいて、再びフオトエツチング法により、Ｅに示
すように所定のアルミ配線上の窒化膜と酸化膜を
開孔し、ボンデイング・パツドを形成する。
膜２を500〜600nm形成した後、選択的に所定の
箇所に不純物をドーピングした多結晶シリコン抵
抗３を3300nmの厚さに形成する。その後、Ｂに
示すように多結晶シリコン表面を酸化して薄い酸
化膜９を形成する。なおこの酸化膜９は必ずしも
必要ではない。次にアルミ配線を行ない、５の金
属膜を形成する。つづいてＣに図示するように、
全面に窒化膜７と酸化膜８を各々200nm、600nm
堆積する。次にＤに示すように、トリミングを施
すべき結晶シリコン抵抗３の上部を選択的にフオ
トエツチングして、酸化膜８のみを開孔する。つ
づいて、再びフオトエツチング法により、Ｅに示
すように所定のアルミ配線上の窒化膜と酸化膜を
開孔し、ボンデイング・パツドを形成する。
発明の効果
以上、実施例に基づいて説明したように、本発
明によれば、レーザートリミングを施すべき多結
晶シリコン抵抗の上部は薄い窒化膜のみで覆わ
れ、他の部分は窒化膜と厚い酸化膜の２層膜で覆
われているために、レーザートリミングは基板が
損傷しない程度の低いエネルギーで可能となると
同時に、信頼性的にも優れた半導体装置を提供す
ることができる。
明によれば、レーザートリミングを施すべき多結
晶シリコン抵抗の上部は薄い窒化膜のみで覆わ
れ、他の部分は窒化膜と厚い酸化膜の２層膜で覆
われているために、レーザートリミングは基板が
損傷しない程度の低いエネルギーで可能となると
同時に、信頼性的にも優れた半導体装置を提供す
ることができる。
第１図は従来のレーザートリミング状態の構成
を示す構造断面図、第２図は本発明の一実施例の
レーザートリミング状態を示す構造断面図、第３
図Ａ〜Ｅは本発明の製造法の実施例を示す工程断
面図である。 １……半導体基板、３……多結晶シリコン抵
抗、５……金属配線、６……レーザービーム、７
……窒化膜、８……酸化膜。
を示す構造断面図、第２図は本発明の一実施例の
レーザートリミング状態を示す構造断面図、第３
図Ａ〜Ｅは本発明の製造法の実施例を示す工程断
面図である。 １……半導体基板、３……多結晶シリコン抵
抗、５……金属配線、６……レーザービーム、７
……窒化膜、８……酸化膜。
Claims (1)
- 【特許請求の範囲】 １ 薄い窒化膜の上に厚い酸化膜を形成した２層
膜を保護膜とし、所定の位置に設けた多結晶シリ
コン上の所望の領域は前記厚い酸化膜を除去し、
薄い窒化膜のみ形成したことを特徴とする半導体
装置。 ２ 多結晶シリコンにレーザービームを薄い窒化
膜を通して照射することによりトリミングを施し
てなることを特徴とする特許請求の範囲第１項に
記載の半導体装置。 ３ 多結晶シリコンを半導体基板上の酸化膜上に
設け、この酸化膜の膜厚よりも薄い窒化膜の膜厚
を薄くすることを特徴とする特許請求の範囲第１
項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181026A JPS6072254A (ja) | 1983-09-28 | 1983-09-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181026A JPS6072254A (ja) | 1983-09-28 | 1983-09-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6072254A JPS6072254A (ja) | 1985-04-24 |
| JPS641939B2 true JPS641939B2 (ja) | 1989-01-13 |
Family
ID=16093463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58181026A Granted JPS6072254A (ja) | 1983-09-28 | 1983-09-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6072254A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0693485B2 (ja) * | 1985-11-29 | 1994-11-16 | 日本電装株式会社 | 半導体装置 |
| US4853758A (en) * | 1987-08-12 | 1989-08-01 | American Telephone And Telegraph Company, At&T Bell Laboratories | Laser-blown links |
-
1983
- 1983-09-28 JP JP58181026A patent/JPS6072254A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6072254A (ja) | 1985-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4060828A (en) | Semiconductor device having multi-layer wiring structure with additional through-hole interconnection | |
| US4209894A (en) | Fusible-link semiconductor memory | |
| US5041897A (en) | Semiconductor device | |
| JPH0144024B2 (ja) | ||
| EP0189598B1 (en) | Method for manufacturing a semiconductor device | |
| JPS641939B2 (ja) | ||
| JPS6364057B2 (ja) | ||
| JPS63307758A (ja) | 集積回路装置 | |
| US4475955A (en) | Method for forming integrated circuits bearing polysilicon of reduced resistance | |
| JPS61134053A (ja) | 半導体集積回路装置 | |
| KR930005499B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPS6165464A (ja) | 厚膜多層基板における膜抵抗体の製造方法 | |
| JPS5933859A (ja) | 薄膜抵抗回路 | |
| JPH0553072B2 (ja) | ||
| JPH0322062B2 (ja) | ||
| JP3047566B2 (ja) | 集積回路装置用バンプ電極の電解めっき方法 | |
| JPS61265854A (ja) | 薄膜抵抗素子 | |
| JP3372109B2 (ja) | 半導体装置 | |
| JPS6221283A (ja) | 超伝導集積回路 | |
| JPS61115332A (ja) | 半導体装置及びその製造方法 | |
| JPS6165465A (ja) | 厚膜多層基板における膜抵抗体の製造方法 | |
| JPS6347147B2 (ja) | ||
| KR20040054097A (ko) | 반도체 소자의 본딩 패드와 이의 형성 방법 | |
| JPH03149824A (ja) | 半導体装置の製造方法 | |
| JPH02164039A (ja) | 半導体装置の製造方法 |