JPH01300592A - 厚膜多層配線基板 - Google Patents

厚膜多層配線基板

Info

Publication number
JPH01300592A
JPH01300592A JP63131041A JP13104188A JPH01300592A JP H01300592 A JPH01300592 A JP H01300592A JP 63131041 A JP63131041 A JP 63131041A JP 13104188 A JP13104188 A JP 13104188A JP H01300592 A JPH01300592 A JP H01300592A
Authority
JP
Japan
Prior art keywords
insulating layer
resistor
built
layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63131041A
Other languages
English (en)
Inventor
Makoto Shibuya
誠 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP63131041A priority Critical patent/JPH01300592A/ja
Publication of JPH01300592A publication Critical patent/JPH01300592A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、厚膜多層配線基板に関する。さらに具体的に
は、印刷多層法によってセラミック基板上に電極、誘電
体絶縁層、抵抗体などを順次積層して形成された厚膜多
層配線基板に関する。
〔背景技術とその問題点〕
セラミック多層配線技術のひとつとして、多層印刷法が
ある。この方法は、セラミック基板上に導体ペースト、
絶縁層材料、抵抗ペーストなどを順次印刷し、乾燥し、
焼成する工程を繰り返゛すことによって厚膜多層配線基
板を形成する方法であり、そのうちの抵抗はレーザ光で
トリミングされる。
第2図に示すものは、多層印刷法によって形成された従
来の厚膜多層配線基板の構造であり、アルミナ基板等の
セラミック基板11の上に電極12と内蔵抵抗13を形
成し、この上に結晶化ガラスなどの誘電体絶縁層14を
印刷によって積層しである。
しかし、この第2図に示す厚膜多層配線基板にあっては
、内蔵抵抗13の上でセラミック基板11の全体にわた
って40〜50μ程度の均一な厚みの絶縁層14を形成
しであるので、レーザ光によって内蔵抵抗13のトリミ
ング作業を行う場合には、レーザ光によって厚い絶縁層
14とともに内蔵抵抗13のトリミングを行わなければ
ならない、この為、大きなレーザ出力を要し、内蔵抵抗
13への熱影響が大きくなり、また切りがすが多くなっ
て、トリミング精度及び特性が悪化してしまう。
また、第3図に示すものは他の従来例であり、内蔵抵抗
13の形成されている箇所には絶縁層14を形成せず、
内蔵抵抗13が絶縁層14の開孔15から露出するよう
にしたものである。この第3図の従来例では、内蔵抵抗
13が露出しているので、レーザ光によるトリミング作
業の安定性及び精度は良好であるが、内蔵抵抗13が露
出しているため、経時的な特性変化や異物の付着といっ
た問題があり、外部からの影響を受は易かった。
〔発明が解決しようとする課題〕
従来の厚膜多層配線基板にあっては、上述のように、内
蔵抵抗の上に厚い絶縁層を積層したものでは、レーザ光
によるトリミング作業の安定性及び精度に問題があり、
内蔵抵抗を露出させたものでは、内蔵抵抗保護の点で問
題があった。
したがって、本発明は、絶縁層により内蔵抵抗を覆って
抵抗保護を図りつつ、レーザ光により信頼性の高いトリ
ミング作業を行えるようにすることにある。
〔課題を解決するための手段〕 本発明の厚膜多層配線基板は、表面に内蔵抵抗を形成さ
れた下層部の上に絶縁層を積層し、この絶縁層の内蔵抵
抗を覆う箇所の膜厚を他の箇所の膜厚よりも薄くしたこ
とを特徴としている。
C作用〕 本発明にあっては、上記のごとく内蔵抵抗を覆う箇所の
絶縁層の膜厚を薄くしであるので、大きなレーザ光出力
を要せず、抵抗体に対し過度の熱影響が生じず、クラッ
クなどの発生を未然に防止でき、精度の高い安定したト
リミング作業を行うことができる。また、切りかすの発
生量も少なくなる。更に、内蔵抵抗を覆う薄い絶縁層に
よって内蔵抵抗を異物等から保護することができる。
〔実施例〕
以下、本発明の一実施例を添付図に基づいて詳述する。
第1図には、三層構成の厚膜多層配線基板4の一部を示
しである。第−層Iは、アルミナ基板等のセラミック基
板5の上に、スクリーン印刷法によって電極6a等の第
−層回路6を形成したものである。第二層■は、第−層
Iの上に印刷、乾燥及び焼成工程を複数回繰り返して厚
さ40〜50μ程度の例えば結晶化ガラスからなる誘電
体絶縁層7を形成し、この絶縁層7の表面にスクリーン
印刷法によって電極8aや内蔵抵抗1等の第二層回路8
を形成したものである。第三層■は、第二層■(下層部
2)の上に例えば結晶化ガラスの誘電体絶縁層3を形成
し、この絶縁層3の表面に電極9a等の第三層回路9を
形成したものである。
上記の各電極6a、8a、9aは、Au系ペーストやA
g系ペースト、あるいはCuペーストなどをスクリーン
印刷した後、絶縁層に焼き付けて形成されており、内蔵
抵抗1も酸化ルテニウム系などのペーストをスクリーン
印刷した後、絶縁層7や電極8aに焼き付けて形成され
ている。
上記の第三層■の絶縁層3は、はぼ全体が絶縁特性を得
るのに必要な厚み、例えばL;40〜50μ程度の厚み
に形成されているが、内蔵抵抗1を覆う箇所3aでは絶
縁層3は薄く形成されており、例えば1=10〜10数
μ程度の厚みに形成されている。なお、この絶縁層3の
薄い箇所3aは必ずしも内蔵抵抗lの全体にわたる必要
はなく、すくなくとも内蔵抵抗1のトリミングに必要な
面積だけあれば良い。このように第三層■の絶縁層3の
厚みを部分的に変える手段としては、例えば次のような
方法が考えられる。この絶縁層3は第二層■の上にペー
スト状の誘電体材料をスクリーン印刷し、乾燥し、更に
焼成する工程を複数回繰り返して形成されるものである
ので、第一回目の工程では内蔵抵抗1を覆うように第二
層■の全体に薄い絶縁層3を形成し、第二回目の工程以
後は、異なる印刷用スクリーンを用いて内蔵抵抗1以外
の箇所3bにのみ絶縁層3を形成する。こうすると、内
蔵抵抗1の箇所3aでは一層となるので薄い絶縁層3と
なるが、内蔵抵抗1以外の箇所3bでは複数層となるの
で厚い絶縁層3となるのである。
こうして厚膜多層配線基板4が組まれた後、レーザトリ
ミングによって絶縁層3の薄い箇所3aを通して内蔵抵
抗1にレーザ光を照射し、絶縁層3とともに内蔵抵抗1
を部分的に蒸発除去するのである。この時、内蔵抵抗1
の箇所3aでの絶縁層3の厚みは他の箇所3bよりも薄
くなっているので、大きなレーザ光出力を要せず、抵抗
体に対し過度の熱影響を与えずに確実に内蔵抵抗3のト
リミングを行え、トリミング精度も向上させることがで
きるのである。しかも、上記のような方法で絶縁層3の
薄い箇所3aを形成することにより絶縁層3の薄い箇所
3aを十分な位置精度で形成することができ、このため
トリミング時には、絶縁層3の薄い箇所3aの縁を位置
決め用の基準とし、絶縁層3の下の内蔵抵抗1の位置の
認識精度を向上させることができ、レーザ光の照射精度
を高めることができる。一方、内蔵抵抗1は、薄いなが
らも絶縁層3によって覆われているので、異物が内蔵抵
抗1に直接付着して傷付いたり、電気特性に影響を受け
たりすることも防止できるのである。
上記実施例では、厚膜多層配線基板は三層構造となって
いたが、これに限るものでなく、三層以上の場合でもよ
く、あるいはアルミナ等のセラミック基板の上に内蔵抵
抗を形成された二層構造のものであっても良い。
C発明の効果〕 本発明によれば、薄い絶縁層を通して内蔵抵抗をトリミ
ングできるので、内蔵抵抗の抵抗値を高精度でかつバラ
ツキも小さく調整することができる。一方、内蔵抵抗は
露出しておらず、薄いながらも絶縁層によって覆われて
いるので、内蔵抵抗の経時的な特性変化を防止でき、ま
た異物や塵埃などが内蔵抵抗に付着することを防止する
ことができ、異物等による特性劣化を防止できる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す一部破断した断面図、
第2図は従来例を示す一部破断した断面図、第3図は他
の従来例を示す一部破断した断面図である。 1・・・内蔵抵抗  2・・・下層部 3・・・絶縁層   3a・・・絶縁層の薄い箇所3b
・・・絶縁層の厚い箇所

Claims (1)

    【特許請求の範囲】
  1. (1)表面に内蔵抵抗を形成された下層部の上に絶縁層
    を積層し、この絶縁層の内蔵抵抗を覆う箇所の膜厚を他
    の箇所の膜厚よりも薄くしたことを特徴とする厚膜多層
    配線基板。
JP63131041A 1988-05-28 1988-05-28 厚膜多層配線基板 Pending JPH01300592A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63131041A JPH01300592A (ja) 1988-05-28 1988-05-28 厚膜多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63131041A JPH01300592A (ja) 1988-05-28 1988-05-28 厚膜多層配線基板

Publications (1)

Publication Number Publication Date
JPH01300592A true JPH01300592A (ja) 1989-12-05

Family

ID=15048638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63131041A Pending JPH01300592A (ja) 1988-05-28 1988-05-28 厚膜多層配線基板

Country Status (1)

Country Link
JP (1) JPH01300592A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006031577A3 (en) * 2004-09-13 2006-06-01 Electro Scient Ind Inc Reduction of thermoelectric effects during laser trimming of resistors

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006031577A3 (en) * 2004-09-13 2006-06-01 Electro Scient Ind Inc Reduction of thermoelectric effects during laser trimming of resistors
GB2434253A (en) * 2004-09-13 2007-07-18 Electro Scient Ind Inc Reduction of thermoelectric effects during laser trimming of resistors
US7667159B2 (en) 2004-09-13 2010-02-23 Electro Scientific Industries, Inc. Resolving thermoelectric potentials during laser trimming of resistors

Similar Documents

Publication Publication Date Title
JPH07106729A (ja) 厚膜回路部品の製造方法
KR890001730Y1 (ko) 칩 저항
JPH06326246A (ja) 厚膜回路基板及びその製造方法
JPH053380A (ja) 厚膜抵抗体,厚膜印刷配線基板およびその製造方法ならびに厚膜混成集積回路
GB2133933A (en) Electrical or electronic multi-layer circuit component
JPH01300592A (ja) 厚膜多層配線基板
JP2004111833A (ja) チップ抵抗器の製造方法
JPS63253659A (ja) 厚膜混成集積回路装置
JPS6165465A (ja) 厚膜多層基板における膜抵抗体の製造方法
JPH0239116B2 (ja)
JPH07193342A (ja) 電子部品の実装回路基板
JP2000030902A (ja) チップ型抵抗器とその製造方法
TWI801227B (zh) 晶片零件
JPS6231192A (ja) ハイブリツド集積回路
JP2626328B2 (ja) チップ複合機能素子
JPH0774007A (ja) 固定抵抗器の製造方法
JPH01152701A (ja) チップ型電子部品
JPH02122594A (ja) 回路基板装置
JPS61148859A (ja) 混成集積回路装置およびその製造方法
JPH08330102A (ja) チップ抵抗器
JP2004128218A (ja) 小型電子部品の製造方法およびチップ抵抗器
JPH01270301A (ja) 小型感温低抗器およびその製造方法
JPH04174592A (ja) 厚膜印刷基板
JP2904853B2 (ja) レーザトリミング保護部材
JPH08316001A (ja) チップ型電子部品