JPH0640617B2 - スイツチト・キヤパシタ・フイルタ - Google Patents
スイツチト・キヤパシタ・フイルタInfo
- Publication number
- JPH0640617B2 JPH0640617B2 JP10881386A JP10881386A JPH0640617B2 JP H0640617 B2 JPH0640617 B2 JP H0640617B2 JP 10881386 A JP10881386 A JP 10881386A JP 10881386 A JP10881386 A JP 10881386A JP H0640617 B2 JPH0640617 B2 JP H0640617B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- capacitor
- output terminal
- input terminal
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、スイッチト・キャパシタ・フィルタに関し、
特にバイカッド型スイッチ・キャパシタ・フィルタに関
する。
特にバイカッド型スイッチ・キャパシタ・フィルタに関
する。
従来、バイカッド型スイッチト・キャパシタ・フィルタ
（以下ＳＣＦと略す）は、第２図に示す様にスイッチ
１，２，３，４，５，６と容量値ＧＣ０，ＨＣ０，ＡＣ
０の容量１５，１６，１７とを介して縦続に接続された
演算増幅器Ａ１，Ａ２，および、各演算増幅器の帰還路
に接続されたスイッチ７〜１４と容量値ＤＣ０，Ｂ
Ｃ０，ＦＣ０，ＣＣ０，ＥＣ０，ＩＣ０，ＪＣ０の容量
１８〜２４とによって構成され、各容量は単位容量Ｃ０
の整数倍であり、Ａ，Ｂ，Ｃ，…，Ｉ，Ｊはそれぞれ倍
率を示す整数値である。各スイッチは第３図に示すφ，
の２相クロックによって駆動される。このＳＣＦの伝
達関数は、入力電圧をＶ１，出力電圧をＶ２とすれば、 となる。ここでＺ＝ｅi2 π f τ，ｆは入力信号の周波
数、τはサンプリングの１周期である。
（以下ＳＣＦと略す）は、第２図に示す様にスイッチ
１，２，３，４，５，６と容量値ＧＣ０，ＨＣ０，ＡＣ
０の容量１５，１６，１７とを介して縦続に接続された
演算増幅器Ａ１，Ａ２，および、各演算増幅器の帰還路
に接続されたスイッチ７〜１４と容量値ＤＣ０，Ｂ
Ｃ０，ＦＣ０，ＣＣ０，ＥＣ０，ＩＣ０，ＪＣ０の容量
１８〜２４とによって構成され、各容量は単位容量Ｃ０
の整数倍であり、Ａ，Ｂ，Ｃ，…，Ｉ，Ｊはそれぞれ倍
率を示す整数値である。各スイッチは第３図に示すφ，
の２相クロックによって駆動される。このＳＣＦの伝
達関数は、入力電圧をＶ１，出力電圧をＶ２とすれば、 となる。ここでＺ＝ｅi2 π f τ，ｆは入力信号の周波
数、τはサンプリングの１周期である。
第２図において、演算増幅器の出力のオフセット電圧を
入力オフセットに換算した時の電圧をＶ01，Ｖ02とすれ
ば、入力信号Ｖ１を接地した時の、オフセット電圧
Ｖ01，Ｖ02に対する出力電圧Ｖ２の伝達関数は各々、 となる。ここで直流オフセットに対する伝達関数を求め
るため、Ｚ＝１とすれば、 となり、第２のバイカッド型ＳＣＦの直流オフセット
は、１段目の演算増幅器Ａ１の入力換算オフセットおよ
び容量値ＣＣ０，ＧＣ０，ＨＣ０に依存する。
入力オフセットに換算した時の電圧をＶ01，Ｖ02とすれ
ば、入力信号Ｖ１を接地した時の、オフセット電圧
Ｖ01，Ｖ02に対する出力電圧Ｖ２の伝達関数は各々、 となる。ここで直流オフセットに対する伝達関数を求め
るため、Ｚ＝１とすれば、 となり、第２のバイカッド型ＳＣＦの直流オフセット
は、１段目の演算増幅器Ａ１の入力換算オフセットおよ
び容量値ＣＣ０，ＧＣ０，ＨＣ０に依存する。
上述した従来のバイカッド型ＳＣＦにおいて、伝達関数
は、各容量の比によって決定される。従って、単位容量
Ｃ０は容量の比精度の許容範囲内で、極めて小さな値と
することができ、このことがＳＣＦの集積回路化を可能
とした。しかしながら、単位容量を小さくすることによ
って直流オフセットが大きくなるという欠点があった。
は、各容量の比によって決定される。従って、単位容量
Ｃ０は容量の比精度の許容範囲内で、極めて小さな値と
することができ、このことがＳＣＦの集積回路化を可能
とした。しかしながら、単位容量を小さくすることによ
って直流オフセットが大きくなるという欠点があった。
第４図は、ＳＣＦの基本構成要素である、１次積分器で
あり、容量Ｃ１を介して入力と接地点を接続するスイッ
チＳＷ１，ＳＷ３と容量Ｃ１を介して接地点と演算増幅
器Ａ１の反転入力を接続するスイッチＳＷ２，ＳＷ４及
び演算増幅器Ａ１の反転入力端子と出力端子に接続され
た容量Ｃ２より成る。各スイッチは、ｐ型とｎ型トラン
ジスタとを並列接続したトランスファゲートで構成され
る。スイッチＳＷ４がオン，オフする時に、各トランジ
スタのゲートとソース，ドレイン間の寄生容量Ｃ01，Ｃ
02を通して積分容量Ｃ２に漏れる電荷、および、スイッ
チＳＷ４がオフする時に積分容量Ｃ２に流れるチャネル
の電荷、そして、演算増幅器の直流オフセットによって
積分容量Ｃ２に流れる電荷の和を△Ｑとすれば、出力の
直流オフセット△Ｖは、△Ｖ＝△Ｑ／Ｃ２となる。積分
容量Ｃ２に漏れる電荷△Ｑは、スイッチを構成するトラ
ンジスタの大きさ、および演算増幅器の直流オフセット
にのみ依存するため容量値Ｃ２が小さくなれば、出力オ
フセットが大きくなる。
あり、容量Ｃ１を介して入力と接地点を接続するスイッ
チＳＷ１，ＳＷ３と容量Ｃ１を介して接地点と演算増幅
器Ａ１の反転入力を接続するスイッチＳＷ２，ＳＷ４及
び演算増幅器Ａ１の反転入力端子と出力端子に接続され
た容量Ｃ２より成る。各スイッチは、ｐ型とｎ型トラン
ジスタとを並列接続したトランスファゲートで構成され
る。スイッチＳＷ４がオン，オフする時に、各トランジ
スタのゲートとソース，ドレイン間の寄生容量Ｃ01，Ｃ
02を通して積分容量Ｃ２に漏れる電荷、および、スイッ
チＳＷ４がオフする時に積分容量Ｃ２に流れるチャネル
の電荷、そして、演算増幅器の直流オフセットによって
積分容量Ｃ２に流れる電荷の和を△Ｑとすれば、出力の
直流オフセット△Ｖは、△Ｖ＝△Ｑ／Ｃ２となる。積分
容量Ｃ２に漏れる電荷△Ｑは、スイッチを構成するトラ
ンジスタの大きさ、および演算増幅器の直流オフセット
にのみ依存するため容量値Ｃ２が小さくなれば、出力オ
フセットが大きくなる。
第２図に示すバイカッド型ＳＣＦにおいても単位容量Ｃ
０を小さくすると、１次積分器と同じ原理によって出力
オフセットが大きくなるという欠点があった。
０を小さくすると、１次積分器と同じ原理によって出力
オフセットが大きくなるという欠点があった。
本発明は、上述のバイカッド型スイッチト・キャパシタ
・フィルタにおいて、１段の演算増幅器Ａ１に属する容
量群の単位容量を２段のそれに属する容量群の単位容量
よりも大きくしたことを特徴とする。すなわち、本発明
は、夫々が第１および第２のスイッチならびにこれら第
１および第２のスイッチ間に接続された容量を有する第
１乃至第７の回路と、出力端子および反転入力端子間に
第１のコンデンサを有し、かつ前記反転入力端子が信号
入力端子に前記第１および第２の回路の並列接続体を介
して接続されるとともに前記第３の回路および第２のコ
ンデンサの並列接続体を介して信号出力端子に接続され
た第１の演算増幅器と、前記信号出力端子に接続された
出力端子および反転入力端子間に第３のコンデンサおよ
び前記第４の回路の並列接続体を有し、かつ前記反転入
力端子が第５の回路を介して前記第１の演算増幅器の出
力端子に接続されるとともに前記第６および第７の回路
の並列接続体を介して前記信号入力端子に接続された第
２の演算増幅器とを備え、前期第１乃至第３の回路にお
ける前記容量ならびに前記第１および第２のコンデンサ
の単位容量を前記第４乃至第７の回路における前記容量
ならびに前記第３のコンデンサの単位容量よりも大きく
したことを特徴としている。
・フィルタにおいて、１段の演算増幅器Ａ１に属する容
量群の単位容量を２段のそれに属する容量群の単位容量
よりも大きくしたことを特徴とする。すなわち、本発明
は、夫々が第１および第２のスイッチならびにこれら第
１および第２のスイッチ間に接続された容量を有する第
１乃至第７の回路と、出力端子および反転入力端子間に
第１のコンデンサを有し、かつ前記反転入力端子が信号
入力端子に前記第１および第２の回路の並列接続体を介
して接続されるとともに前記第３の回路および第２のコ
ンデンサの並列接続体を介して信号出力端子に接続され
た第１の演算増幅器と、前記信号出力端子に接続された
出力端子および反転入力端子間に第３のコンデンサおよ
び前記第４の回路の並列接続体を有し、かつ前記反転入
力端子が第５の回路を介して前記第１の演算増幅器の出
力端子に接続されるとともに前記第６および第７の回路
の並列接続体を介して前記信号入力端子に接続された第
２の演算増幅器とを備え、前期第１乃至第３の回路にお
ける前記容量ならびに前記第１および第２のコンデンサ
の単位容量を前記第４乃至第７の回路における前記容量
ならびに前記第３のコンデンサの単位容量よりも大きく
したことを特徴としている。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例のバイカッド型ＳＣＦの回
路図である。演算増幅器Ａ１の反転入力端子は、スイッ
チ１，２，３，４および容量値ＧＣ０，ＨＣ０の容量１
５，１６を介して入力端子に接続され、容量値ＤＣ０の
容量１８を介して演算増幅器Ａ１の出力端子と接続さ
れ、スイッチ７，８および容量値ＣＣ０，ＥＣ０の容量
２１，２２を介して、演算増幅器Ａ２の出力端子に接続
される。また演算増幅器Ａ２の反転入力端子は、スイッ
チ５，６および容量値ＡＣ１の容量１７を介して演算増
幅器Ａ１の出力端子と接続され、スイッチ９，１０およ
び容量値ＦＣ１，ＢＣ１の容量２０，１９を介して演算
増幅器Ａ２の出力端子と接続され、スイッチ１１，１
２，１３，１４および容量値ＩＣ１，ＪＣ１の容量２
３，２４を介して入力端子と接続される。このＳＣＦの
伝達関数は第２図のものと同一である。また、入力信号
Ｖ１を接地したときのオフセット電圧Ｖ01に対する出力
電圧Ｖ２の伝達関数は、 となり、第２のＳＣＦと同一である。
路図である。演算増幅器Ａ１の反転入力端子は、スイッ
チ１，２，３，４および容量値ＧＣ０，ＨＣ０の容量１
５，１６を介して入力端子に接続され、容量値ＤＣ０の
容量１８を介して演算増幅器Ａ１の出力端子と接続さ
れ、スイッチ７，８および容量値ＣＣ０，ＥＣ０の容量
２１，２２を介して、演算増幅器Ａ２の出力端子に接続
される。また演算増幅器Ａ２の反転入力端子は、スイッ
チ５，６および容量値ＡＣ１の容量１７を介して演算増
幅器Ａ１の出力端子と接続され、スイッチ９，１０およ
び容量値ＦＣ１，ＢＣ１の容量２０，１９を介して演算
増幅器Ａ２の出力端子と接続され、スイッチ１１，１
２，１３，１４および容量値ＩＣ１，ＪＣ１の容量２
３，２４を介して入力端子と接続される。このＳＣＦの
伝達関数は第２図のものと同一である。また、入力信号
Ｖ１を接地したときのオフセット電圧Ｖ01に対する出力
電圧Ｖ２の伝達関数は、 となり、第２のＳＣＦと同一である。
ここで、容量を容量値ＢＣ１を単位とするグループの容
量１７，２０，２３，２４，１９と、容量値ＤＣ０を単
位とするグループの容量２１，２２，１５，１６，１８
とに分けることができ、このとき伝達関数は、 で表わすことができ、単位容量を各グループ毎に独立に
設定できることがわかる。直流オフケット△Ｖは、 となる。演算増幅器の出力オフセット電圧を入力オフセ
ットに換算したときの電圧Ｖ01は単位容量Ｃ０に反比例
する。ここで、単位容量値Ｃ０，Ｃ１をＣ０＞Ｃ１とす
る。
量１７，２０，２３，２４，１９と、容量値ＤＣ０を単
位とするグループの容量２１，２２，１５，１６，１８
とに分けることができ、このとき伝達関数は、 で表わすことができ、単位容量を各グループ毎に独立に
設定できることがわかる。直流オフケット△Ｖは、 となる。演算増幅器の出力オフセット電圧を入力オフセ
ットに換算したときの電圧Ｖ01は単位容量Ｃ０に反比例
する。ここで、単位容量値Ｃ０，Ｃ１をＣ０＞Ｃ１とす
る。
第１に、単位容量値Ｃ０の値を従来と等しくした場合を
考える。この時、直流オフセット，伝達関数は従来と等
しい。総容量値は、 総容量値＝(Ａ＋Ｆ＋Ｉ＋Ｊ＋Ｂ)Ｃ1＋(Ｃ＋Ｅ＋Ｇ＋Ｈ
＋Ｄ)Ｃ0 となり、（Ａ＋Ｆ＋Ｉ＋Ｊ＋Ｂ）（Ｃ０−Ｃ１）だけ少
なくなる。
考える。この時、直流オフセット，伝達関数は従来と等
しい。総容量値は、 総容量値＝(Ａ＋Ｆ＋Ｉ＋Ｊ＋Ｂ)Ｃ1＋(Ｃ＋Ｅ＋Ｇ＋Ｈ
＋Ｄ)Ｃ0 となり、（Ａ＋Ｆ＋Ｉ＋Ｊ＋Ｂ）（Ｃ０−Ｃ１）だけ少
なくなる。
第２に、総容量値を従来と等しくした場合、Ｃ０＞Ｃ１
であるから、単位容量値Ｃ０が大きくなり、直流オフセ
ットは単位容量値Ｃ０の従来値と変更値の比に比例して
小さくなる。この場合も伝達関数は変らない。中心周波
数１６３３Ｈｚの帯域通過フィルタの容量の係数Ａ〜Ｊ
を第５図に示す。この構成で単位容量値Ｃ１を単位容量
値Ｃ０の1/2とすると、繰容量は、Ｃ０×３６．４８９
９となり、従来の容量値の７０％の容量値で同一特性の
フィルタが構成できる。
であるから、単位容量値Ｃ０が大きくなり、直流オフセ
ットは単位容量値Ｃ０の従来値と変更値の比に比例して
小さくなる。この場合も伝達関数は変らない。中心周波
数１６３３Ｈｚの帯域通過フィルタの容量の係数Ａ〜Ｊ
を第５図に示す。この構成で単位容量値Ｃ１を単位容量
値Ｃ０の1/2とすると、繰容量は、Ｃ０×３６．４８９
９となり、従来の容量値の７０％の容量値で同一特性の
フィルタが構成できる。
また、単位容量値Ｃ１を単位容量値Ｃ０の1/2とし、総
容量値を従来の容量値と等しいとすると、単位容量値Ｃ
０は従来の容量値の１．７倍となり、直流オフセットは
変更前の６０％となる。
容量値を従来の容量値と等しいとすると、単位容量値Ｃ
０は従来の容量値の１．７倍となり、直流オフセットは
変更前の６０％となる。
以上説明したように、本発明は、バイカッド型ＳＣＦの
容量を２つのグループに分割し、各グループの単位容量
を独立に変えることにより、従来と同一の総容量値で、
伝達特性を変えることなく、直流オフセットを軽減する
ことを可能とし、また、直流オフセット，伝達特性を変
えることなく、総容量値を軽減することを可能とすると
いう効果がある。
容量を２つのグループに分割し、各グループの単位容量
を独立に変えることにより、従来と同一の総容量値で、
伝達特性を変えることなく、直流オフセットを軽減する
ことを可能とし、また、直流オフセット，伝達特性を変
えることなく、総容量値を軽減することを可能とすると
いう効果がある。
第１図は本発明の一実施例を示す回路図、第２図は従来
のバイカッド型スイッチト・キャパシタ・フィルタを示
す回路図、第３図はクロックφ，のタイムチャート、
第４図はＳＣＦにおける直流オフセットを説明する１次
積分器の回路図、第５図は帯域通過フィルタの容量の係
数を示す図である。 １〜１４……スイッチ、１５〜２４……容量、Ｃ０……
第１の単位容量、Ｃ１……第２の単位容量、Ａ１，Ａ２
……演算増幅器、Ｖ１……入力電圧、Ｖ２……出力電
圧、Ｖ01，Ｖ02……入力換算オフセット電圧、φ，…
…スイッチを駆動するクロック、Ｃ01，Ｃ02……ゲート
とソース，ドレイン間の寄生容量、Ｃａ，Ｃｂ……容
量、ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４……スイッチ。
のバイカッド型スイッチト・キャパシタ・フィルタを示
す回路図、第３図はクロックφ，のタイムチャート、
第４図はＳＣＦにおける直流オフセットを説明する１次
積分器の回路図、第５図は帯域通過フィルタの容量の係
数を示す図である。 １〜１４……スイッチ、１５〜２４……容量、Ｃ０……
第１の単位容量、Ｃ１……第２の単位容量、Ａ１，Ａ２
……演算増幅器、Ｖ１……入力電圧、Ｖ２……出力電
圧、Ｖ01，Ｖ02……入力換算オフセット電圧、φ，…
…スイッチを駆動するクロック、Ｃ01，Ｃ02……ゲート
とソース，ドレイン間の寄生容量、Ｃａ，Ｃｂ……容
量、ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４……スイッチ。
Claims (1)
- 【請求項１】夫々が第１および第２のスイッチならびに
これら第１および第２のスイッチ間に接続された容量を
有する第１乃至第７の回路と、出力端子および反転入力
端子間に第１のコンデンサを有し、かつ前記反転入力端
子が信号入力端子に前記第１および第２の回路の並列接
続体を介して接続されるとともに前記第３の回路および
第２のコンデンサの並列接続体を介して信号出力端子に
接続された第１の演算増幅器と、前記信号出力端子に接
続された出力端子および反転入力端子間に第３のコンデ
ンサおよび前記第４の回路の並列接続体を有し、かつ前
記反転入力端子が第５の回路を介して前記第１の演算増
幅器の出力端子に接続されるとともに前記第６および第
７の回路の並列接続体を介して前記信号入力端子に接続
された第２の演算増幅器とを備え、前期第１乃至第３の
回路における前記容量ならびに前記第１および第２のコ
ンデンサの単位容量を前記第４乃至第７の回路における
前記容量ならびに前記第３のコンデンサの単位容量より
も大きくしたことを特徴とするバイカッド型スイッチト
・キャパシタ・フィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10881386A JPH0640617B2 (ja) | 1986-05-12 | 1986-05-12 | スイツチト・キヤパシタ・フイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10881386A JPH0640617B2 (ja) | 1986-05-12 | 1986-05-12 | スイツチト・キヤパシタ・フイルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62264713A JPS62264713A (ja) | 1987-11-17 |
| JPH0640617B2 true JPH0640617B2 (ja) | 1994-05-25 |
Family
ID=14494148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10881386A Expired - Lifetime JPH0640617B2 (ja) | 1986-05-12 | 1986-05-12 | スイツチト・キヤパシタ・フイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0640617B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8703152A (nl) * | 1987-12-29 | 1989-07-17 | Philips Nv | Geschakeld kapaciteitsnetwerk. |
| US4894620A (en) * | 1988-04-11 | 1990-01-16 | At&T Bell Laboratories | Switched-capacitor circuit with large time constant |
| JPH04312015A (ja) * | 1991-04-11 | 1992-11-04 | Matsushita Electric Ind Co Ltd | スイッチトキャパシタフィルタ |
-
1986
- 1986-05-12 JP JP10881386A patent/JPH0640617B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 武部幹，岩田▲槹▼，高橋宣明，国枝博昭「スイッチトキャパシタ回路」現代工学社，１９８５年２月２５日，Ｐ．６６〜Ｐ．７３ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62264713A (ja) | 1987-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6244597Y2 (ja) | ||
| US4520283A (en) | Band pass filter with a switched capacitor | |
| EP0163333A1 (en) | Filter arrangement | |
| JPS58125909A (ja) | スイツチドキヤパシタフイルタ | |
| EP0435472B1 (en) | Active filter | |
| US4329599A (en) | Switched-capacitor cosine filter | |
| WO1981001779A1 (en) | Switched-capacitor elliptic filter | |
| JPH0640617B2 (ja) | スイツチト・キヤパシタ・フイルタ | |
| JPH06103807B2 (ja) | 集積回路用高精度増幅回路 | |
| US4290034A (en) | Switched capacitor filter | |
| US4333157A (en) | Switched-capacitor floating-inductor simulation circuit | |
| JPS6276810A (ja) | スイツチトキヤパシタ回路 | |
| US4508982A (en) | Floating node stabilizing circuit for a switched-capacitor circuit and filter | |
| US4513265A (en) | 3-Phase switched capacitor circuit having an inductive characteristic | |
| JPH0993086A (ja) | スイッチトキャパシタ回路及びこれを用いた信号処理回路 | |
| Higashimura | Brief communication Active-R realization of current-mode highpass filters | |
| JPH03185915A (ja) | スイッチト・キャパシタ型ヒステリシスコンパレータ回路 | |
| JPS5947351B2 (ja) | スイツチドキヤパシタ積分回路 | |
| JPH01278112A (ja) | スイッチト・キャパシタ・フィルタ | |
| US4511851A (en) | Method and apparatus for obtaining small fractional units of capacitance | |
| JP2570199B2 (ja) | スイッチト・キャパシタ回路 | |
| CA1192627B (en) | Sampled analog filters | |
| JP2000151358A (ja) | 濾波装置 | |
| JPH0316804B2 (ja) | ||
| JPH0117291B2 (ja) |