JPH0644205B2 - 定電圧電源回路 - Google Patents
定電圧電源回路Info
- Publication number
- JPH0644205B2 JPH0644205B2 JP63290442A JP29044288A JPH0644205B2 JP H0644205 B2 JPH0644205 B2 JP H0644205B2 JP 63290442 A JP63290442 A JP 63290442A JP 29044288 A JP29044288 A JP 29044288A JP H0644205 B2 JPH0644205 B2 JP H0644205B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- voltage
- base
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000002265 prevention Effects 0.000 claims 1
- 230000003321 amplification Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 8
- 238000003199 nucleic acid amplification method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、定電圧電源回路に関するもので、特に出力ト
ランジスタとしてＰＮＰ型のトランジスタを用いた低損
失型の定電圧電源回路に関する。
ランジスタとしてＰＮＰ型のトランジスタを用いた低損
失型の定電圧電源回路に関する。
(ロ)従来の技術 定電圧電源回路の出力トランジスタとしてＮＰＮ型のト
ランジスタを用いると、そのベース・エミッタ間電圧に
応じて電力損失が大になるという問題がある。その為、
低損失型の定電圧電源回路を作成する場合は、通常出力
トランジスタとしてＰＮＰ型のトランジスタが用いられ
る。
ランジスタを用いると、そのベース・エミッタ間電圧に
応じて電力損失が大になるという問題がある。その為、
低損失型の定電圧電源回路を作成する場合は、通常出力
トランジスタとしてＰＮＰ型のトランジスタが用いられ
る。
しかして、低損失型の定電圧電源回路としては、例えば
第２図に示す如きものがある。第２図において、(1)は
起動回路、(2)は基準電圧発生回路、(3)は定電流源、
(4)は誤差増幅回路である。なお誤差増幅回路(4)はＰＮ
Ｐ型トランジスタ(5)，(6)とＮＰＮトランジスタ(7)，
(8)及び抵抗(9)によって構成されている。また(10)は誤
差増幅回路(4)の出力により制御されるＮＰＮ型の出力
トランジスタ駆動用トランジスタ、(13)はＰＮＰ型の出
力トランジスタ、(11)は出力トランジスタ(13)のバイア
ス設定用抵抗、(12)はベース電流制限抵抗であり、(14)
と(15)は出力電圧設定用の抵抗である。
第２図に示す如きものがある。第２図において、(1)は
起動回路、(2)は基準電圧発生回路、(3)は定電流源、
(4)は誤差増幅回路である。なお誤差増幅回路(4)はＰＮ
Ｐ型トランジスタ(5)，(6)とＮＰＮトランジスタ(7)，
(8)及び抵抗(9)によって構成されている。また(10)は誤
差増幅回路(4)の出力により制御されるＮＰＮ型の出力
トランジスタ駆動用トランジスタ、(13)はＰＮＰ型の出
力トランジスタ、(11)は出力トランジスタ(13)のバイア
ス設定用抵抗、(12)はベース電流制限抵抗であり、(14)
と(15)は出力電圧設定用の抵抗である。
なお(16)は入力端子であり、例えば６Ｖ程度の電圧が入
力される。(17)は出力端子であり、例えば５．２Ｖ程度
の電圧が出力される。(18)は接地電源である。
力される。(17)は出力端子であり、例えば５．２Ｖ程度
の電圧が出力される。(18)は接地電源である。
次に第２図の従来例回路の動作について説明する。入力
端子(16)に電源電圧（例えば６Ｖ）が印加されると、ま
ず起動回路(1)が動作する。次いで基準電圧発生回路(2)
が動作して誤差増幅回路(4)に所定の基準電圧（例えば
１．２Ｖ）が印加される。これによりＮＰＮトランジス
タ(7)がオンするので、ＰＮＰトランジスタ(5)に電流が
流れる。従って前記ＰＮＰトランジスタ(5)と電流ミラ
ー関係に接続されたＰＮＰトランジスタ(6)にもベース
電流が流れて該トランジスタがオンし、駆動用トランジ
スタ(10)を介して接地電源(18)に電流が流れる。これに
より抵抗(11)の両端に電圧降下が生じて出力トランジス
タ(13)がオンし、出力電圧設定用抵抗(14)，(15)にも電
流が生じる。そして抵抗(14)，(15)で分圧された電圧が
ＮＰＮトランジスタ(8)のベースに印加され、そのベー
ス電圧がＮＰＮトランジスタ(7)のベース電圧より低い
ときには、誤差増幅回路(4)の出力は所定の電圧値より
高くなるので、駆動用トランジスタ(10)及び出力トラン
ジスタ(13)に流れる電流は増加する。このため、抵抗(1
4)，(15)による分割電圧、すなわちトランジスタ(8)の
ベース電圧は上昇し、トランジスタ(7)のベース電圧に
近づく。
端子(16)に電源電圧（例えば６Ｖ）が印加されると、ま
ず起動回路(1)が動作する。次いで基準電圧発生回路(2)
が動作して誤差増幅回路(4)に所定の基準電圧（例えば
１．２Ｖ）が印加される。これによりＮＰＮトランジス
タ(7)がオンするので、ＰＮＰトランジスタ(5)に電流が
流れる。従って前記ＰＮＰトランジスタ(5)と電流ミラ
ー関係に接続されたＰＮＰトランジスタ(6)にもベース
電流が流れて該トランジスタがオンし、駆動用トランジ
スタ(10)を介して接地電源(18)に電流が流れる。これに
より抵抗(11)の両端に電圧降下が生じて出力トランジス
タ(13)がオンし、出力電圧設定用抵抗(14)，(15)にも電
流が生じる。そして抵抗(14)，(15)で分圧された電圧が
ＮＰＮトランジスタ(8)のベースに印加され、そのベー
ス電圧がＮＰＮトランジスタ(7)のベース電圧より低い
ときには、誤差増幅回路(4)の出力は所定の電圧値より
高くなるので、駆動用トランジスタ(10)及び出力トラン
ジスタ(13)に流れる電流は増加する。このため、抵抗(1
4)，(15)による分割電圧、すなわちトランジスタ(8)の
ベース電圧は上昇し、トランジスタ(7)のベース電圧に
近づく。
一方、抵抗(14)，(15)の分割電圧、すなわちトランジス
タ(8)のベース電圧がトランジスタ(7)のベース電圧より
高くなるとき、駆動用トランジスタ(10)のベース電圧が
相対的に低下し、トランジスタ(10)及び出力トランジス
タ(13)に流れる電流は減少する。このため、トランジス
タ(8)のベース電圧は下降し、やはりトランジスタ(7)の
ベース電圧に近づく。このようにして、電源投入後一定
時間かが経過すると、トランジスタ(8)のベース電圧が
トランジスタ(7)のベース電圧（基準電圧）に等しくな
り、この結果、出力端子(17)からは所定の電圧（例えば
５．２Ｖ）が発生する。
タ(8)のベース電圧がトランジスタ(7)のベース電圧より
高くなるとき、駆動用トランジスタ(10)のベース電圧が
相対的に低下し、トランジスタ(10)及び出力トランジス
タ(13)に流れる電流は減少する。このため、トランジス
タ(8)のベース電圧は下降し、やはりトランジスタ(7)の
ベース電圧に近づく。このようにして、電源投入後一定
時間かが経過すると、トランジスタ(8)のベース電圧が
トランジスタ(7)のベース電圧（基準電圧）に等しくな
り、この結果、出力端子(17)からは所定の電圧（例えば
５．２Ｖ）が発生する。
第２図の回路においては、入出力端子間の電位差を、出
力トランジスタ(13)のコレクタ・エミッタ間飽和電圧ま
で低下させることが出来る為、低損失の定電圧電源回路
となる。
力トランジスタ(13)のコレクタ・エミッタ間飽和電圧ま
で低下させることが出来る為、低損失の定電圧電源回路
となる。
(ハ)発明が解決しようとする課題 ところで、電源電圧が入力端子(16)に印加されて、起動
回路(1)が動作し、基準電圧発生回路(2)から所定の基準
電圧がトランジスタ(7)のベースに印加されても、トラ
ンジスタ(8)のベース電圧が直ちに該基準電圧に達しな
い。従って、起動直後においては、トランジスタ(8)が
オフしており、トランジスタ(6)を介して流れる電流の
ほぼ全部が駆動用トランジスタ(10)のベース電流として
使用される。このため駆動用トランジスタ(10)のコレク
タ電流が増加して出力トランジスタ(13)をオーバードラ
イブする。この結果、出力トランジスタ(13)に流れる電
流が急激に増加して消費電力が増加する。
回路(1)が動作し、基準電圧発生回路(2)から所定の基準
電圧がトランジスタ(7)のベースに印加されても、トラ
ンジスタ(8)のベース電圧が直ちに該基準電圧に達しな
い。従って、起動直後においては、トランジスタ(8)が
オフしており、トランジスタ(6)を介して流れる電流の
ほぼ全部が駆動用トランジスタ(10)のベース電流として
使用される。このため駆動用トランジスタ(10)のコレク
タ電流が増加して出力トランジスタ(13)をオーバードラ
イブする。この結果、出力トランジスタ(13)に流れる電
流が急激に増加して消費電力が増加する。
このように、従来例回路によれば起動時から定常状態に
達するまでの間、消費電力が大きくなるという問題があ
る。
達するまでの間、消費電力が大きくなるという問題があ
る。
また、入力端子(16)に印加される入力電圧ＶINが、所定
の電圧よりも低い場合には、トランジスタ(7)のベース
に基準電圧が与えられてもトランジスタ(8)のベース電
圧は該基準電圧の値に達することができず、このため出
力トランジスタ(13)に大電流が流れ続け、最悪の場合、
素子が破壊することもある。
の電圧よりも低い場合には、トランジスタ(7)のベース
に基準電圧が与えられてもトランジスタ(8)のベース電
圧は該基準電圧の値に達することができず、このため出
力トランジスタ(13)に大電流が流れ続け、最悪の場合、
素子が破壊することもある。
特に入力端子(16)に印加される入力電圧ＶINの電源とし
て乾電池を用いるとき、使用によって乾電池の出力電圧
が徐々に低下するが、該出力電圧が低下すればするほど
電力消費が加速されるので、乾電池の寿命が急速に短く
なるとともに、大電流が流れることによって半導体回路
素子の劣化を招く。
て乾電池を用いるとき、使用によって乾電池の出力電圧
が徐々に低下するが、該出力電圧が低下すればするほど
電力消費が加速されるので、乾電池の寿命が急速に短く
なるとともに、大電流が流れることによって半導体回路
素子の劣化を招く。
そこでベース電流制限抵抗(12)を設けて大きなベース電
流が流れるのを防止し、消費電力の増大を抑制してい
る。しかし、該抵抗(12)の抵抗値が大きいとベース電流
を減らすことはできるが、該抵抗(12)の電圧降下が大き
くなり、所望の出力トランジスタ(13)の出力特性を得る
ためには、より高い入力電圧ＶINを必要とし、低損失型
定電圧電源回路としての特長を失うことになる。そこ
で、一般には該抵抗(12)の抵抗値を数１０〜数１００Ω
程度に設定しているが、この程度ではベース電流の制限
が十分でなく、やはり消費電力が大きいという問題があ
る。
流が流れるのを防止し、消費電力の増大を抑制してい
る。しかし、該抵抗(12)の抵抗値が大きいとベース電流
を減らすことはできるが、該抵抗(12)の電圧降下が大き
くなり、所望の出力トランジスタ(13)の出力特性を得る
ためには、より高い入力電圧ＶINを必要とし、低損失型
定電圧電源回路としての特長を失うことになる。そこ
で、一般には該抵抗(12)の抵抗値を数１０〜数１００Ω
程度に設定しているが、この程度ではベース電流の制限
が十分でなく、やはり消費電力が大きいという問題があ
る。
本発明はかかる従来の問題に鑑みて創作されたものであ
り、低損失型としての特長を保持しつつ、起動時の消費
電力の低減化を可能とする低損失型定電圧電源回路の提
供を目的とする。
り、低損失型としての特長を保持しつつ、起動時の消費
電力の低減化を可能とする低損失型定電圧電源回路の提
供を目的とする。
(ニ)課題を解決するための手段 本発明の定電圧電源回路は、基準電圧と出力電圧とを比
較する差動増幅回路と、該差動増幅回路のコレクタ負荷
として配置される電流ミラー回路と、前記差動増幅回路
の出力がベースに印加される駆動トランジスタと、該駆
動トランジスタにより駆動される出力トランジスタと、
起動時に前記駆動トランジスタの飽和を防止する手段と
を有することを特徴とする。
較する差動増幅回路と、該差動増幅回路のコレクタ負荷
として配置される電流ミラー回路と、前記差動増幅回路
の出力がベースに印加される駆動トランジスタと、該駆
動トランジスタにより駆動される出力トランジスタと、
起動時に前記駆動トランジスタの飽和を防止する手段と
を有することを特徴とする。
(ホ)作用 電源が投入された起動時においては、出力トランジスタ
の出力は未だ十分に立上るに至っていない。すなわち、
この時点では基準電圧と出力トランジスタの出力との差
が大きいので、誤差増幅回路は次段の駆動用トランジス
タを深くオンさせて大きなコレクタ電流を流そうとす
る。駆動用トランジスタのコレクタ電流は出力トランジ
スタのベース電流でもあるから、出力トランジスタも深
くオンしようとする。
の出力は未だ十分に立上るに至っていない。すなわち、
この時点では基準電圧と出力トランジスタの出力との差
が大きいので、誤差増幅回路は次段の駆動用トランジス
タを深くオンさせて大きなコレクタ電流を流そうとす
る。駆動用トランジスタのコレクタ電流は出力トランジ
スタのベース電流でもあるから、出力トランジスタも深
くオンしようとする。
しかし、本発明に依れば、駆動用トランジスタが飽和す
るのを防止する為の手段が設けられているので、前記駆
動用トランジスタが深くオンすることは無く、そのコレ
クタ電流が過度に大とならないので、起動時の消費電力
の増大等を防止し得る。
るのを防止する為の手段が設けられているので、前記駆
動用トランジスタが深くオンすることは無く、そのコレ
クタ電流が過度に大とならないので、起動時の消費電力
の増大等を防止し得る。
(ヘ)実施例 第１図を参照しながら本発明の実施例について説明す
る。第１図は本発明の実施例に係る低損失型定電圧電源
回路の構成図であり、(19)は起動回路、(20)は基準電圧
発生回路、(21)は定電流源である。(22)は基準電圧発生
回路(20)の出力と後述する抵抗(31)，(32)の分割電圧出
力Ａとを比較する差動増幅回路から成る誤差増幅回路で
ある。該誤差増幅回路(22)は、負荷としてのカレントミ
ラー回路を構成するＰＮＰトランジスタ(23)と(24)、基
準電圧発生回路(20)の出力をベース入力とするＮＰＮト
ランジスタ(25)、抵抗分割電圧出力Ａをベース入力とす
るＮＰＮトランジスタ(26)及び共通エミッタ抵抗(27)に
よって構成されている。なおＰＮＰトランジスタ(23)の
ベースとコレクタとは短絡されてダイオード接続と成さ
れている。(28)はベースが誤差増幅回路(22)の出力に接
続され、エミッタが接地電源(36)に接続され、コレクタ
が出力トランジスタ(30)のバイアス抵抗(29)に接続され
た出力トランジスタ駆動用のＮＰＮトランジスタであ
る。(30)は出力トランジスタで、ベースがバイアス抵抗
(29)を介して入力端子(34)（ＶIN）に接続され、エミッ
タが入力端子(34)に接続され、コレクタが出力端子(35)
（ＶOUT）に接続されている。(31)と(32)は出力電圧設
定用の抵抗であり、抵抗分割電圧出力Ａはトランジスタ
(26)のベースに印加している。(33)は起動電流低減用の
ＰＮＰトランジスタであり、ベースが出力トランジスタ
(30)のベースに接続され、エミッタが出力端子(35)に接
続され、コレクタが誤差増幅回路(22)のカレントミラー
回路を構成するＰＮＰトランジスタ(23)，(24)のベース
に接続されている。
る。第１図は本発明の実施例に係る低損失型定電圧電源
回路の構成図であり、(19)は起動回路、(20)は基準電圧
発生回路、(21)は定電流源である。(22)は基準電圧発生
回路(20)の出力と後述する抵抗(31)，(32)の分割電圧出
力Ａとを比較する差動増幅回路から成る誤差増幅回路で
ある。該誤差増幅回路(22)は、負荷としてのカレントミ
ラー回路を構成するＰＮＰトランジスタ(23)と(24)、基
準電圧発生回路(20)の出力をベース入力とするＮＰＮト
ランジスタ(25)、抵抗分割電圧出力Ａをベース入力とす
るＮＰＮトランジスタ(26)及び共通エミッタ抵抗(27)に
よって構成されている。なおＰＮＰトランジスタ(23)の
ベースとコレクタとは短絡されてダイオード接続と成さ
れている。(28)はベースが誤差増幅回路(22)の出力に接
続され、エミッタが接地電源(36)に接続され、コレクタ
が出力トランジスタ(30)のバイアス抵抗(29)に接続され
た出力トランジスタ駆動用のＮＰＮトランジスタであ
る。(30)は出力トランジスタで、ベースがバイアス抵抗
(29)を介して入力端子(34)（ＶIN）に接続され、エミッ
タが入力端子(34)に接続され、コレクタが出力端子(35)
（ＶOUT）に接続されている。(31)と(32)は出力電圧設
定用の抵抗であり、抵抗分割電圧出力Ａはトランジスタ
(26)のベースに印加している。(33)は起動電流低減用の
ＰＮＰトランジスタであり、ベースが出力トランジスタ
(30)のベースに接続され、エミッタが出力端子(35)に接
続され、コレクタが誤差増幅回路(22)のカレントミラー
回路を構成するＰＮＰトランジスタ(23)，(24)のベース
に接続されている。
次に本発明の実施例回路の動作について説明する。入力
端子(34)に正の電源電圧（例えばＶIN＝６Ｖ）が印加さ
れると、起動回路(19)は基準電圧発生回路(20)を作動さ
せ、所定の基準電圧（例えば１．２Ｖ）を出力させる。
これにより、トランジスタ(25)のベースに基準電圧が印
加されて該トランジスタ(25)がオンし、トランジスタ(2
3)に電流が流れる。これによりトランジスタ(24)にも同
量の電流が流れることになる。ところで、この時点では
抵抗分割電圧出力Ａの電圧レベルは接地レベルに留まっ
ているので、トランジスタ(26)はオフしており、従って
トランジスタ(24)に流れる電流のほぼすべてがトランジ
スタ(28)のベース電流として使用される。このため、ト
ランジスタ(28)のコレクタ電圧はほぼ接地電位レベルま
で下がるので、出力トランジスタ(30)に大量のベース電
流が流れ込むことになる。
端子(34)に正の電源電圧（例えばＶIN＝６Ｖ）が印加さ
れると、起動回路(19)は基準電圧発生回路(20)を作動さ
せ、所定の基準電圧（例えば１．２Ｖ）を出力させる。
これにより、トランジスタ(25)のベースに基準電圧が印
加されて該トランジスタ(25)がオンし、トランジスタ(2
3)に電流が流れる。これによりトランジスタ(24)にも同
量の電流が流れることになる。ところで、この時点では
抵抗分割電圧出力Ａの電圧レベルは接地レベルに留まっ
ているので、トランジスタ(26)はオフしており、従って
トランジスタ(24)に流れる電流のほぼすべてがトランジ
スタ(28)のベース電流として使用される。このため、ト
ランジスタ(28)のコレクタ電圧はほぼ接地電位レベルま
で下がるので、出力トランジスタ(30)に大量のベース電
流が流れ込むことになる。
しかし、出力トランジスタ(30)がオンすると同時に出力
端子(35)の電圧レベル（出力トランジスタのコレクタ電
圧でもある。）は入力端子の電圧にほぼ等しい値まで上
昇するので、トランジスタ(33)がオンしてコレクタ電流
が流れる。この電流は誤差増幅回路(22)のＮＰＮトラン
ジスタ(25)のベースに流入し、抵抗(27)を介して接地電
源に流れ込む。ところで、トランジスタ(25)を流れる電
流は基準電圧により一定値に設定されているので、トラ
ンジスタ(33)側から流れ込んだ電流だけ、トランジスタ
(23)を介してトランジスタ(25)に流れ込む電流が減少す
る。すなわち、トランジスタ(23)のベース電流が減少す
ることになるので、同様にトランジスタ(24)のベース電
流も減少し、そのコレクタ電流も減少する。このためト
ランジスタ(28)のベースに流れ込む電流も少なくなり、
トランジスタ(28)のコレクタ電位、すなわち出力トラン
ジスタ(30)のベース電圧が急激に低下することを防止で
きる。そして抵抗(31)，(32)による抵抗分割電圧出力Ａ
が基準電圧に達すると、出力(35)の出力電圧も安定し
（例えば５．２Ｖ）、定常状態に至る。
端子(35)の電圧レベル（出力トランジスタのコレクタ電
圧でもある。）は入力端子の電圧にほぼ等しい値まで上
昇するので、トランジスタ(33)がオンしてコレクタ電流
が流れる。この電流は誤差増幅回路(22)のＮＰＮトラン
ジスタ(25)のベースに流入し、抵抗(27)を介して接地電
源に流れ込む。ところで、トランジスタ(25)を流れる電
流は基準電圧により一定値に設定されているので、トラ
ンジスタ(33)側から流れ込んだ電流だけ、トランジスタ
(23)を介してトランジスタ(25)に流れ込む電流が減少す
る。すなわち、トランジスタ(23)のベース電流が減少す
ることになるので、同様にトランジスタ(24)のベース電
流も減少し、そのコレクタ電流も減少する。このためト
ランジスタ(28)のベースに流れ込む電流も少なくなり、
トランジスタ(28)のコレクタ電位、すなわち出力トラン
ジスタ(30)のベース電圧が急激に低下することを防止で
きる。そして抵抗(31)，(32)による抵抗分割電圧出力Ａ
が基準電圧に達すると、出力(35)の出力電圧も安定し
（例えば５．２Ｖ）、定常状態に至る。
ところで定常状態においては、出力トランジスタ(33)の
ベース・エミッタ間は逆バイアスとなって非動作状態と
なる。いま、出力トランジスタ(30)のベース・エミッタ
間電圧をＶBE(30)、コレクタ・エミッタ間電圧をＶCE(3
0)と表わし、トランジスタ(33)のベース・エミッタ間電
圧をＶBE(33)と表わすと、VBE(30)＝VBE(30)−VCE(30)
で表わされる。従って、出力トランジスタ(30)が非飽和
状態、すなわち出力電圧が安定したとき、トランジスタ
(33)のベース・エミッタ間は逆バイアスとなって非動作
状態になるので、定電圧出力機能が損われることはな
い。
ベース・エミッタ間は逆バイアスとなって非動作状態と
なる。いま、出力トランジスタ(30)のベース・エミッタ
間電圧をＶBE(30)、コレクタ・エミッタ間電圧をＶCE(3
0)と表わし、トランジスタ(33)のベース・エミッタ間電
圧をＶBE(33)と表わすと、VBE(30)＝VBE(30)−VCE(30)
で表わされる。従って、出力トランジスタ(30)が非飽和
状態、すなわち出力電圧が安定したとき、トランジスタ
(33)のベース・エミッタ間は逆バイアスとなって非動作
状態になるので、定電圧出力機能が損われることはな
い。
次に入力電源電圧が所定の電圧よりも低くなった場合に
ついての、従来例回路と本発明の実施例回路の消費電力
を比較して説明する。第３図は従来例回路の入力電源電
圧ＶINと電源電流ＩCCとの関係を示す実験による特性図
であり、第４図は本発明の実施例回路の入力電源電圧Ｖ
INと電源電流ＩCCとの関係を示す実験による特性図であ
る。パラメータＩ０は出力電流であり、Ｉ０＝０とＩ０
＝２５０mAの場合を示している。
ついての、従来例回路と本発明の実施例回路の消費電力
を比較して説明する。第３図は従来例回路の入力電源電
圧ＶINと電源電流ＩCCとの関係を示す実験による特性図
であり、第４図は本発明の実施例回路の入力電源電圧Ｖ
INと電源電流ＩCCとの関係を示す実験による特性図であ
る。パラメータＩ０は出力電流であり、Ｉ０＝０とＩ０
＝２５０mAの場合を示している。
このように本発明の実施例回路によれば、入力電源電圧
ＶINが３〜５Ｖと小さい場合にも電源電流ＩCCを６０mA
以下に抑えることができる。一方、従来例回路によれ
ば、Ｉ０＝０のときには３３０mA程度にも達する。従っ
て、従来例回路の場合、入力電源電圧が低いときには、
大電流が流れて無駄な消費電力が増加するだけでなく、
素子の劣化を招き、また大電流が流れ続けると破壊に至
ることがあるが、本発明の実施例回路ではそのようなこ
とはない。更にＶIN電源として乾電池を使用している場
合、徐々に乾電池の出力電圧も下がってくるが、従来例
回路によれば該出力電圧が下がれば下がるほど消費電力
が急激に増加して、乾電池の寿命が短くなるが、本発明
の実施例回路によれば乾電池の寿命も延ばすことが可能
となる。
ＶINが３〜５Ｖと小さい場合にも電源電流ＩCCを６０mA
以下に抑えることができる。一方、従来例回路によれ
ば、Ｉ０＝０のときには３３０mA程度にも達する。従っ
て、従来例回路の場合、入力電源電圧が低いときには、
大電流が流れて無駄な消費電力が増加するだけでなく、
素子の劣化を招き、また大電流が流れ続けると破壊に至
ることがあるが、本発明の実施例回路ではそのようなこ
とはない。更にＶIN電源として乾電池を使用している場
合、徐々に乾電池の出力電圧も下がってくるが、従来例
回路によれば該出力電圧が下がれば下がるほど消費電力
が急激に増加して、乾電池の寿命が短くなるが、本発明
の実施例回路によれば乾電池の寿命も延ばすことが可能
となる。
(ト)発明の効果 以上説明したように、本発明によれば起動時に出力トラ
ンジスタのベース電流の急激な増加を抑えて消費電力の
低減化とともに、定常状態では安定した定電圧を出力す
ることができる。
ンジスタのベース電流の急激な増加を抑えて消費電力の
低減化とともに、定常状態では安定した定電圧を出力す
ることができる。
また入力電源電圧が小さいとき、起動時と同様に出力ト
ランジスタのベース電流が増加するが、本発明によれば
これも解決することができる。特に入力電源として乾電
池を使用する場合には乾電池の長寿命化を図ることがで
きる。
ランジスタのベース電流が増加するが、本発明によれば
これも解決することができる。特に入力電源として乾電
池を使用する場合には乾電池の長寿命化を図ることがで
きる。
第１図は、本発明の一実施例を示す回路図、第２図は従
来の定電圧電源回路を示す回路図、第３図は第２図のＩ
CC−ＶIN特性を示す特性図、及び第４図は第１図のＩCC
−ＶIN特性を示す特性図である。 (20)……基準電圧発生回路、(22)……誤差増幅回路、(2
8)……駆動トランジスタ、(30)……出力トランジスタ、
(33)……起動電流低減用トランジスタ、(34)……入力端
子、(35)……出力端子。
来の定電圧電源回路を示す回路図、第３図は第２図のＩ
CC−ＶIN特性を示す特性図、及び第４図は第１図のＩCC
−ＶIN特性を示す特性図である。 (20)……基準電圧発生回路、(22)……誤差増幅回路、(2
8)……駆動トランジスタ、(30)……出力トランジスタ、
(33)……起動電流低減用トランジスタ、(34)……入力端
子、(35)……出力端子。
Claims (1)
- 【請求項１】エミッタが共通接続された一対のトランジ
スタを含み、一方のトランジスタのベースに印加される
基準電圧と他方のベースに印加される出力電圧とを比較
する差動増幅回路と、 該差動増幅回路のコレクタ負荷として配置される電流ミ
ラー回路と、 前記差動増幅回路の出力がベースに印加される駆動トラ
ンジスタと、 該駆動トランジスタにより駆動され、エミッタが非安定
化電源端子に、コレクタが出力端子に、ベースが前記駆
動トランジスタのコレクタにそれぞれ接続されたＰＮＰ
型の出力トランジスタと、 エミッタが前記出力端子に、ベースが前記出力トランジ
スタのベースに、コレクタが前記一方のトランジスタの
コレクタに接続されたＰＮＰ型の飽和防止トランジスタ
と、を備え、 起動時に前記飽和防止トランジスタをオンさせて前記駆
動トランジスタの飽和を防止する様にしたことを特徴と
する定電圧電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63290442A JPH0644205B2 (ja) | 1988-11-16 | 1988-11-16 | 定電圧電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63290442A JPH0644205B2 (ja) | 1988-11-16 | 1988-11-16 | 定電圧電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02135508A JPH02135508A (ja) | 1990-05-24 |
| JPH0644205B2 true JPH0644205B2 (ja) | 1994-06-08 |
Family
ID=17756084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63290442A Expired - Lifetime JPH0644205B2 (ja) | 1988-11-16 | 1988-11-16 | 定電圧電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644205B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH074655Y2 (ja) * | 1990-06-28 | 1995-02-01 | 東光株式会社 | 減電圧表示機能を具えるボルテージレギュレータ回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5949216U (ja) * | 1982-09-22 | 1984-04-02 | 三洋電機株式会社 | 直流安定化電源回路 |
| JPS61248114A (ja) * | 1985-04-25 | 1986-11-05 | Matsushita Electric Ind Co Ltd | 定電圧電源装置 |
-
1988
- 1988-11-16 JP JP63290442A patent/JPH0644205B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02135508A (ja) | 1990-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0563111U (ja) | 低電圧電流ミラー回路 | |
| JPS632418A (ja) | 電圧制御発振器 | |
| JPH0644205B2 (ja) | 定電圧電源回路 | |
| JPS5922245B2 (ja) | テイデンアツバイアスカイロ | |
| JPH0413692Y2 (ja) | ||
| JP2854183B2 (ja) | レギュレータの過電流保護回路 | |
| JPH0542489Y2 (ja) | ||
| JP2604497B2 (ja) | 複数出力電源回路 | |
| JP2702140B2 (ja) | 電源回路 | |
| JP2900521B2 (ja) | 基準電圧発生回路 | |
| JP2597302Y2 (ja) | 比較回路 | |
| JPS5913053B2 (ja) | 定電圧回路 | |
| JPH063449Y2 (ja) | 台形波発生回路 | |
| JPH0683045B2 (ja) | スイツチングアンプ | |
| JPH0474734B2 (ja) | ||
| JPH0816855B2 (ja) | 定電流発生回路 | |
| JPH074653Y2 (ja) | 安定化電源回路 | |
| JP2560074B2 (ja) | レーザダイオード駆動回路 | |
| JPH07182060A (ja) | バイアス回路 | |
| JP2537235B2 (ja) | 定電流回路 | |
| JPS5933059Y2 (ja) | 揮発性メモリの電源供給回路 | |
| JPH0610414Y2 (ja) | 低飽和電圧型シリーズレギュレータ | |
| JP2575092B2 (ja) | 電源安定化回路 | |
| JP2519561Y2 (ja) | フォトｉｃ | |
| JPH0786895A (ja) | 出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080608 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090608 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090608 Year of fee payment: 15 |