JPH0646373B2 - メモリのバツクアツプ回路 - Google Patents

Description

【発明の詳細な説明】 ＜本発明の産業上の利用分野＞ 本発明は、装置電源からの電源供給が停止するとき、装
置電源に代って装置のメモリに電源を供給してメモリの
記憶内容を保持させるメモリのバックアップ回路に関
し、特にメモリの記憶内容を揮発するための機械接点式
のスイッチを備えたメモリのバックアップ回路に関す
る。

＜従来技術と問題点＞（第７〜８図） メモリに記憶されたプログラムやデータ等に基づいて各
種の制御を行なう装置において、そのプログラムやデー
タの漏洩を防ぐために、スイッチ操作等によって記憶内
容を揮発できるメモリ（例えば、ＲＡＭ）を用いる場合
がある。このような装置では、装置電源がオフされた
り、停電時にメモリの記憶内容を保持させるためのバッ
クアップ回路が必要となる。

第７図は、このような揮発用のスイッチを有するメモリ
のバックアップ回路の一例を示す図である。

図において、装置を制御するためのプログラムやデータ
が記憶された読み書き可能なメモリ１（以下ＲＡＭと記
す）の電源端子１ａには、順方向に直列接続されたダイ
オード２を介して、装置電源Ａが接続されている。

このＲＡＭ１は、電源端子１ａに供給される電圧が規定
値（例えば２ボルト）以下になると、その記憶内容が揮
発されるメモリである。

また、バックアップ回路３には、バックアップ電池４の
正極側に順方向にダイオード５が直列接続され、そのダ
イオード５とＲＡＭ１の電源端子１ａの間には、ＲＡＭ
１の記憶内容を揮発させるための機械接点式のスイッチ
６が設けられている。このスイッチ６は、装置の扉（図
示せず）等に連動して接点６ａ、６ｂ間を開閉する。

この揮発スイッチ６は、コネクタ７を介して接続されて
おり、装置の通常動作時には、接点６ａ、６ｂが閉じら
れた状態になっている。

ここで、例えば、装置電源Ａの電圧は５．６ボルト、バ
ックアップ電池４の電圧は３．６ボルト、ダイオード
２、ダイオード５の電圧降下は、それぞれ０．６ボル
ト、０．３ボルトであるとし、ＲＡＭ１の読み書き時の
動作電流は数１０ミリアンペア程度であるものとする
と、装置電源Ａが供給されているときには、ＲＡＭ１の
電源端子１ａの電圧は約５ボルトとなり、ダイオード５
は逆バイアスされ、ＲＡＭ１は装置電源Ａのみによって
駆動されることになる。

装置電源Ａがオフされたり、停電したりすると、装置電
源ＡからＲＡＭ１の電源端子１ａへ供給される電圧が約
５ボルトから降下して、その電圧が約３．３ボルトに達
すると、ダイオード５が導通状態になり、スイッチ６を
介してバックアップ電池４からＲＡＭ１の電源端子１ａ
に電源が供給され、ＲＡＭ１に記憶されたプログラムや
データが保持されることになる。

このとき、ダイオード２は逆バイアスされ、バックアッ
プ電池４から装置電源Ａ側への電流が遮断されている。

また、この記憶保持中に、不当な操作によって、扉が開
かれると、スイッチ６の接点間が開いてＲＡＭ１への電
源供給が遮断されて、ＲＡＭ１の記憶内容が揮発されて
プログラムやデータの漏洩が防止される。

しかしながら、このようにスイッチの接点間にＲＡＭ１
の記憶保持用の電流、即ち数マイクロアンペア程度の微
小電流を長時間にわたって安定に流す回路では、各接的
が金メッキ処理等されたスイッチを使用しないと接点間
の接触不良等によって記憶内容が揮発されてしまうた
め、極めて高価なスイッチが必要になるという問題があ
った。

これを解決するために、第９図に示すように、スイッチ
６の接点間が開いた状態でＲＡＭ１の記憶内容を保持さ
せ、スイッチ６の接点間が閉じた時にＲＡＭ１の記憶内
容を揮発させるバックアップ回路３′を用いることも考
えられる。この回路では、バックアップ電池４とダイオ
ード５との間に抵抗８が直列挿入され、抵抗８とダイオ
ード５との接続部に抵抗９の一端が接続され、その他端
側がスイッチ６に接続されているため、スイッチ６が開
いているときには、抵抗８を介してＲＡＭ１に規定電圧
以上の電源を供給してその記憶内容を保持させ、スイッ
チ６が閉じているときには、抵抗８、８で分確された規
定電圧より低い電圧をＲＡＭ１に供給してその記憶内容
を揮発させる。

ところが、このような回路では、記憶保持時の抵抗８に
よる電圧降下を小さくする必要から、抵抗８の抵抗値を
大きくすることができないため（例えば数キロオーム程
度）、スイッチ６が開じられている間中、バックアップ
電池４から抵抗８、９及びスイッチ６に非常に大きな電
流（例えば、７〜８００マイクロアンペア）が常時流
れ、バックアップ電池４が著しく消耗するという問題が
ある。

＜本発明の目的＞ 本発明は、上記の問題点を解決するためになされたもの
で、特別に高価なスイッチを用いないでも安定な記憶保
持と確実な揮発ができ、しかもバックアップ電池の消耗
が小さく済むメモリのバックアップ回路を提供すること
を目的としている。

＜本発明の手段＞ 上記目的を達成するために、本発明のメモリのバックア
ップ回路は、 装置電源に代ってメモリの記憶内容を保持するためのバ
ックアップ電池と、 前記メモリの記憶内容を揮発させるための機械接点式の
スイッチと、 直列に接続された抵抗とコンデンサからなり、前記バッ
クアップ電池の正負両極間に前記スイッチの接点を介し
て接続され、該スイッチの接点間が閉じたとき、該接点
間に所定値以上の電流を所定時間過渡的に流すＣＲ直列
回路と、 前記バックアップ電池と前記メモリの電源端子との間に
設けられ、前記スイッチの接点間に流れる電流が前記所
定値以上か否かを、前記ＣＲ直列回路の抵抗とコンデン
サの接続点の電圧によって検知し、前記接点間の電流が
前記所定値より小の間、前記メモリに前記バックアップ
電池の電源を供給し、前記接点間の電流が前記所定値以
上の間、前記メモリに対する前記バックアップ電池の電
源供給を停止する半導体スイッチング回路とを具備して
いる。

＜作用＞ このように構成したため、本発明のメモリのバックアッ
プ回路では、スイッチが開いている間およびスイッチが
閉じてから所定時間が経過している間は、スイッチの接
点間に流れる電流が所定以下となり、バックアップ電池
の電源が半導体スイッチング回路を介してメモリに供給
される。またスイッチが閉じてから所定時間が経過する
までの間は、スイッチの接点間に所定以上の電流が流
れ、その間メモリに対する電源の供給が停止される。

＜本発明の一実施例＞（第１図） 以下、図面に基づいて本発明の一実施例を説明する。

第１図は、本発明の一実施例を示しており、スイッチン
グ回路としてＣ−ＭＯＳ型のオア回路を用いた例を示す
図である。

図において、１０は、電源端子１０ａへの供給電圧が規
定電圧（例えば２ボルト）以下になると記憶内容が揮発
されるＲＡＭ、１１はＲＡＭ１０に記憶されているプロ
グラムがデータに従って、装置の制御を行なうＣＰＵで
ある。

装置電源Ａの電圧は、例えば５．６ボルトに設定されて
おり、この装置電源Ａからダイオード１２、１３を介し
て、ＲＡＭ１０、ＣＰＵ１１及び他の回路（図示せず）
に、約５ボルトの電圧が供給されている。

メモリのバックアップ回路１５のＣ−ＭＯＳ型のオア回
路１６は、この実施例の半導体スイッチング回路を構成
するもので、その出力端子は、ＲＡＭ１０の電源端子１
０ａに接続されている。

オア回路１６の一方の入力端子１６ａには、このオア回
路１６の電源電圧より僅かに低い入力電圧を与えるよう
に、装置電源Ａの電圧を抵抗１７、１８で分割して、論
理レベル“Ｈ”に対応する電圧（例えば４．５ボルト）
が入力されている。

オア回路１６の他方の入力端子１６ｂは、ＣＲ直列回路
１９に接続されている。

ＣＲ直列回路１９は、直列に接続された抵抗２０とコン
デンサ２１によって構成され、オア回路１６の入力端子
１６ｂは、抵抗２０とコンデンサ２１の接続部に接続さ
れている。

コンデンサ２１の他端側には、コネクタ２２を介して、
機械接点式の揮発用のスイッチ２３の一方の接点２３ａ
が接続されている。スイッチ２３の他方の接点２３は接
地されている。

スイッチ２３は、この装置の扉（図示せず）に連通して
接点間を開閉するものであり、不当な手段で扉が開かれ
ているとき接点間を閉じ、通常動作時には、接点間を開
いている。

また、ＣＲ直列回路１９の抵抗２０の他端側は、バック
アップ電池（例えば出力電圧が３．６ボルトの電池）２
５の正極側に、逆流防止用のダイオード２６を介して接
続されている。

なお、ＣＲ直列回路１９の抵抗２０の抵抗値とコンデン
サ２１の容量は、バックアップ電池２５からの電源を受
けている状態で、スイッチ２３が閉じてから所定時間が
経過するまでの間、スイッチ２３の接点間に充分な電流
を過渡的に流すように予め決められている。また、ダイ
オード２６には、順方向の電圧降下が小さい（例えば
０．３ボルト）ショットキー型のものが用いられてい
る。

ダイオード２６の出力側は、装置電源Ａと順方向に直列
接続されたダイオード２７の出力側に接続されており、
この接続部にオア回路１６の電源端子が接続されてい
る。

＜上記実施例の動作＞（第２〜３図） 次に上記実施例の動作について説明する。

装置電源Ａが供給されているとき（即ち、装置の動作
時）には、ＲＡＭ１０の電源端子１０ａには、ダイオー
ド１２を介して、約５ボルトの電圧が供給される。

このとき、装置電源Ａからダイオード２７を介して、オ
ア回路１６の電源端子にも約５ボルトの電圧が供給さ
れ、その一方の入力端子１６ａが“Ｈ”レベルとなるた
め、オア回路１６の出力は“Ｈ”レベル（約５ボルト）
となり、ＲＡＭ１０は、装置電源Ａとオア回路出力によ
って駆動されることになる。

また、オア回路１６の他方の入力端子１６ｂには、ＣＲ
直列回路１９の抵抗２０を介して、“Ｈ”レベルの電圧
が供給されており、この状態でスイッチ２３の接点間が
閉じると、このＣＲ直列回路１９およびスイッチ２３の
接点間には、第２図に示すように、抵抗２０と装置電源
Ａの電圧とで最大値が決まる電流ｉが過渡的に流れる。
このため、コンデンサ２１の端子間電圧Ｖｃは、第２図
に示すように、瞬間的にゼロボルトとなり、抵抗２０の
抵抗値とコンデンサ２１の容量によって定まる所定の時
定数でゼロボルトから約５Ｖまで上昇する。

したがって、スイッチ２３の接点間が閉じた時から、コ
ンデンサ２１の端子電圧Ｖｃが論理レベル“Ｈ”に対応
する電圧に達するまでの間Ｔは、オア回路１６の他方の
入力端子１６ｂが“Ｌ”レベルとなるが、一方の入力端
子は“Ｈ”レベルのままであるため、オア回路１６の出
力は変化しない。

さらに、ダイオード２７からの出力は、ダイオード２６
に逆バイアス電圧を与えるため、ダイオード２６はオン
せず、バックアップ電池２５から電流は流れない。

次に、スイッチ２３が開いている状態で装置電源Ａがオ
フされた場合、装置電源Ａの電圧が５．６ボルトから除
々に降下して、約３．９ボルト以下になるとダイオード
２６が導通して、バックアップ電池２５からＣＲ直列回
路１９及びオア回路回路１６に約３．３ボルトの電源が
供給される。

したがって、オア回路１６の他方の入力端子１６ｂに
は、ＣＲ直列回路１９の抵抗２０を介して“Ｈ”レベル
の電圧が入力され、オア回路１６の出力は、“Ｈ”レベ
ル（約３．３ボルト）となり、ＲＡＭ１０の電源端子１
０ａには、約３．３ボルトの電圧が供給されるため、Ｒ
ＡＭ１０のプログラムやデータが記憶保持される。

このとき、ダイオード１２、１３及び２７は、逆バイア
ス状態になり、バックアップ電池２５側から装置電源Ａ
側への電流は遮断される。

この記憶保持時のバックアップ電池２５の消費電流は、
オア回路１６への供給電流、即ちオア回路１６の駆動用
電流とオア回路１６の出力電流（ともに数マイクロアン
ペア）との合計値（例えば、５マイクロアンペア）とな
る。

ここで、装置の扉が開かれて、スイッチ２３の接点間が
閉じられると、このＣＲ直列回路１９およびスイッチ２
３の接点間には、第３図に示すように、抵抗２０とバッ
クアップ電池２５の電圧とで最大値が決まる電流ｉが過
渡的に流れる。このため、ＣＲ直列回路１９のコンデン
サ２１の端子電圧Ｖｃは、瞬間的にゼロボルトとなり、
第３図に示すように、所定の時定数でゼロボルトから約
３．３ボルトに上昇する。

このため、コンデンサ２１の端子電圧Ｖｃがゼロボルト
から論理レベル“Ｈ”に達するまでの間Ｔ′はオア回路
１６の他方の入力端子１６ｂの入力電圧が“Ｌ”レベル
となり、一方の入力端子１６ａの入力電圧も装置電源Ａ
が供給されていないため“Ｌ”レベルであるから、オア
回路１６の出力は“Ｌ”レベル（約ゼロボルト）とな
る。したがって、ＲＡＭ１０の電源端子への供給電圧は
所定時間だけ規定電圧以下となり、この間にＲＡＭ１０
に記憶されていたプログラムやデータが揮発される。

この揮発期間（Ｔ′）中にバックアップ電池１６からＣ
Ｒ直列回路１９およびスイッチ２３の接点に流れる電流
は、ＣＲ直列回路１９の抵抗２０の抵抗値を例えば４〜
５０キロオームとすると最大で約７０マイクロアンペ
ア、最小でそのほぼ半分となり、記憶保持時の微小電流
に比べて充分大きいため、特に高価なスイッチでなくと
もスイッチ２３の接点間の接続状態は安定に維持され、
ＲＡＭ１０の記憶内容を確実に揮発させることができ
る。しかも、スイッチ２３が閉じてから所定時間が経過
した後の電流は、ゼロまで減少するので、スイッチ２３
が閉じたままであっても、この揮発期間以外のバックア
ップ電池２５の消耗は、記憶保持時と同じで僅かで済
む。

また、揮発されたプログラムやデータをＲＡＭ１０へ再
記憶させる場合は、ＣＰＵ１１を介して、装置の外部か
らプログラムやデータを入力したり、揮発されたＲＡＭ
１０及びＲＡＭ１０に接続されたメモリのバックアップ
回路１５を、予めプログラムが記憶されたものと交換す
る。

＜本発明の他の実施例＞（第４〜６図） なお、上記実施例では、装置電源Ａとバックアップ電池
２５の切換えを、ダイオードスイッチで行なっていた
が、例えば、この切替えをアナログスイッチと電圧コン
パレータを用いてもよい。

即ち、第４図に示すように、装置電源Ａと、装置電源Ａ
より低い電圧の基準電源３０とをコンパレータ３１で電
圧比較して、装置電源Ａの電圧が基準電源３０の電圧よ
り低くなったとき、アナログスイッチ３２をオンさせ
て、バックアップ電池３３から電源を供給することがで
きる。この場合、基準電源３０としてバックアップ電池
３３を兼用するようにしてもよい。

また、上記実施例では、半導体スイッチング回路とし
て、ＣＭＯＳ型のオア回路１６を用いていたが、これは
オア回路に限定されるものではなく、例えば、第５図の
半導体スイッチング回路４０のように、インバータ４
１、４２を直列に接続して構成してもよい。

なお、第５図において、インバータ４２の出力側に挿入
されたダイオード４３は、装置電源Ａが供給されている
時に、スイッチ２３のオンによって装置電源Ａ側からイ
ンバータ４２の出力側に流れる電流を阻止するものであ
る。

また、第６図のＣＲ直列回路５０のように抵抗２０とコ
ンデンサ２１を入替えて微分回路を形成させ、電源側に
スイッチ２３を接続することによって、１つのインバー
タ６１とダイオード６２で半導体スイッチング回路６０
を構成することもできる。

さらに、上記実施例では、装置の動作時にスイッチ２３
が効かないように構成されていたが、装置動作時にスイ
ッチ２３がオンしたことをＣＰＵ１１で検知して、ＣＰ
Ｕ１１を介して、ＲＡＭ１０の記憶内容を揮発させるこ
とも可能である。

＜本発明の効果＞ 以上説明したように、本発明のメモリのバックアップ回
路は、抵抗とコンデンサからなるＣＲ直列回路を機械接
点式のスイッチを介してバックアップ電池の両極間に接
続して、スイッチの接点間が閉じてから所定時間の間だ
け、その接点間に所定以上の電流が過渡的に流れるよう
にし、この所定以上の電流が流れている間、半導体スイ
ッチング回路によるメモリへの電源供給を停止するよう
に構成されている。

このため、特に高価なスイッチを用いないでも、メモリ
の記憶保持とその揮発を安定かつ確実に行なうことがで
きる。また、スイッチが閉じてから所定時間が経過して
のちの電流は、所定電流からゼロまで過渡的に減少する
ので、スイッチの閉状態が継続していても、バックアッ
プ電池が大きく消耗しないで済むという効果がある。

【図面の簡単な説明】

第１図は、本発明一実施例を示す回路図、第２図、第３
図は、一実施例の動作を説明するための電圧および電流
の変化図、第４、５、６図は、本発明の要部の他の実施
例を示す回路図である。第７図及び第８図は、従来のメ
モリのバックアップ回路を示す回路図である。 １０……ＲＡＭ、１１……ＣＰＵ、１５……メモリのバ
ックアップ回路、１６……オア回路、１９……ＣＲ直列
回路、２３……スイッチ、２３ａ、２３ｂ……接点、２
５……バックアップ電池。

フロントページの続き (72)発明者 奥川 守文 神奈川県横須賀市武１丁目2356番地 日本 電信電話株式会社複合通信研究所内 (72)発明者 川北 達次郎 神奈川県横須賀市武１丁目2356番地 日本 電信電話株式会社複合通信研究所内 (56)参考文献 特開 昭60−129858（ＪＰ，Ａ) 実開 昭61−120957（ＪＰ，Ｕ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】装置電源に代ってメモリの記憶内容を保持
   するためのバックアップ電池と、 前記メモリの記憶内容を揮発させるための機械接点式の
   スイッチと、 直列に接続された抵抗とコンデンサからなり、前記バッ
   クアップ電池の正負両極間に前記スイッチの接点を介し
   て接続され、該スイッチの接点間が閉じたとき、該接点
   間に所定値以上の電流を所定時間過渡的に流すＣＲ直列
   回路と、 前記バックアップ電池と前記メモリの電源端子との間に
   設けられ、前記スイッチの接点間に流れる電流が前記所
   定値以上か否かを、前記ＣＲ直列回路の抵抗とコンデン
   サの接続点の電圧によって検知し、前記接点間の電流が
   前記所定値より小の間、前記メモリに前記バックアップ
   電池の電源を供給し、前記接点間の電流が前記所定値以
   上の間、前記メモリに対する前記バックアップ電池の電
   源供給を停止する半導体スイッチング回路とを具備した
   メモリのバックアップ回路。