JPH0646694B2 - 積分回路 - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、良好な積分動作を可能とした積分回路に関す
る。

〔発明の技術的背景とその問題点〕

例えば、半導体レーザの出力安定化装置では、光出力の
一部をモニタ用の光検出素子で検出し、この光検出信号
と参照信号との比較結果から、半導体発光素子のバイア
ス電流を制御するものが提案されている（特開昭５９−
２００５３９号）。

この種の装置では、光出力が小さい時に積分用コンデン
サを充電し、このコンデンサ電圧に基づいて半導体レー
ザのバイアス電流を制御する構成となっている。このた
め、正確な積分動作を行なう積分回路が必要となる。

このような装置で用いられる積分回路は、積分コンデン
サと、信号源に応じて上記積分コンデンサに電荷を供給
する電流源と、前記積分コンデンサの電圧を増幅するた
めのバッファとを備えて構成される。第５図（ａ）は、
この種の積分回路をモノリシックＩＣ化した場合の構成
例である。すなわち、パッケージ１に収容されたＩＣチ
ップ２の内部には、積分入力としての電荷注入用電流回
路３と、入力端を上記電流回路３の出力端に接続された
バッファ４とが形成される。両者の接続点であるＡ点
は、配線パターン５を介してボンディングパッド６に接
続され、さらに、このボンディングパッド６は、ボンデ
ィングワイヤ７、フレームリード８を介してパッケージ
１の外部に配置された積分用コンデンサ９の一端に接続
される。この積分コンデンサ９の他端は接地される。

このように構成された積分回路では、Ａ点から積分用コ
ンデンサ９までの抵抗およびインダクタンスが無視でき
ないため、同図（ｂ）の等価回路で示すように、Ａ点と
積分用コンデンサ９との間には、抵抗Ｒ、インダクタン
スＬからなる直列インピーダンスが介在することにな
る。このような回路であると、第６図に示すように、電
流回路３からのパルス的な出力電流に対し、Ａ点と積分
コンデンサ９との間に、 なる電圧降下を生じるため、バッファ４の入力電圧は、
本来の理想的な積分波形（図中点線）に、Ｒ分による偏
差Δと、Ｌ分によるスパイク状のノイズＳとが重畳した
信号になってしまう。殊に光通信のように、積分電流を
高速に変化させる場合には、スパイク状のノイズは無視
できない値となる。本発明者らの試算によっても、ＩＣ
チップの配線パターンを１０μｍ×３mm、ボンディング
ワイヤを０．５mm、フレームリード長を４mmとした場
合、配線パターンの抵抗が５Ω、インダクタンスが３n
H、ボンディングワイヤおよびフレームリードの抵抗が
略０、インダクタンスＬが４nHと見込まれ、電流パルス
の立上がり速度を１００ps、振幅を１mA、パルス幅を１
μｓとした場合には、７０mVのスパイクと、５mVの偏差
を生じることが確認されている。このような、スパイク
ノイズ等は、積分動作を不安定にするばかりでなく、最
悪の場合には、過大電流に対して弱い半導体レーザ等、
他の素子の破損を招来することも懸念された。

〔発明の目的〕 本発明は、このような問題に基づきなされたもので、電
流源と、バッファとを１チップに納めた積分回路にあっ
て、高速信号に対してもノイズの発生が少なく、安定動
作を可能ならしめる積分回路を提供することを目的とす
る。

〔発明の概要〕

本発明は、電流源とバッファとを１つのＩＣ内に構成す
るとともに前記積分用コンデンサを上記ＩＣの外部に外
付けしてなる積分回路において、前記電流源の出力端か
らボンディングパッドまでの配線パターンと、前記バッ
ファの入力端からボンディングパッドまでの配線パター
ンとを、少なくとも上記ボンディングパッドの近傍位置
まで分離したことを特徴としている。

〔発明の効果〕

電流源から積分用コンデンサまでの直列インピーダンス
として大きな値を示すのは配線パターンおよびリードボ
ンディングワイヤの部分である。本発明では、少なくと
もこの配線パターンのボンディングパッドの近傍位置ま
で、バッファの入力端を接続しないようにしているの
で、この部分で生じる電圧降下分がバッファ側に入力す
るのを防止できる。

また、バッファの入力インピーダンスは非常に高いた
め、バッファに流入する電流は殆ど零と考えて差支えな
い。このため、バッファの入力側の配線パターンの直列
インピーダンスによる電圧降下は実質上無視できる。

すなわち、本発明によれば、理想的な積分波形が得られ
る積分用コンデンサの電流源側の電圧がバッファに入力
されることになるので、偏差やスパイクノイズのない良
好な積分動作が可能となる。

このような効果は、電流源とバッファのモノリシックＩ
Ｃ化を進めるうえにおいて寄与するところ大である。何
故なら、配線パターンのインピーダンスを下げること
は、シート抵抗が有限であることや、専有面積が大きく
取れないこと等、数々の困難が伴うが、本発明によれ
ば、このような配線パターンのインピーダンスを何等考
慮する必要はなく、ＩＣ化を容易に進めることができる
からである。

〔発明の実施例〕

以下、図面を参照しながら、本発明の実施例につき説明
する。なお、第１図〜第４図において第５図と同一部分
には同一符号を付し、重複する部分の詳しい説明は割愛
する。

第１図は、一実施例を示す図である。

すなわち、ＩＣチップ２の内部に配置された電荷注入用
の電流回路３と、バッファ４とは、配線パターン１１，
１２を介してそれぞれ異なるボンディングパッド１３，
１４に接続されている。そして、ボンディングパッド１
３は、ボンディングワイヤ１５を介してフレームリード
１６に接続され、ボンディングパッド１４はボンディン
グワイヤ１７を介してフレームリード１８に接続されて
いる。更に、フレームリード１６とフレームリード１８
とは、リード線１９によって接続されている。そして、
フレームリード１６には積分用コンデンサ９が外付けさ
れている。

この回路では、電流回路３の出力端から積分用コンデン
サ９までの配線経路と、バッファ４の入力端から積分用
コンデンサ９までの配線経路とが完全に分離され、両者
の接続点であるＢ点に積分用コンデンサが接続されてい
るので、Ｂ点から積分用コンデンサまでのインピーダン
スは０と考えて差支えない。したがって、その等価回路
は同図（ｂ）に示される。つまり、電流回路３の出力端
とＢ点との間には配線パターン１１，ボンディングワイ
ヤ１５およびフレームリード１６による直列インピーダ
ンスＲ_１，Ｌ_１が接続され、バッファ４の入力端とＢ点
との間には配線パターン１２，ボンディングワイヤ１
７，フレームリード１８およびリード線１９による直列
インピーダンスＲ_２，Ｌ_２が接続された回路となる。

このような回路において、電流回路３から第２図に示す
ような矩形波状の電流が供給されると、電流回路３の出
力端では抵抗Ｒ_１とインダクタンスＬ_１とによる電圧降
下による偏差とスパイク状ノイズが生じるが、積分用コ
ンデンサ９の一端が接地されているので、Ｂ点の電位は
この電圧降下の影響を受けずに電流の供給とともに徐々
に上昇する理想的な積分波形となる。

一方、バッファ４の入力インピーダンスは非常に高く、
バッファ４に流れ込む電流は略０と見ることができる。
このため、バッファ４の入力側の直列インピーダンスＲ
_２，Ｌ_２による電圧降下は殆ど無視できる。

したがって、この回路によれば、積分電流が高速で変化
した場合でも、バッファ４からは第２図に示すように、
スパイクノイズのない理想積分波形（図中点線）に略等
しい出力を得ることができる。

なお、本発明は、上述した実施例に限定されるものでは
ない。

例えば、上記実施例ではフレームリード１６，１８間を
リード線１９で接続したが、第３図に示すように、ボン
ディングパッド１３，１４をボンディングワイヤ１５，
１７を介してフレームリード１６に共通接続するように
しても本発明の効果は十分に奏される。

この場合には、Ｂ点と積分用コンデンサ９との間には、
同図（ｂ）の等価回路で示すようなリードフレーム１６
の直列インピーダンスＲ_３，Ｌ_３が接続されることにな
るが、通常、このインピーダンスは、無視できる程に小
さいため、本発明の効果が損われることはない。

また、同様な考えにたつと、パッケージ実装によっても
取除けない最も影響の大きいＩＣチップ内の配線パター
ンのみを分離するだけでも、かなりの効果が得られるこ
とが予想される。したがって、第４図に示すように電流
回路１からの配線パターン１１と、バッファ４の入力端
からの配線パターン１２とを同一のボンディングパッド
１４の近傍位置まで分離して、このボンディングパッド
の近傍位置で接続することも考えられる。

この場合、同図（ｂ）に示す等価回路における、Ｂ点か
ら積分用のコンデンサ９までの直列インピーダンス
Ｒ_３′，Ｌ_３′の値が第３図に示したものよりも若干高
くなるが、ＩＣ内部の配線の影響を受けない。

このような構成にすると、ボンディングパッド１３を共
通に使用出来ることから、ボンディングパッドの専有面
積を減らせるというメリットがあるうえ、ボンディング
ワイヤも１本で足るので、製造コストの低減にもつなが
る。

なお、本発明は、電流回路からコンデンサまでの間にト
ランジスタなどの電流制御素子が介在されていてもその
本質的効果が損われることはなく、また、適用分野も前
述した光出力安定化装置に限定されず、例えばＡ／Ｄ変
換器などあらゆる用途に使用可能である。

【図面の簡単な説明】

第１図は本発明の一実施例に係る積分回路の構成を示す
図、第２図は同積分回路の動作を説明するための波形
図、第３図および第４図は本発明の他の実施例に係る積
分回路をそれぞれ示す図、第５図は従来の積分回路の構
成を示す図、第６図は従来の問題点を説明するための波
形図である。 １……パッケージ、２……ＩＣチップ、３……電流回
路、４……バッファ、５，１１，１２……配線パター
ン、６，１３，１４……ボンディングパッド、７，１
５，１７……ボンディングワイヤ、８，１６，１８……
フレームリード、９……積分用コンデンサ、１９……リ
ード線。

Claims (4)

【特許請求の範囲】
1. 【請求項１】電流源と、この電流源から供給される電荷
   を蓄積する積分用コンデンサと、入力端を前記積分用コ
   ンデンサの前記電流源側端子に接続されたバッファとを
   具備し、前記電流源と前記バッファとを１つのＩＣ内に
   構成するとともに前記積分用コンデンサを上記ＩＣの外
   部に外付けしてなる積分回路において、前記電流源の出
   力端からボンディングパッドまでの配線パターンと、前
   記バッファの入力端からボンディングパッドまでの配線
   パターンとが、少なくとも上記ボンディングパッドの近
   傍位置まで分離されていることを特徴とする積分回路。
2. 【請求項２】前記電流源の出力端に接続されるボンディ
   ングパッドと、前記バッファの入力端に接続されるボン
   ディングパッドとはそれぞれ別々に設けられていること
   を特徴とする特許請求の範囲第１項記載の積分回路。
3. 【請求項３】前記電流源の出力端に接続されるボンディ
   ングパッドと、前記バッファの入力端に接続されるボン
   ディングパッドとは同一のボンディングパッドであるこ
   とを特徴とする特許請求の範囲第１項記載の積分回路。
4. 【請求項４】前記バッファの入力インピーダンスが、ボ
   ンディングパッドからバッファ入力までの配線パターン
   のインピーダンスの十倍以上であることを特徴とする特
   許請求の範囲第１項記載の積分回路。