JPH0652921B2 - 走査装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、たとえばファクシミリ装置等において画像
の記録または読取を行うための走査装置に関する。

従来の技術 たとえば、ファクシミリ装置等においては、画素の記録
あるいは読取を行う走査素子が設けられた走査子を１画
素分のピッチで主走査方向に移動させることによって、
画像をライン状に走査する動作と、その走査位置を、原
稿あるいは記録媒体を移動させることなどによって、副
走査方向へライン単位で相対移動させる動作とを交互に
繰り返すことによって、二次元画像の記録あるいは読取
が行われる。

ここで、従来のこの種の走査方法として、それぞれに画
素の読取あるいは記録を行うＮ個（Ｎは２以上の複数）
の走査素子が副走査方向に並べられた走査子を用い、こ
の走査子を主走査方向に１画素分のピッチで移動させる
ことにより、Ｎ本のライン画像を同時に走査する方法が
あった。

この走査方法によれば、複数本のライン画像を走査でき
るので、画像の記録や読取等の効率が大幅に向上する、
という利点が得られる。

発明が解決しようとする問題点 しかし、かかる構成によれば、主走査方向の解像度およ
び走査速度を高めることが難しい、という問題点があっ
た。

上述の問題は以下の理由で生じる。

すなわち、主走査方向の解像度は走査子の移動精度に依
存する。解像度を高めるためには、画素の記録または読
取を密に行わせる必要がある。このためには、走査子の
主走査子の主走査方向への移動ピッチを小さくしなけれ
ばならない。ところが、移動ピッチを小さくすること
は、走査子を駆動する機構の精度によって制限される。
たとえば、この種の駆動機構にはリニアモータを用いる
のが有効であるが、このリニアモータで可能な最小移動
ピッチはせいぜい100μｍ程度である。したがって、こ
れ以上の高解像度を得るのは困難である。なお、移動ピ
ッチを小さくするだけならば、たとえばロータリー式の
ステッピングモータなどを使えば可能になるが、その代
わりに、機構は非常に複雑になり、移動速度すなわち走
査速度は著しく低下してしまう、という問題が生じる。

また、走査速度を高めるためには、副走査方向に並べら
れる走査素子の数を多くして、走査子が主走査方向を１
回移動するごとに走査されるライ数を多くすることが考
えられる。しかし、この種の走査方法によって画像の記
録あるいは読取を行う場合、画素信号の入出力順序と画
素の記録または読取の順序が異なってくるため、その順
序を入れ替える必要がある。この順序の入れ替えはバッ
ファメモリによって行われる。このためのバッファメモ
リは、少なくとも１回に走査されるライン数分の画素信
号を記憶できることが必要である。したがって走査素子
数が多くなると、その順序の入れ替えのために使用され
るバッファメモリの記憶容量を大幅に増大させなければ
ならなくなる、という困難がともなう。

そのほか、上述の問題を解決する手段として、多数の走
査素子を副走査方向と主走査方向にマトリックス状に密
に配列することが考えられる。しかし、この方法では、
たとえば走査素子が熱記録素子である場合は、個々の素
子からそれぞれに引き出されるリード配線のスペースが
確保しにくくなる、放熱処理が難しくなる、といった問
題が生じる。

この発明は、上述の問題点に鑑みてなされたもので、機
構の複雑化やバッファメモリの容量増などの困難をとも
なうことなく、また走査素子の種類を限定されることな
く、解像度および走査速度の向上を可能にする走査装置
を提供することを目的とする。

問題点を解決するための手段 この発明は上述の問題点を解決するため、主走査方向に
Ｍ列（Ｍは１以上の整数）、副走査方向にＮ個（Ｎは２
以上の整数）の位置番地が配列された基本マトリックス
を仮想するとともに、この基本マトリックスを主走査方
向にＬ面（Ｌは２以上の整数）連結してなる領域を前記
走査子に仮想して、Ｌ面の基本マトリックスを重ね合わ
せた場合にすべての位置番地が走査素子で覆われるよう
に、Ｍ×Ｎ個の走査素子の少なくとも２面以上の基本マ
トリックスに分散配置してなる走査子を用い、この走査
子を実効的にＭ列のピッチで移動させることにより走査
を行う、という構成を備えたものである。

作用 この発明は上述の構成によって、記録または読取の密度
を低下させずに、走査子の移動ピッチだけを複数画素幅
に拡大することができる。これによって、機構の複雑化
をともなうことなく、解像度を高めることが簡単に行え
るようになる。これとともに、移動ピッチが大きくなる
ことによって、走査速度も高められるようになる。

また、上記の方法によれば、副走査方向に配列される走
行素子の数を増やさなくても走査速度を高めることがで
きるので、画素信号の入出力順序と画素の記録または読
取の順序を入れ替えるためのバッファメモリの容量を増
設しなくても済む。

さらに、上述の構成によれば、多数の走査素子群が密集
して並ぶことは避けられる。したがって、たとえば走査
素子として熱記録素子を用いた場合などにおいて、個々
の素子からそれぞれに引き出される配線のスペースを容
易に確保することができるとともに、放熱処理も簡単に
なる。

以上のようにして、機構の複雑化やバッファメモリの容
量増などの困難をともなうことなく、また走査素子の種
類を限定されることなく、解像度および走査速度を高め
ることが可能になる。

実施例 第１図(a)(b)はこの発明の一実施例による走査装置の概
要を示す。

同図(a)はファクシミリ装置等の画像記録部に使われる
走査子Ａを示す。なお、図中の破線で区画する枠内はそ
れぞれ１画素分のスペースをもつ位置番地を示す。

先ず、同図(a)において、走査子Ａは、画素の記録を行
う走査素子Ｃが、次のような規則に従って配置されてい
る。

すなわち、主走査方向にＭ列（Ｍは１以上の整数）、副
走査方向にＮ個（Ｎは２以上の整数）の位置番地が配列
された基本マトリックスＢを仮想し、この基本マトリッ
クスＢを主走査方向にＬ面（Ｌは２以上の整数）連結し
てなる領域を上記走査子Ａに仮想する。そして、そのＬ
面の基本マトリックスＢを重ね合わせた場合にすべての
位置番地が走査子Ｃで覆われるように、Ｍ×Ｎ個の走査
素子Ｃを少なくとも２面以上の基本マトリックスＢに分
散して配置する。

ここで、この実施例では、Ｍ＝４、Ｎ＝４、Ｌ＝４に設
定されている。つまり４×４＝16個の走査素子Ｃが４面
の基本マトリックスＢに４個ずつ分散されて配置されて
いる。さらに、ここでは、各マトリックスＢ内における
４個の走査素子Ｃはそれぞれ副走査方向に一列に並べら
れている。第１面の基本マトリックスＢ内では第１列目
の番地列に、第２面目の基本マトリックスＢ内では第２
列目の番地列に、第３面目の基本マトリックスＢ内では
第３列目の番地列に、第４面目の基本マトリックスＢ内
では第４列目の番地列に、それぞれ４個ずつの走査素子
Ｃが配置されている。

同図(b)は上記走査子Ａによる走査動作を時刻Ｔ１，Ｔ
２，Ｔ３，Ｔ４，…の順に分けて示す。各時刻Ｔ１，Ｔ
２，Ｔ３，Ｔ４，…の時間間隔はそれぞれ、上記走査子
Ａのピッチ移動が１回行われるごとの時間間隔に相当し
ている。また、Ｃ′は走査素子Ｃによる記録の跡を示
す。

同図(b)において、時刻Ｔ１のときには、第４面目の基
本マトリックスＢ内の走査素子Ｃが走査面Ｄの４列目に
記録を行う。このとき、第１列目から第３列目までの各
基本マトリックスＢ内の走査素子Ｃは列外に位置してい
る。

時刻がＴ１からＴ２に経過する間に走査子Ａは１回移動
させられる。この１回の移動によって、走査子Ａは主走
査方向に４画素幅4p分だけ移動させられる。

時刻Ｔ２になると、第３面目の基本マトリックスＢ内の
走行素子Ｃが走査面Ｄの第３列目に記録を行う。これと
同時に、第４面目の基本マトリックスＢ内の走査素子Ｃ
が、前回（Ｔ１）の記録位置よりも４画素幅4p分だけ先
の８列目に記録を行う。

時刻Ｔ３になると、第２面目の基本マトリックスＢ内の
走査素子Ｃが走査面Ｄの第２列目に記録を行う。これと
同時に、第３面目の基本マトリックスＢ内の走査素子Ｃ
が前回（Ｔ２）の記録位置よりも４画素幅4p分だけ先の
７列目に、第４面目の基本マトリックスＢ内の走査素子
Ｃが前回（Ｔ２）の記録位置よりも４画素幅4p分だけ先
の12列目に、それぞれ記録を行う。

さらに、時刻Ｔ４になると、第１面目の基本マトリック
スＢ内の走査素子Ｃが走査面Ｄの第１列目に記録を行う
と同時に、第２面目の基本マトリックスＢ内の走査素子
Ｃが２＋４＝６列目に、第３面目の基本マトリックスＢ
内の走査素子Ｃが７＋４＝11列目に、第４面目の基本マ
トリックスＢ内の走査素子Ｃが12＋４＝16列目に、それ
ぞれ記録を行う。

以上のようにして、走査子Ａの方は１回に４画素幅4p分
のピッチで移動させられるが、記録の方は結果的に１画
素幅分ずつ詰めて行われる。つまり、記録密度を低下さ
せずに、走査子Ａの移動ピッチだけが１画素幅分の間隔
から４画素幅分の間隔に拡大されている。これによっ
て、機構の複雑化をともなうことなく、解像度を高める
ことが簡単に行えるようになる。これとともに、移動ピ
ッチが拡大されることによって、走査速度も高められる
ようになる。

また、上述の構成によれば、複数の走査素子が副走査方
向と主走査方向の２次元方向に分散されて配置されてい
るので、同時に記録を行う走査素子の数が多い割には、
副走査方向に配列される走査素子Ｃの数は少なくてす
み、これにより画素信号の入出力順序と画素の記録順序
を入れ替えるためのバッファメモリの容量を増設しなく
ても済む。

さらに、上述の構成によれば、Ｍ×Ｎ個の走査素子Ｃ
が、その数（Ｍ×Ｎ）のＬ倍の数の素子を配置すること
ができるＬ面の基本マトリックスＢ内に分散されて配置
されるので、各走査素子Ｃの回りに十分なスペース余裕
をもたせることができる。つまり、多数の走査素子を密
集させなくてすむ。したがって、たとえば走査素子とし
て熱記録素子を配置する場合などにおいては、個々の素
子からそれぞれに引き出される配線のスペースを容易に
確保することができるとともに、放熱処理も簡単に行え
るようになる。

以上のようにして、機構の複雑化やバッファメモリの容
量増などの困難をともなうことなく、また走査素子Ｃの
種類を限定されることなく、解像度および走査速度を高
めることが可能になる。

第２図(a)(b)はこの発明の第２の実施例による走査装置
の概要を示す。

上述した実施例の場合と同様、同図(a)は走査子Ａを示
し、同図(b)はその走査子Ａによる走査動作を時刻Ｔ
１，Ｔ２，Ｔ３，…の順に分けて示す。

上述した実施例との相違点を示すと、この第２の実施例
では、上記実施例と同じく、Ｍ＝４、Ｎ＝４、Ｌ＝４が
設定されているが、各基本マトリックスＢ内における走
査素子Ｃの配置パターンが上記実施例と異なっている。
すなわち、ここでは、すべての走査子Ｃがそれぞれ、隣
接走査子に対して１画素分以上の間隔を開けて配置され
ている。

第３図(a)(b)はこの発明の第３の実施例による走査装置
の概要を示す。

同図においても、(a)は走査子Ａを示し、(b)はその走査
子Ａによる走査動作を時刻Ｔ１，Ｔ２，Ｔ３，…の順に
分けて示す。

この第３の実施例では、走査子Ｃが４個ずつ上段と下段
に交互に位置するように配置されている。

第４図(a)(b)はこの発明の第４の実施例による走査装置
の概要を示す。(a)は走査子Ａを示し、(b)はその走査子
Ａによる走査動作を示す。

この第４の実施例では、走査子Ｃの配置パターンがマト
リックスＢごとに異ならせてある。

第５図(a)(b)はこの発明の第５の実施例による走査装置
の概要を示す。(a)は、走査子Ａを示し、(b)はその走査
子Ａによる走査動作を示す。

この第５の実施例では、走査子の存在しない空の基本マ
トリックスＢ′が置かれている。したがって、走査子Ｃ
は残りの基本マトリックスＢに分散配置されている。走
査子Ａの移動ピッチは、上記実施例と同じく、４画素幅
4pである。

第６図(a)(b)はこの発明の第６の実施例による走査装置
の概要を示す。(a)は走査子Ａを示し、(b)はその走査Ａ
による走査動作を示す。

この第６の実施例では、Ｍ＝４，Ｎ＝４，Ｌ＝５に設定
されて、４×４＝16個の走査素子Ｃが５面の基本マトリ
ックスＢに分散されているとともに、各マトリックスＢ
内での走査素子Ｃの数は、３個のところと４個のところ
があって、一様ではない。

第７図はこの発明の第７の実施例による走査子Ａの素子
配置状態を示す。

この第７の実施例では、Ｍ＝１，Ｎ＝４，Ｌ＝４に設定
されて、４面の基本マトリックスＢの幅Ｍが１列ずつで
あるとともに、各マトリックスＢにそれぞれ１個ずつの
走査素子Ｃが配置されている。この走査子Ａを用いた場
合、主走査方向への移動ピッチは１画素分に狭くなる
が、各走査素子からのリード配線の取り出しおよび放熱
状態などを行いやすくするといった効果は、上述した実
施例と同様に得ることができる。

以上、画像の記録を行う場合の代表的な実施例について
説明してきたが、この発明による走査方法は、たとえば
ＣＣＤ（電荷結合素子）などの光電変換素子を読取素子
を走査素子として用いる読取り走査場合にも適用するこ
とができる。

発明の効果 以上の説明から明らかなように、この発明は、主走査方
向にＭ列（Ｍは１以上の整数）、副走査方向にＮ個（Ｎ
は２以上の整数）の位置番地が配列された基本マトリッ
クスを仮想するとともに、この基本マトリックスを主走
査方向にＬ面（Ｌは２以上の整数）連結してなる領域を
上記走査子に仮想して、Ｌ面の基本マトリックスを重ね
合わせた場合にすべての位置番地が走査素子で覆われる
ように、Ｍ×Ｎ個の走査素子の少なくとも２面以上の基
本マトリックスに分散配置してなる走査子を用い、この
走査子を実効的にＭ列のピッチで移動させながら走査を
行うことにより、機構の複雑化やバッファメモリの容量
増などの困難をともなうことなく、また走査素子の種類
を限定されることなく、解像度および走査速度を高める
ことが可能になる、という効果を有するものである。

【図面の簡単な説明】

第１図(a)(b)はこの発明の一実施例による走査装置の概
要を示す平面図、第２図(ａ)(ｂ)はこの発明の第２の実
施例による走査装置の概要を示す平面図、第３図(ａ)
(ｂ)はこの発明の第３の実施例による走査装置の概要を
示す平面図、第４図(ａ)(ｂ)はこの発明の第４の実施例
による走査装置の概要を示す平面図、第５図(ａ)(ｂ)は
この発明の第５の実施例による走査装置の概要を示す平
面図、第６図(ａ)(ｂ)はこの発明の第６の実施例による
走査装置の概要を示す平面図、第７図はこの発明の第７
の実施例による走査装置に用いられる走査子を示す平面
図。 Ａ……走査子、Ｂ……仮想的な基本マトリックス、Ｂ′
……空のマトリックス、Ｃ……記録または読取を行う走
査素子、Ｃ′……記録（読取）の跡、Ｄ……走査面、Ｔ
１，Ｔ２，Ｔ３，Ｔ４……時刻。

Claims (3)

【特許請求の範囲】
1. 【請求項１】画素の記録または読み取りを行う変換素子
   を主走査方向にＭ列（Ｍは１以上の整数）、副走査方向
   にＮ個（Ｎは２以上の整数）の位置番地が配列された基
   本マトリクスを仮想するとともに、この基本マトリクス
   を主走査方向ににＬ面（Ｌは２以上の整数）連結してな
   る領域を前記走査子に仮想して、Ｌ面の基本マトリクス
   重ね合わせた場合にすべての位置番地が走査素子で覆わ
   れるように、Ｍ×Ｎ個の走査素子を少なくとも２面以上
   の基本マトリクスに分散配置してなる走査子と、この走
   査子をＭ列のピッチで主走査方向に移動させる駆動機構
   手段とを有することを特徴とする走査装置。
2. 【請求項２】Ｌ個の基本マトリクス中に走査素子の存在
   しない空のマトリクスを含ませた走査子である特許請求
   の範囲第１項記載の走査装置。
3. 【請求項３】各基本マトリクスの主走査方向の幅Ｍを２
   列以上にした走査子である特許請求の範囲第１項または
   第２項記載の走査装置。