JPH0640608B2 - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPH0640608B2 JPH0640608B2 JP62111245A JP11124587A JPH0640608B2 JP H0640608 B2 JPH0640608 B2 JP H0640608B2 JP 62111245 A JP62111245 A JP 62111245A JP 11124587 A JP11124587 A JP 11124587A JP H0640608 B2 JPH0640608 B2 JP H0640608B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage amplifier
- amplifier
- output
- input
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000006835 compression Effects 0.000 claims description 8
- 238000007906 compression Methods 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 4
- 238000009499 grossing Methods 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は自動利得制御回路に関し、特に対数圧縮伸長方
式のノイズリダクション回路に用いる自動利得制御回路
に関する。
式のノイズリダクション回路に用いる自動利得制御回路
に関する。
従来、この種の対数圧縮型の自動利得制御回路は、第２
図に一例を示すように、電圧増幅器３の出力を電流制御
増幅器４と電流制御回路１１とに入力し、電流制御増幅
器４の出力を電圧増幅器３の帰還端子２に接続し、電流
制御回路１１の出力で電流制御増幅器４を制御すること
により対数圧縮特性を得ていた。
図に一例を示すように、電圧増幅器３の出力を電流制御
増幅器４と電流制御回路１１とに入力し、電流制御増幅
器４の出力を電圧増幅器３の帰還端子２に接続し、電流
制御回路１１の出力で電流制御増幅器４を制御すること
により対数圧縮特性を得ていた。
電圧増幅器３の閉回路利得は入力レベルに応じて変化す
る。例えば第３図に示すように、入力ｖin＝−１００ｄ
ＢＶの時出力ｖout＝−５０ｄＢＶとなり、この関係を
閉回路利得Ａｖで示すと第４図のごとく、入力ｖin＝−
１００ｄＢＶの時閉回路利得Ａｖ＝＋５０ｄＢとなる。
同様に入力ｖin＝＋２０ｄＢＶの時閉回路利得Ａｖ＝−
１０ｄＢとなる。従って、電圧増幅器３の開放利得は閉
回路利得Ａｖ＝５０ｄＢで動作するよう高くとらなけれ
ばいけない一方、閉回路利得Ａｖ＝−１０ｄＢでも充分
な発振安定度を有する必要がある。
る。例えば第３図に示すように、入力ｖin＝−１００ｄ
ＢＶの時出力ｖout＝−５０ｄＢＶとなり、この関係を
閉回路利得Ａｖで示すと第４図のごとく、入力ｖin＝−
１００ｄＢＶの時閉回路利得Ａｖ＝＋５０ｄＢとなる。
同様に入力ｖin＝＋２０ｄＢＶの時閉回路利得Ａｖ＝−
１０ｄＢとなる。従って、電圧増幅器３の開放利得は閉
回路利得Ａｖ＝５０ｄＢで動作するよう高くとらなけれ
ばいけない一方、閉回路利得Ａｖ＝−１０ｄＢでも充分
な発振安定度を有する必要がある。
上述した従来の自動利得制御回路では、電圧増幅器の開
放利得が一定であるので、閉回路利得の大きい変化に対
する電圧増幅器の位相補償の設計が難しく、たとえば大
きな容量のコンデンサを必要とする欠点がある。
放利得が一定であるので、閉回路利得の大きい変化に対
する電圧増幅器の位相補償の設計が難しく、たとえば大
きな容量のコンデンサを必要とする欠点がある。
本発明の自動利得制御回路は、信号入力端子と第１の帰
還入力端子と制御端子とを有する第１の電圧増幅器の出
力が電流制御端子を有する電流制御増幅器の入力と整流
回路の入力とに接続され、 前記整流回路の出力が第２の帰還入力端子を有する第２
の電圧増幅器の入力と平滑容量とに接続され、前記第２
の電圧増幅器の出力がトランジスタのベースに接続さ
れ、このトランジスタのエミッタが電圧−電流変換用抵
抗と前記第２の電圧増幅器の前記第２の帰還入力端子と
に接続され、前記トランジスタのコレクタは前記電流制
御増幅器の前記電流制御端子に接続され、前記電流制御
増幅器の出力が前記第１の電圧増幅器の前記第１の帰還
入力端子に接続される対数圧縮回路と、前記第２の電圧
増幅器の出力が入力し、出力が前記第１の電圧増幅器の
前記制御端子に接続される開放利得制御回路とを有して
いる。
還入力端子と制御端子とを有する第１の電圧増幅器の出
力が電流制御端子を有する電流制御増幅器の入力と整流
回路の入力とに接続され、 前記整流回路の出力が第２の帰還入力端子を有する第２
の電圧増幅器の入力と平滑容量とに接続され、前記第２
の電圧増幅器の出力がトランジスタのベースに接続さ
れ、このトランジスタのエミッタが電圧−電流変換用抵
抗と前記第２の電圧増幅器の前記第２の帰還入力端子と
に接続され、前記トランジスタのコレクタは前記電流制
御増幅器の前記電流制御端子に接続され、前記電流制御
増幅器の出力が前記第１の電圧増幅器の前記第１の帰還
入力端子に接続される対数圧縮回路と、前記第２の電圧
増幅器の出力が入力し、出力が前記第１の電圧増幅器の
前記制御端子に接続される開放利得制御回路とを有して
いる。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
電圧増幅器３の出力が電流制御増幅器４の入力と整流回
路９の入力とに接続され、整流回路９の出力が平滑容量
Ｃ１と電圧増幅器８の非反転入力とに接続され、電圧増
幅器８の出力がトランジスタＱ１のベースに接続され、
トランジスタＱ１のエミッタは電流電圧変換用の抵抗Ｒ
１と電圧増幅器８の反転入力とに接続され、トランジス
タＱ１のコレクタは電流制御端子１０を介して電流制御
増幅器４に接続され、電流制御増幅器４の出力が電圧増
幅器３の反転入力である帰還端子２に接続されて対数圧
縮回路Ａを構成する。
路９の入力とに接続され、整流回路９の出力が平滑容量
Ｃ１と電圧増幅器８の非反転入力とに接続され、電圧増
幅器８の出力がトランジスタＱ１のベースに接続され、
トランジスタＱ１のエミッタは電流電圧変換用の抵抗Ｒ
１と電圧増幅器８の反転入力とに接続され、トランジス
タＱ１のコレクタは電流制御端子１０を介して電流制御
増幅器４に接続され、電流制御増幅器４の出力が電圧増
幅器３の反転入力である帰還端子２に接続されて対数圧
縮回路Ａを構成する。
定電流源６がトランジスタＱ３およびＱ４からなるカレ
ントミラーとトランジスタＱ２のコレクタとに接続さ
れ、トランジスタＱ３のコレクタが定電流源７と電圧増
幅器３の制御端子とに接続され、トランジスタＱ２のベ
ースが電圧増幅器８の出力に接続される構成からなる開
放利得制御回路Ｂを対数圧縮回路Ａに付け加える。
ントミラーとトランジスタＱ２のコレクタとに接続さ
れ、トランジスタＱ３のコレクタが定電流源７と電圧増
幅器３の制御端子とに接続され、トランジスタＱ２のベ
ースが電圧増幅器８の出力に接続される構成からなる開
放利得制御回路Ｂを対数圧縮回路Ａに付け加える。
電圧増幅器３の利得を決定する電流は定電流源６と定電
流源７との和からトランジスタＱ２の電流を引いた電流
となる。ここで入力ｖinが小さく、例えば−１００ｄＢ
Ｖの時には整流回路９の出力は小さく、従ってトランジ
スタＱ２の電流は少く、電圧増幅器３に定電流源６と定
電流源７との和が作用し開放利得は高くなる。また、入
力ｖinが大きく、例えば＋２０ｄＢＶの時には整流回路
９の出力は大きく、従ってトランジスタＱ２の電流は多
く、電圧増幅器３に定電流源６と定電流源７との和から
トランジスタＱ２の電流を引いた電流が作用し開放利得
は低くなる。
流源７との和からトランジスタＱ２の電流を引いた電流
となる。ここで入力ｖinが小さく、例えば−１００ｄＢ
Ｖの時には整流回路９の出力は小さく、従ってトランジ
スタＱ２の電流は少く、電圧増幅器３に定電流源６と定
電流源７との和が作用し開放利得は高くなる。また、入
力ｖinが大きく、例えば＋２０ｄＢＶの時には整流回路
９の出力は大きく、従ってトランジスタＱ２の電流は多
く、電圧増幅器３に定電流源６と定電流源７との和から
トランジスタＱ２の電流を引いた電流が作用し開放利得
は低くなる。
上述のように入力レベルに応じて電圧増幅器３の開放利
得が変化し、発振安定度が良くなり、また、位相補償用
容量も小さくできる。
得が変化し、発振安定度が良くなり、また、位相補償用
容量も小さくできる。
以上説明したように本発明は、入力信号を増幅する電圧
増幅器の電流を開放利得制御回路により制御して電圧増
幅器の開放利得を入力レベルに応じて変化させることに
より、発振安定度が向上し、また、電圧増幅器の位相補
償用容量も小さくできる効果がある。
増幅器の電流を開放利得制御回路により制御して電圧増
幅器の開放利得を入力レベルに応じて変化させることに
より、発振安定度が向上し、また、電圧増幅器の位相補
償用容量も小さくできる効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
従来の自動利得制御回路の一例を示すブロック図、第３
図は第２図に示す従来例の入力対出力の特性を示すグラ
フ、第４図は同じく入力対閉回路利得の特性を示すグラ
フである。 １……入力端子、２……帰還端子、３，８……電圧増幅
器、４……電流制御増幅器、５……出力端子、６，７…
…定電流源、９……整流回路、１０……電流制御端子、
Ｑ１〜Ｑ４……トランジスタ、Ｒ１，Ｒ２……抵抗、Ｃ
１……平滑容量、Ａ……対数圧縮回路、Ｂ……開放利得
制御回路。
従来の自動利得制御回路の一例を示すブロック図、第３
図は第２図に示す従来例の入力対出力の特性を示すグラ
フ、第４図は同じく入力対閉回路利得の特性を示すグラ
フである。 １……入力端子、２……帰還端子、３，８……電圧増幅
器、４……電流制御増幅器、５……出力端子、６，７…
…定電流源、９……整流回路、１０……電流制御端子、
Ｑ１〜Ｑ４……トランジスタ、Ｒ１，Ｒ２……抵抗、Ｃ
１……平滑容量、Ａ……対数圧縮回路、Ｂ……開放利得
制御回路。
Claims (1)
- 【請求項１】信号入力端子と第１の帰還入力端子と制御
端子とを有する第１の電圧増幅器の出力が電流制御端子
を有する電流制御増幅器の入力と整流回路の入力とに接
続され、前記整流回路の出力が第２の帰還入力端子を有
する第２の電圧増幅器の入力と平滑容量とに接続され、
前記第２の電圧増幅器の出力がトランジスタのベースに
接続され、このトランジスタのエミッタが電圧−電流変
換用抵抗と前記第２の電圧増幅器の前記第２の帰還入力
端子とに接続され、前記トランジスタのコレクタは前記
電流制御増幅器の前記電流制御端子に接続され、前記電
流制御増幅器の出力が前記第１の電圧増幅器の前記第１
の帰還入力端子に接続される対数圧縮回路と、 前記第２の電圧増幅器の出力が入力し、出力が前記第１
の電圧増幅器の前記制御端子に接続される開放利得制御
回路とを有することを特徴とする自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62111245A JPH0640608B2 (ja) | 1987-05-06 | 1987-05-06 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62111245A JPH0640608B2 (ja) | 1987-05-06 | 1987-05-06 | 自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63275214A JPS63275214A (ja) | 1988-11-11 |
| JPH0640608B2 true JPH0640608B2 (ja) | 1994-05-25 |
Family
ID=14556267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62111245A Expired - Lifetime JPH0640608B2 (ja) | 1987-05-06 | 1987-05-06 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0640608B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07202605A (ja) * | 1993-12-28 | 1995-08-04 | Toko Inc | コンパンダ用コンプレッサ回路 |
-
1987
- 1987-05-06 JP JP62111245A patent/JPH0640608B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63275214A (ja) | 1988-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0640608B2 (ja) | 自動利得制御回路 | |
| JPS5922245B2 (ja) | テイデンアツバイアスカイロ | |
| JPH0432814Y2 (ja) | ||
| JPH0326565B2 (ja) | ||
| JPH0648980Y2 (ja) | Ａｌｃ回路 | |
| JPH0326435B2 (ja) | ||
| JPH0122255Y2 (ja) | ||
| JPS6158017A (ja) | 電圧安定化回路 | |
| JPH026662Y2 (ja) | ||
| JPS6121857Y2 (ja) | ||
| JP2661303B2 (ja) | 変調回路 | |
| JPH0126202B2 (ja) | ||
| JPH0760987B2 (ja) | 周波数特性調整回路 | |
| JPH0332097Y2 (ja) | ||
| JPS6115619Y2 (ja) | ||
| JPS6130327Y2 (ja) | ||
| JPH021949Y2 (ja) | ||
| JPH0119647B2 (ja) | ||
| JPS5883822U (ja) | 利得制御増幅回路 | |
| JPH0646688B2 (ja) | 可変利得回路 | |
| JPS5930630Y2 (ja) | インバ−タの出力安定化回路 | |
| JPS5834809Y2 (ja) | Ａｇｃ回路 | |
| JPS58225712A (ja) | 自動利得制御回路 | |
| JPS6329294Y2 (ja) | ||
| JPH0449701Y2 (ja) |