JPH0652170U - セラミックス多層回路基板 - Google Patents

Abstract

(57)【要約】 【構成】 信号線層３９、電源層４０及びグランド層３
８が積層されたセラミックス多層回路基板１１におい
て、電源層４０及び／またはグランド層３８が線状導体
２１ｃ、２３ｃを含んで構成されているセラミックス多
層回路基板１１。 【効果】 線状導体２１ｃ、２３ｃの線幅と配線間隔と
を選択して構成することにより、所望の特性インピーダ
ンスを得ることができる。したがって、信号線幅、縁体
材料及び絶縁体厚みによる制限があっても、特性インピ
ーダンスを所望の値に設定することができる。このた
め、高速動作を可能にすることができ、信号処理の高速
化、高周波化にも十分対応させることができる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はＬＳＩ等のデバイスを搭載するセラミックス積層ＩＣパッケージ又は セラミックス多層回路基板（以後、両者を含めてセラミックス多層回路基板と記 す）に関する。

【０００２】

【従来の技術】

半導体産業において、ＬＳＩ等のデバイスを装置に組み込む技術は半導体デバ イスの小型化、高速化、高性能化に伴って発展してきている。これらのデバイス を搭載するＩＣ用の回路基板は半導体デバイスの相互間の接続、入出力装置との 接続用として使用されている。また、前記回路基板においては、信号のやり取り を高速化するために回路基板内の配線長を短くすることや、ＬＳＩの高集積化及 び高機能化に対応するために回路基板の配線密度を向上させること等が要求され てきている。

【０００３】 こうして近年、回路基板の平面的相似縮小や配線幅の微細化等が図られたセラ ミックス多層回路基板が多く用いられており、該セラミックス多層回路基板は小 型化のニーズを充足することになっている。

【０００４】 図６は従来のセラミックス多層回路基板を示した模式的断面図である。 図中４１はセラミックス多層回路基板を示しており、セラミックス層２１、２ ２、…間の所定箇所にはＷ（タングステン）を用いて形成された信号線５２ａ及 び内部導体５１ａ、５３ａが介装され、セラミックス層２１、２２、…を貫通し て所定箇所にはＷが充填されたスルーホール３２が形成されており、セラミック ス層２１、２２、…が積層・一体化されることによって内部導体５１ａ及び内部 導体５３ａとスルーホール３２とが電気的に接続されている。また、セラミック ス多層回路基板４１上部の所定箇所には空間３３が形成されており、空間３３内 におけるセラミックス層２４上面の所定箇所にはＩＣ（Integrated Circuit) チ ップ３４が配設され、ＩＣチップ３４上面に形成されたパッド電極３４ｃと内部 配線５５ａに接続されたパッド電極２５ｂとがワイヤーボンディング３５によっ て電気的に接続され、空間３３の上方にはシーリングキャップ３６が配設されて セラミックス層２６上面に封着されている。また、セラミックス層２１下面にお けるスルーホール（図示せず）には入出力用ピン３７が電気・機械的に接合され 、セラミックス多層回路基板４１が構成されている。

【０００５】 そして、セラミックス層２１及び内部導体５１ａがグランド層５８、セラミッ クス層２２及び信号線５２ａが信号線層５９、セラミックス層２３及び内部導体 ５３ａが電源層６０の機能をそれぞれ有しており、グランド層５８及び電源層６ ０の内部導体５１ａ、５３ａは、図７に示したような平面状導体で構成されてい る。

【０００６】

【考案が解決しようとする課題】

従来のセラミックス多層回路基板４１において、グランド層５８及び電源層６ ０は平面状の内部導体５１ａ、５３ａを含んで構成されている。そして、これら グランド層５８及び電源層６０は信号線層５９の上、または下、または上下に配 され、信号線５２ａの特性インピーダンスを調節することにも利用されている。

【０００７】 しかしながら、半導体装置の動作速度がより高速化してくると、信号線５２ａ を信号が伝わる際に、信号線５２ａの特性インピーダンスの不連続部分でノイズ が発生し、誤作動が発生しやすくなる。このため、信号線５２ａの特性インピー ダンスを信号経路にわたって一定となるように設計する必要が出てきた。

【０００８】 ところで、前記特性インピーダンスは積層する絶縁体材料、絶縁体厚み及び信 号線幅とによって決定される。したがって、従来のセラミックス多層回路基板４ １を製造する際、絶縁体材料が決定され、かつパッケージの外形上の制約があっ て厚みを大きくすることができず、また信号線幅を小さくするにもすでに製造限 界である場合、前記特性インピーダンスを決める要素のすべてが決定されてしま うので、前記特性インピーダンスを所望の値に設定することが困難であるという 問題点があった。このため、信号処理の高速化、高周波化に対応することが難し いという問題点があった。

【０００９】 本考案はこのような課題に鑑みなされたものであり、絶縁体材料、絶縁体厚み 及び信号線幅による制限があっても所望の特性インピーダンスを得ることができ 、信号処理の高速化、高周波化にも十分対応することができるセラミックス多層 回路基板を提供することを目的としている。

【００１０】

【課題を解決するための手段】

上記目的を達成するために本考案に係るセラミックス多層回路基板は、信号線 層、電源層及びグランド層が積層されたセラミックス多層回路基板において、前 記電源層及び／または前記グランド層が線状導体を含んで構成されていることを 特徴としている。

【００１１】

【作用】

信号線の持つインダクタンスをＬ、該信号線と電源層及びグランド層との間の 容量をＣとすると、信号線の特性インピーダンスは（Ｌ／Ｃ）^1/2 で表わされる 。

【００１２】 従来のセラミックス多層回路基板においては、前記電源層及び前記グランド層 の導体が平面状であるため前記容量が大きく、したがって前記特性インピーダン スは小さい。そこで、前記信号線の持つインダクタンスを変えずに前記特性イン ピーダンスを大きくする場合、信号線幅を小さくするか、または絶縁体厚みを大 きくして前記容量を小さくする必要がある。しかしながら、材料が決定され、ま た前記信号線幅がすでに製造限界まで小さく、しかもパッケージの外形寸法上の 制約から前記絶縁体厚みをより大きくすることができない場合には、前記特性イ ンピーダンスをより大きくすることができない。

【００１３】 上記構成によれば、前記電源層及び／または前記グランド層が線状導体を含ん で構成されており、該線状導体の線幅及び間隔を変化させることによって、前記 容量を調節することが可能となる。たとえば、線幅をその位置で細くすると、抵 抗が大きくなり、そのうえ線間での容量が小さくなり、特性インピーダンスは大 きくなる。このため、前記線状導体の線幅及び間隔を選択して構成することによ り、所望の特性インピーダンスを得ることが可能となる。

【００１４】 したがって、前記信号線幅、前記絶縁体材料及び前記絶縁体厚みによる制限が あっても、線状導体の線幅及び間隔を調整することにより、前記容量を小さくし 、特性インピーダンスを大きくすることが可能となる。このため、信号配線にお ける高速動作が可能となり、信号処理の高速化、高周波化にも十分対応し得るこ ととなる。

【００１５】

【実施例】

以下、本考案に係るセラミックス多層回路基板の実施例を図面に基づいて説明 する。なお、従来例と同一機能を有する構成部品には同一の符号を付すこととす る。 図１は本考案に係るセラミックス多層回路基板の実施例を模式的に示した図で ある。図中１１はセラミックス多層回路基板を示しており、セラミックス層２１ 、２２、…間の所定箇所にはＷを用いて形成された信号線２２ａ及び内部導体２ １ａ、２３ａが介装され、セラミックス層２１、２２、…の所定箇所にはＷが充 填されたスルーホール３２が形成されており、セラミックス層２１、２２、…が 積層・一体化されることによって内部導体２１ａ及び内部導体２３ａとスルーホ ール３２とが電気的に接続されている。また、セラミックス多層回路基板１１上 部の所定箇所には空間３３が形成されており、空間３３内におけるセラミックス 層２４上面の所定箇所にはＩＣ（Integrated Circuit) チップ３４が配設され、 ＩＣチップ３４上面に形成されたパッド電極３４ｃと内部導体２５ａに接続され たパッド電極２５ｂとがワイヤーボンディング３５によって電気的に接続され、 空間３３の上方にはシーリングキャップ３６が配設されてセラミックス層２６上 面に封着されている。また、セラミックス層２１下面におけるスルーホール（図 示せず）には入出力用ピン３７が電気・機械的に接合され、セラミックス多層回 路基板１１が構成されている。

【００１６】 そして、セラミックス層２１及び内部導体２１ａがグランド層３８、セラミッ クス層２２及び信号線２２ａが信号線層３９、セラミックス層２３及び内部導体 ２３ａが電源層４０の機能をそれぞれ有している。

【００１７】 図２は実施例におけるグランド層３８または電源層４０を示しており、セラミ ックス層２１の中央部に、Ｗの導体ペーストを厚膜印刷して形成された平面状導 体２１ｂが配され、この平面状導体２１ｂの各辺に、Ｗの導体ペーストを厚膜印 刷して形成された線状導体２１ｃが図に示したように接続されている。また、線 状導体２１ｃの周囲にはＷからなる面状導体２１ｄが接続されている。

【００１８】 上記した実施例に係るセラミックス多層回路基板１１の製造は、セラミックス テープと配線材料ペーストとを使用し、積層して行なった。まず、所定箇所にス ルーホールが形成されたアルミナ製のセラミックステープ（厚さ２００μm)上に タングステンを含むペーストを所定形状に印刷する。次に、配線材料用ペースト が印刷された第１、第２層…のセラミックステープを下から順番に積層し、１３ ００℃の温度で焼成してセラミックス多層回路基板１１を形成する。さらに、セ ラミックス多層回路基板１１におけるセラミックス層２１下面の所定箇所に、入 出力用ピン３７を接合させる。

【００１９】 図３（ａ）〜（ｃ）は実施例における電源層４０の線状導体２３ｃ部分を取り 出し、信号線３１を形成したものを示した図である。図３（ａ）は上方から見た 斜視図であり、図３（ｂ）は下方から見た斜視図である。また図３（ｃ）は前記 部分におけるそれぞれの寸法を示した断面図である。

【００２０】 図４は図３（ｃ）における線状導体２３ｃの配線間隔（ピッチ）を変化させた 場合の、配線間隔（ピッチ）と特性インピーダンスとの関係を示したグラフであ る。

【００２１】 図４から明らかなように、線状導体２３ｃの配線間隔を大きくするにつれて特 性インピーダンスも大きくなった。このことから、線状導体２３ｃの配線間隔を 変化させることにより、信号線２２ａの特性インピーダンスを調節することがで きるということが分かった。

【００２２】 なお、線状導体２３ｃの線幅を変化させることによっても、信号線２２ａの特 性インピーダンスを調節することができる。

【００２３】 また、電源層４０及び／またはグランド層３８の形成には信号線層３９等との 関係から図５（ａ）〜（ｄ）に示したような種々のパターンの導体を用いること ができる。図５（ａ）は線状導体２３ｃを中心の平面状導体２３ｂから放射線状 に配置したもの、図５（ｂ）は線状導体２３ｃを外郭の四辺に並行に配置したも の、図５（ｃ）は線状導体２３ｃを同心円状に配置したもの、そして図５（ｄ） は平面状導体２３ｂの一部に線状導体２３ｃを複数配置したもの（ただし、線状 導体２３ｃの面積及び位置は用途に応じて変更することができる）であるが、用 途に応じて他のパターンを用いても差し支えない。

【００２４】

【考案の効果】

以上詳述したように本考案に係るセラミックス多層回路基板にあっては、信号 線層、電源層及びグランド層が積層されたセラミックス多層回路基板において、 前記電源層及び／または前記グランド層が線状導体を含んで構成されているので 、構成する線状導体の線幅と配線間隔とを選択することにより、所望の特性イン ピーダンスを得ることができる。したがって、信号線幅、絶縁体材料及び絶縁体 厚みによる制限があっても、特性インピーダンスを所望の値に設定することがで きる。このため、高速動作を可能にし、信号処理の高速化、高周波化にも十分対 応させることができる。

【図面の簡単な説明】

【図１】本考案に係るセラミックス多層回路基板の実施
例を示した模式的断面図である。

【図２】実施例におけるグランド層または電源層を示し
た模式的平面図である。

【図３】（ａ）は実施例における電源層の線状導体部分
を取りだし、信号線を形成したものを上方から見た斜視
図、（ｂ）は下方から見た斜視図、（ｃ）はそれぞれの
寸法を示した断面図である。

【図４】実施例における電源層の線状導体の配線間隔
（ピッチ）と特性インピーダンスとの関係を示したグラ
フである。

【図５】（ａ）〜（ｄ）は本考案における電源層及び／
またはグランド層の別の実施例に係るパターンを示した
模式的平面図である。

【図６】従来のセラミックス多層回路基板を示した模式
的断面図である。

【図７】従来のセラミックス多層回路基板における電源
層及びグランド層を示した模式的平面図である。

【符号の説明】

１１ セラミックス多層回路基板 ３８ グランド層 ３９ 信号線層 ４０ 電源層

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 信号線層、電源層及びグランド層が積層
   されたセラミックス多層回路基板において、前記電源層
   及び／または前記グランド層が線状導体を含んで構成さ
   れていることを特徴とするセラミックス多層回路基板。