JPH065234B2 - マイクロプロセツサを使用した製品の試験方法 - Google Patents
マイクロプロセツサを使用した製品の試験方法Info
- Publication number
- JPH065234B2 JPH065234B2 JP59218444A JP21844484A JPH065234B2 JP H065234 B2 JPH065234 B2 JP H065234B2 JP 59218444 A JP59218444 A JP 59218444A JP 21844484 A JP21844484 A JP 21844484A JP H065234 B2 JPH065234 B2 JP H065234B2
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- product
- test
- control terminal
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Prevention of errors by analysis, debugging or testing of software
- G06F11/3668—Testing of software
- G06F11/3672—Test management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 （技術分野） この発明はマイクロプロセッサ（以下ＭＰと略す）を使
用した製品の試験法に関するものである。
用した製品の試験法に関するものである。
（従来技術とその問題点） ＭＰを使用した製品の従来の試験法の主なものは， １）製品の動作そのものを外部から監視する，いわゆる
ファンクション・テスト法 ２）製品のＲＯＭの中にテストプログラムを内蔵させ，
テストモードでこれを実行して試験する方法。
ファンクション・テスト法 ２）製品のＲＯＭの中にテストプログラムを内蔵させ，
テストモードでこれを実行して試験する方法。
３）製品ボード上のＭＰの代りに，このＭＰと類似の動
作をし且つ任意のプログラムを実行させることのできる
装置（エミュレータ等）を接続して行う試験法。
作をし且つ任意のプログラムを実行させることのできる
装置（エミュレータ等）を接続して行う試験法。
などがあるが，1)，2)については動作異常の検出はでき
ても，不良部位の判定，すなわちフォルト・ロケーショ
ンがしにくく，特にＭＰのバスラインに関係する部分に
発生する不良のフォルト・ロケーションは極めて困難で
あるなど多くの問題があった。
ても，不良部位の判定，すなわちフォルト・ロケーショ
ンがしにくく，特にＭＰのバスラインに関係する部分に
発生する不良のフォルト・ロケーションは極めて困難で
あるなど多くの問題があった。
3)については，一般的なＭＰについては多くのエミュレ
ータが市販されているが，新しいＭＰについては，エミ
ュレータの開発が遅れたり，ＭＰと全く同一でないため
に，リアルタイム動作においては異常な動作をするもの
などがあり，必要な時期に製品ＭＰと同一の動作をする
エミュレータを確保することは仲々困難な場合が多かっ
た。
ータが市販されているが，新しいＭＰについては，エミ
ュレータの開発が遅れたり，ＭＰと全く同一でないため
に，リアルタイム動作においては異常な動作をするもの
などがあり，必要な時期に製品ＭＰと同一の動作をする
エミュレータを確保することは仲々困難な場合が多かっ
た。
さらに，1)，2)の試験と3)の試験には，一般に別な試験
機と試験場所を必要としていたのでハンドリングタイム
が多く，試験工数短縮の難点となっていた。
機と試験場所を必要としていたのでハンドリングタイム
が多く，試験工数短縮の難点となっていた。
（目的） 本発明は上記のファンクション・テスト法、製品のＲＯ
Ｍの中のテストプログラムによる試験方法、およびエミ
ュレータ等を接続て行う試験方法等と実質的に同一方法
を同一試験機上で行うようにし、試験工数短縮を図り、
また高度な試験法を提供することにある。
Ｍの中のテストプログラムによる試験方法、およびエミ
ュレータ等を接続て行う試験方法等と実質的に同一方法
を同一試験機上で行うようにし、試験工数短縮を図り、
また高度な試験法を提供することにある。
（実施例） ＭＰにはマルチプロセッサを指向する機能の一つとし
て，スタンバイ端子の制御により，クロック系を含むバ
スラインのすべてをハイインピーダンスにすることので
きる性質のものがあり，さらに，ＭＰの背中にEP ROMな
どを実装することのできるピギーバック形がある。この
ピギーバック形では，背中のＲＯＭと内蔵ＲＡＭはＭＰ
の内部バスに接続されており、該ＲＯＭ及びＲＡＭへの
アクセス時には外部バスの影響を受けない制御が可能で
ある。このことは、外部バスに異常があっても，プログ
ラムの暴走を引き起すような動作をしない特徴を示す。
て，スタンバイ端子の制御により，クロック系を含むバ
スラインのすべてをハイインピーダンスにすることので
きる性質のものがあり，さらに，ＭＰの背中にEP ROMな
どを実装することのできるピギーバック形がある。この
ピギーバック形では，背中のＲＯＭと内蔵ＲＡＭはＭＰ
の内部バスに接続されており、該ＲＯＭ及びＲＡＭへの
アクセス時には外部バスの影響を受けない制御が可能で
ある。このことは、外部バスに異常があっても，プログ
ラムの暴走を引き起すような動作をしない特徴を示す。
以上のような性質を利用して，製品ボード上のＭＰのバ
スラインに並列にピギーバック形ＭＰを接続し，スタン
バイ端子等の制御によって製品ボード上のＭＰの動作を
停止してピギーバック形ＭＰの背中に乗せたＲＯＭにプ
ログラムされたテストプログラムによって製品を試験す
ることができる。
スラインに並列にピギーバック形ＭＰを接続し，スタン
バイ端子等の制御によって製品ボード上のＭＰの動作を
停止してピギーバック形ＭＰの背中に乗せたＲＯＭにプ
ログラムされたテストプログラムによって製品を試験す
ることができる。
製品ボード上のＭＰは直接はんだ付けする方法で実装し
ても、スタンバイ端子の制御によって，ＩＣソケットを
使ってＭＰを取外した場合と同等になり，組立時の工数
を含め工数の削減効果は大である。
ても、スタンバイ端子の制御によって，ＩＣソケットを
使ってＭＰを取外した場合と同等になり，組立時の工数
を含め工数の削減効果は大である。
前記のように外部バスに異常があってもプログラムの暴
走を引き起こすことのないピギーバック形ＭＰの性質を
利用して、組立てが完了した直後の製品ボードのバスに
ピギーバック形ＭＰの外部バスを接続し、製品ボード上
のＭＰをスタンバイ端子の制御によってハイインピーダ
ンスにした上でピギーバック形ＭＰ上のＲＯＭに格納し
たテストプログラムによって製品ボードのバスを通して
試験を行えば、製品ボード上に如何なる不良が内在して
いようとも前記テストプログラムの暴走を引き起こすこ
となく製品ボードの試験を行うことができる。
走を引き起こすことのないピギーバック形ＭＰの性質を
利用して、組立てが完了した直後の製品ボードのバスに
ピギーバック形ＭＰの外部バスを接続し、製品ボード上
のＭＰをスタンバイ端子の制御によってハイインピーダ
ンスにした上でピギーバック形ＭＰ上のＲＯＭに格納し
たテストプログラムによって製品ボードのバスを通して
試験を行えば、製品ボード上に如何なる不良が内在して
いようとも前記テストプログラムの暴走を引き起こすこ
となく製品ボードの試験を行うことができる。
製品ボードのバスの状況、即ちピギーバック形ＭＰの外
部バスの状況は前記テストプログラムの入出力命令の実
行によって調べることができる。例えばデータバス上の
あるビットがはんだプリッジによってグランドに落ちて
いる場合は製品ボード上の周辺素子の一つであるＲＯＭ
にあらかじめ既知のビットパターンを設定しておき、こ
れをリードして検査すれば不良ビット位置のフオルトロ
ケーションが可能である。また不良がバスか周辺素子に
あるかの判定は複数の周辺素子について類似の試験を行
い共通的な不良か否かによって行うことができる。
部バスの状況は前記テストプログラムの入出力命令の実
行によって調べることができる。例えばデータバス上の
あるビットがはんだプリッジによってグランドに落ちて
いる場合は製品ボード上の周辺素子の一つであるＲＯＭ
にあらかじめ既知のビットパターンを設定しておき、こ
れをリードして検査すれば不良ビット位置のフオルトロ
ケーションが可能である。また不良がバスか周辺素子に
あるかの判定は複数の周辺素子について類似の試験を行
い共通的な不良か否かによって行うことができる。
また，スタンバイ端子の制御はピギーバック形ＭＰにお
いても同様に可能なので，ピギーバック形ＭＰのテスト
プログラム試験後，良品についてはピギーバック形ＭＰ
の動作を停止し，製品側ＭＰを生かして製品本来の動作
について，さらに詳細な試験を行うことができる。
いても同様に可能なので，ピギーバック形ＭＰのテスト
プログラム試験後，良品についてはピギーバック形ＭＰ
の動作を停止し，製品側ＭＰを生かして製品本来の動作
について，さらに詳細な試験を行うことができる。
これらの切換制御は外部に設けた制御装置で自動的に行
うことができるので、製品を試験機へセッティングする
操作は切換に関係なく１回でよくハンドリング・タイム
を少なくすることができる。
うことができるので、製品を試験機へセッティングする
操作は切換に関係なく１回でよくハンドリング・タイム
を少なくすることができる。
またこれは，製品を試験機へローディングまたはアンロ
ーディングすることの自動化を容易にし，試験の無人化
をも可能にするものである。
ーディングすることの自動化を容易にし，試験の無人化
をも可能にするものである。
以下この発明の一実施例を第１図により説明する。１は
製品ボード，1-1aは製品ＭＰ，1-2a〜Ｎａは周辺素子，
1-1bは外部バスライン，２はピギーバック形ＭＰ，2-1a
はＩ／Ｏポートである。
製品ボード，1-1aは製品ＭＰ，1-2a〜Ｎａは周辺素子，
1-1bは外部バスライン，２はピギーバック形ＭＰ，2-1a
はＩ／Ｏポートである。
次にこの動作について説明する。スイッチ３を図に示す
ように製品ＭＰ1-1a側にＯＮすると製品ＭＰは▲
▼信号がLowとなり外部バスライン１−1bに対しハイ
インピーダンスとなる。一方ピギーバック形ＭＰ２は動
作状態となりＩ／Ｏポート２−1aを通して外部制御装置
等（図示せず）からの指令により，テストプログラムの
動作を行う。テストプログラムの動作中，外部バスライ
ン1-1bの入出力に関して異常があれば，Ｉ／Ｏポート2-
1aを通して外部制御装置に知らせる。外部制御装置は知
らされた異常データの内容からある範囲で不良部位を推
定してオペレータに知らせることができる。
ように製品ＭＰ1-1a側にＯＮすると製品ＭＰは▲
▼信号がLowとなり外部バスライン１−1bに対しハイ
インピーダンスとなる。一方ピギーバック形ＭＰ２は動
作状態となりＩ／Ｏポート２−1aを通して外部制御装置
等（図示せず）からの指令により，テストプログラムの
動作を行う。テストプログラムの動作中，外部バスライ
ン1-1bの入出力に関して異常があれば，Ｉ／Ｏポート2-
1aを通して外部制御装置に知らせる。外部制御装置は知
らされた異常データの内容からある範囲で不良部位を推
定してオペレータに知らせることができる。
ピギーバック形ＭＰからの試験動作を完了し，良品と判
定された製品ボードは，スイッチ３をピギーバック形Ｍ
Ｐ２がＯＮとなるように制御する。
定された製品ボードは，スイッチ３をピギーバック形Ｍ
Ｐ２がＯＮとなるように制御する。
この制御により，ピギーバック形ＭＰ２は▲▼
信号がLowとなり外部バスライン1-1bに対してハイイン
ピーダンスとなり動作を停止する。一方，製品ＭＰ1-1a
は動作状態となって製品本来の動作を行うことができ
る。ここで製品の動作をさせるプログラムは製品ＭＰ1-
1a内部のマスクＲＯＭ内にあっても，または周辺素子1-
2a〜Ｎａ中の一つまたは複数にEP ROMなどを実装し，こ
れを使って動作させることもできる。
信号がLowとなり外部バスライン1-1bに対してハイイン
ピーダンスとなり動作を停止する。一方，製品ＭＰ1-1a
は動作状態となって製品本来の動作を行うことができ
る。ここで製品の動作をさせるプログラムは製品ＭＰ1-
1a内部のマスクＲＯＭ内にあっても，または周辺素子1-
2a〜Ｎａ中の一つまたは複数にEP ROMなどを実装し，こ
れを使って動作させることもできる。
製品ボード１とピギーバック形ＭＰ２およびスイッチ３
との接続は製品ボード上にあらかじめ設けられたコネク
タによることもできるが，より量産性のある方法として
は，製品ＭＰ1-1aのLSIのピンにプローバーで接続する
方法が一般的である。
との接続は製品ボード上にあらかじめ設けられたコネク
タによることもできるが，より量産性のある方法として
は，製品ＭＰ1-1aのLSIのピンにプローバーで接続する
方法が一般的である。
第２図はこの実施例で使用するピギーバック形ＭＰの内
部を示しており（ただしEP ROM2-1bはＭＰ２の背中に乗
せられている），２はピギーバック形ＭＰ，1-1bは外部
バスライン，2-1aはＩ／Ｏポート，２−1bはEP ROM，２
−2bはＲＡＭ，２−3b，4bはバッファ，２−1cは内部バ
スラインである。ここで外部に接続される外部バスライ
ン１−1bと内部バスライン２−1cの間には図に示すよう
にバッファ２−3bが挿入されており、ピギーバック形Ｍ
Ｐはプログラムフェッチのモードでは、バッファ２−3b
によって外部バス１−1bと内部バス２−1c間を絶縁して
いるので外部バス上に発生している異常の影響を受ける
ことなくテストプログラムを実行することができる。
部を示しており（ただしEP ROM2-1bはＭＰ２の背中に乗
せられている），２はピギーバック形ＭＰ，1-1bは外部
バスライン，2-1aはＩ／Ｏポート，２−1bはEP ROM，２
−2bはＲＡＭ，２−3b，4bはバッファ，２−1cは内部バ
スラインである。ここで外部に接続される外部バスライ
ン１−1bと内部バスライン２−1cの間には図に示すよう
にバッファ２−3bが挿入されており、ピギーバック形Ｍ
Ｐはプログラムフェッチのモードでは、バッファ２−3b
によって外部バス１−1bと内部バス２−1c間を絶縁して
いるので外部バス上に発生している異常の影響を受ける
ことなくテストプログラムを実行することができる。
また外部に異常がある場合には，この異常データをＩ／
Ｏポート２−1aを介して外部制御装置（図示せず）に知
らせることができる。
Ｏポート２−1aを介して外部制御装置（図示せず）に知
らせることができる。
（効果） 以上説明したように本発明によれば，テストプログラム
による試験と製品本来の動作による試験とを同一試験機
上で簡易に切り替えて行うことができるので試験効率が
上がり実質的に高度な試験法を実現できる。またこのこ
とは切り替え方法を改良することで試験の無人化による
ハンドリング工数の削減可能になるばかりでなく，二つ
の試験の組合せにより従来の単独試験で問題があったホ
ールトロケーションの性能および不良を見逃がさない能
力（検出率）について著るしい効果を得ることにつなが
る。
による試験と製品本来の動作による試験とを同一試験機
上で簡易に切り替えて行うことができるので試験効率が
上がり実質的に高度な試験法を実現できる。またこのこ
とは切り替え方法を改良することで試験の無人化による
ハンドリング工数の削減可能になるばかりでなく，二つ
の試験の組合せにより従来の単独試験で問題があったホ
ールトロケーションの性能および不良を見逃がさない能
力（検出率）について著るしい効果を得ることにつなが
る。
また高価なエミュレータを使う必要もないので試験装置
の経済化も可能である。
の経済化も可能である。
第１図は本発明の一実施例，第２図はピギーバック形Ｍ
Ｐの内部説明であって，１は製品ボード，２はピギーバ
ック形ＭＰ，３はスイッチ，1-1aは製品ＭＰ，1-2a〜Ｎ
ａは周辺素子，1-1bは外部バスライン，2-1aはＩ／Ｏポ
ートである。
Ｐの内部説明であって，１は製品ボード，２はピギーバ
ック形ＭＰ，３はスイッチ，1-1aは製品ＭＰ，1-2a〜Ｎ
ａは周辺素子，1-1bは外部バスライン，2-1aはＩ／Ｏポ
ートである。
Claims (2)
- 【請求項１】クロック系を含むバスラインのすべてをハ
イインピーダンスに制御する制御端子部を有するマイク
ロプロセッサを使用した製品の試験において、製品ボー
ド上のマイクロプロセッサのバスラインに並列にピギー
バック形マイクロプロセッサを接続し、上記制御端子部
を外部から制御することによって製品ボード上のマイク
ロプロセッサの動作を停止て、ピギーバック形マイクロ
プロセッサの背中に乗せたＲＯＭにプログラムされたテ
ストプログラムによって製品を試験することを特徴とす
るマイクロプロセッサを使用した製品の試験方法。 - 【請求項２】クロック系を含むバスラインのすべてをハ
イインピーダンスにする制御端子部を有するマイクロプ
ロセッサを使用した製品の試験において、製品ボード上
のマイクロプロセッサのバスラインに並列に上記制御端
子部と同一機能をもつ制御端子部を有するピギーバック
形マイクロプロセッサを接続し、かつ上記両制御端子部
間に制御信号がどちらか一方の制御端子部に入力するよ
うに切替わるスイッチ部を設け、該スイッチ部をピギー
バック形マイクロプロセッサ側に切替えた場合は、製品
ボード上のマイクロプロセッサの動作を停止して、ピギ
ーバック形マイクロプロセッサの背中に乗せたＲＯＭに
プログラムされたテストプログラムによって製品を試験
してスイッチ部を製品ボード上のマイクロプロセッサ側
に切替えた場合はピギーバック形マイクロプロセッサを
停止、製品ボード上のマイクロプロセッサを動作させる
ようにして別途設けたテストプログラムによって製品本
来の動作を試験できるようにしたことに特徴とするマイ
クロプロセッサを使用した製品の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59218444A JPH065234B2 (ja) | 1984-10-19 | 1984-10-19 | マイクロプロセツサを使用した製品の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59218444A JPH065234B2 (ja) | 1984-10-19 | 1984-10-19 | マイクロプロセツサを使用した製品の試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6197579A JPS6197579A (ja) | 1986-05-16 |
| JPH065234B2 true JPH065234B2 (ja) | 1994-01-19 |
Family
ID=16720007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59218444A Expired - Lifetime JPH065234B2 (ja) | 1984-10-19 | 1984-10-19 | マイクロプロセツサを使用した製品の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065234B2 (ja) |
-
1984
- 1984-10-19 JP JP59218444A patent/JPH065234B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6197579A (ja) | 1986-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5851292B2 (ja) | 診断／デバツク計算システム | |
| JPH02201549A (ja) | マイクロプロセッサベースの被テストユニットの核をテストするための方法およびメインフレームとマイクロプロセッサベースの被テストユニットとの間をインタフェースするための方法および装置 | |
| US5537331A (en) | Method of testing devices to be measured and testing system therefor | |
| JPH0314033A (ja) | マイクロプロセッサ比較チェック機能の検査方式 | |
| US5623202A (en) | Testing multiple IC in parallel by a single IC tester | |
| JPH065234B2 (ja) | マイクロプロセツサを使用した製品の試験方法 | |
| US6490694B1 (en) | Electronic test system for microprocessor based boards | |
| JPS60262249A (ja) | マイクロプロセツサ応用装置 | |
| JP2851496B2 (ja) | 半導体試験装置 | |
| JPS5911452A (ja) | パリテイチエツク回路の試験方式 | |
| JPS6078362A (ja) | 自動試験装置の機能チエツク方式 | |
| JPH0137772B2 (ja) | ||
| JP3041340B2 (ja) | 監視制御装置 | |
| JPH07319723A (ja) | マイクロコンピュータシステム | |
| JPS63127170A (ja) | 集積回路試験装置 | |
| JPH01265353A (ja) | プロセッサ集積回路装置 | |
| JPH04190177A (ja) | 回路基板の検査方法 | |
| JPS62221787A (ja) | プリント板自動検査装置 | |
| JPS61170847A (ja) | 周辺装置自動試験装置 | |
| JPH0246969B2 (ja) | ||
| JPH03191886A (ja) | 論理パッケージ検査システム | |
| JPS60108945A (ja) | バスシミユレ−タ | |
| JPH0480835A (ja) | データ処理装置の試験方式 | |
| JPS6333676A (ja) | 電子回路基板の検査装置 | |
| JPH02148229A (ja) | Ｃｐｕを含む電子機器の自己診断システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |