JPH0653236A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0653236A JPH0653236A JP20281692A JP20281692A JPH0653236A JP H0653236 A JPH0653236 A JP H0653236A JP 20281692 A JP20281692 A JP 20281692A JP 20281692 A JP20281692 A JP 20281692A JP H0653236 A JPH0653236 A JP H0653236A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- type
- gate electrode
- layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 229920005591 polysilicon Polymers 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 9
- 150000002500 ions Chemical class 0.000 claims abstract description 6
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims abstract 2
- 239000002184 metal Substances 0.000 claims abstract 2
- 238000000151 deposition Methods 0.000 claims description 7
- 239000003870 refractory metal Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims 1
- 230000008018 melting Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 17
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 9
- 239000010936 titanium Substances 0.000 abstract description 9
- 229910052719 titanium Inorganic materials 0.000 abstract description 9
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 8
- 229910021341 titanium silicide Inorganic materials 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 7
- 238000000137 annealing Methods 0.000 abstract description 5
- 239000011229 interlayer Substances 0.000 abstract description 5
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】ポリシリコンからなるゲート電極を完全に覆う
ように側壁を形成して、高融点金属とのシリサイド層が
側壁からはみ出さないようにする。 【構成】Ｐ型シリコン基板１にフィールド酸化膜２およ
びゲート酸化膜３を形成する。つぎにＮ型ポリシリコン
４を形成してから窒化シリコン膜５を堆積したのち、パ
ターニングしてゲート電極を形成する。つぎにイオン注
入によりＮ型ＬＤＤ層６を形成する。つぎに酸化シリコ
ン膜７を堆積してからエッチバックして側壁８を形成す
る。つぎに窒化シリコン膜５をエッチングしたのちチタ
ン９を堆積する。つぎにアニールによりチタンシリサイ
ド１０ａ，１０ｂ，１０ｃを形成したのち未反応のチタ
ン９を除去する。つぎにイオン注入によりＮ+ 型ソース
・ドレイン１１を形成する。つぎに層間絶縁膜１２を堆
積してからコンタクトを開口したのちアルミニウム配線
１３を形成する。
ように側壁を形成して、高融点金属とのシリサイド層が
側壁からはみ出さないようにする。 【構成】Ｐ型シリコン基板１にフィールド酸化膜２およ
びゲート酸化膜３を形成する。つぎにＮ型ポリシリコン
４を形成してから窒化シリコン膜５を堆積したのち、パ
ターニングしてゲート電極を形成する。つぎにイオン注
入によりＮ型ＬＤＤ層６を形成する。つぎに酸化シリコ
ン膜７を堆積してからエッチバックして側壁８を形成す
る。つぎに窒化シリコン膜５をエッチングしたのちチタ
ン９を堆積する。つぎにアニールによりチタンシリサイ
ド１０ａ，１０ｂ，１０ｃを形成したのち未反応のチタ
ン９を除去する。つぎにイオン注入によりＮ+ 型ソース
・ドレイン１１を形成する。つぎに層間絶縁膜１２を堆
積してからコンタクトを開口したのちアルミニウム配線
１３を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にサリサイド（ｓｅｌｆ−ａｌｉｇｎｅｄ ｓ
ｉｌｉｃｉｄｅ）構造のゲート電極を有するＭＯＳＦＥ
Ｔの製造方法に関するものである。
関し、特にサリサイド（ｓｅｌｆ−ａｌｉｇｎｅｄ ｓ
ｉｌｉｃｉｄｅ）構造のゲート電極を有するＭＯＳＦＥ
Ｔの製造方法に関するものである。
【０００２】
【従来の技術】従来のサリサイド構造のゲート電極を有
するＭＯＳＦＥＴの製造方法について、図３（ａ）〜
（ｃ）を参照して説明する。
するＭＯＳＦＥＴの製造方法について、図３（ａ）〜
（ｃ）を参照して説明する。
【０００３】はじめに図３（ａ）に示すように、Ｐ型シ
リコン基板１にＬＯＣＯＳ法によりフィールド酸化膜２
を形成したのちゲート酸化膜３を形成する。つぎに厚さ
４００ｎｍのポリシリコンを堆積したのち、燐を拡散し
てからパターニングして濃度１×１０19ｃｍ-3のＮ型ポ
リシリコン４を形成する。つぎに燐を加速エネルギー３
０ｋｅＶで注入量（ドース）３×１０13ｃｍ-2イオン注
入して、Ｎ型ＬＤＤ層６を形成する。つぎにＣＶＤ法に
より厚さ２００ｎｍの酸化シリコン膜を堆積したのち、
エッチバックしてゲート電極４側面に側壁（サイドウォ
ール）８を形成する。つぎにスパッタ法により厚さ１０
０ｎｍのチタン９を堆積する。
リコン基板１にＬＯＣＯＳ法によりフィールド酸化膜２
を形成したのちゲート酸化膜３を形成する。つぎに厚さ
４００ｎｍのポリシリコンを堆積したのち、燐を拡散し
てからパターニングして濃度１×１０19ｃｍ-3のＮ型ポ
リシリコン４を形成する。つぎに燐を加速エネルギー３
０ｋｅＶで注入量（ドース）３×１０13ｃｍ-2イオン注
入して、Ｎ型ＬＤＤ層６を形成する。つぎにＣＶＤ法に
より厚さ２００ｎｍの酸化シリコン膜を堆積したのち、
エッチバックしてゲート電極４側面に側壁（サイドウォ
ール）８を形成する。つぎにスパッタ法により厚さ１０
０ｎｍのチタン９を堆積する。
【０００４】つぎに図３（ｂ）に示すように、６５０℃
の窒素雰囲気でアニール（熱処理）してＮ型ポリシリコ
ン４上面およびＮ型ＬＤＤ層６上面にチタンシリサイド
１０ａ，１０ｂ，１０ｃを形成して、Ｎ型ポリシリコン
４およびチタンシリサイド１０ａからなるゲート電極を
形成する。つぎに未反応のチタン９を除去する。
の窒素雰囲気でアニール（熱処理）してＮ型ポリシリコ
ン４上面およびＮ型ＬＤＤ層６上面にチタンシリサイド
１０ａ，１０ｂ，１０ｃを形成して、Ｎ型ポリシリコン
４およびチタンシリサイド１０ａからなるゲート電極を
形成する。つぎに未反応のチタン９を除去する。
【０００５】つぎに図３（ｃ）に示すように、砒素を加
速エネルギー７０ｋｅＶで注入量（ドース）５×１０15
ｃｍ-2イオン注入してＮ+ 型ソース・ドレイン１１を形
成する。つぎに層間絶縁膜１２を堆積したのち、コンタ
クトを開口してからアルミニウム配線１３を形成してＭ
ＯＳＦＥＴの素子部が完成する。
速エネルギー７０ｋｅＶで注入量（ドース）５×１０15
ｃｍ-2イオン注入してＮ+ 型ソース・ドレイン１１を形
成する。つぎに層間絶縁膜１２を堆積したのち、コンタ
クトを開口してからアルミニウム配線１３を形成してＭ
ＯＳＦＥＴの素子部が完成する。
【０００６】
【発明が解決しようとする課題】従来のサリサイドプロ
セスにおいて、図３（ａ）に示すように側壁８を形成す
るとき、Ｎ型ポリシリコン４の全表面が露出するまで十
分にエッチバックする必要がある。あとでシリサイドを
形成するためである。
セスにおいて、図３（ａ）に示すように側壁８を形成す
るとき、Ｎ型ポリシリコン４の全表面が露出するまで十
分にエッチバックする必要がある。あとでシリサイドを
形成するためである。
【０００７】このときＮ型ポリシリコン４側面の一部が
露出する。そのためチタン９とＮ型ポリシリコン４との
反応が側面からも進んで側壁８上面までチタンシリサイ
ド１０ａが形成される。図３（ｃ）に示すように、ゲー
ト電極の側面で層間絶縁膜１２が薄くなったり、ゲート
電極とコンタクトとの距離が短かくなって、ゲート電極
とソース・ドレインとがショートする不良が発生する。
露出する。そのためチタン９とＮ型ポリシリコン４との
反応が側面からも進んで側壁８上面までチタンシリサイ
ド１０ａが形成される。図３（ｃ）に示すように、ゲー
ト電極の側面で層間絶縁膜１２が薄くなったり、ゲート
電極とコンタクトとの距離が短かくなって、ゲート電極
とソース・ドレインとがショートする不良が発生する。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、一導電型半導体基板の一主面上にゲート酸化
膜を形成する工程と、全面にポリシリコンを堆積してか
ら逆導電型不純物を拡散したのち、第１の絶縁膜を形成
する工程と、前記第１の絶縁膜および前記ポリシリコン
をパターニングして、前記ポリシリコンからなるゲート
電極を形成する工程と、前記ゲート電極をマスクとして
逆導電型不純物をイオン注入して前記一導電型半導体基
板表面に逆導電型層を形成する工程と、全面に第２の絶
縁膜を堆積したのち、エッチバックして前記ゲート電極
の側面に前記第２の絶縁膜からなる側壁を形成する工程
と、前記第１の絶縁膜をエッチングして前記ポリシリコ
ン表面を露出させたのち、全面に高融点金属を堆積する
工程と、窒素雰囲気で熱処理して前記ポリシリコンおよ
び前記逆導電型層の表面に前記高融点金属のシリサイド
層を形成する工程と、未反応の前記高融点金属をエッチ
ングしたのち、前記ゲート電極および前記側壁をマスク
として逆導電型不純物をイオン注入して前記一導電型半
導体基板表面に逆導電型高濃度層を形成する工程とを含
むものである。
造方法は、一導電型半導体基板の一主面上にゲート酸化
膜を形成する工程と、全面にポリシリコンを堆積してか
ら逆導電型不純物を拡散したのち、第１の絶縁膜を形成
する工程と、前記第１の絶縁膜および前記ポリシリコン
をパターニングして、前記ポリシリコンからなるゲート
電極を形成する工程と、前記ゲート電極をマスクとして
逆導電型不純物をイオン注入して前記一導電型半導体基
板表面に逆導電型層を形成する工程と、全面に第２の絶
縁膜を堆積したのち、エッチバックして前記ゲート電極
の側面に前記第２の絶縁膜からなる側壁を形成する工程
と、前記第１の絶縁膜をエッチングして前記ポリシリコ
ン表面を露出させたのち、全面に高融点金属を堆積する
工程と、窒素雰囲気で熱処理して前記ポリシリコンおよ
び前記逆導電型層の表面に前記高融点金属のシリサイド
層を形成する工程と、未反応の前記高融点金属をエッチ
ングしたのち、前記ゲート電極および前記側壁をマスク
として逆導電型不純物をイオン注入して前記一導電型半
導体基板表面に逆導電型高濃度層を形成する工程とを含
むものである。
【０００９】
【実施例】本発明の第１の実施例について、図１（ａ）
〜（ｃ）を参照して説明する。
〜（ｃ）を参照して説明する。
【００１０】はじめに図１（ａ）に示すように、Ｐ型シ
リコン基板１にＬＯＣＯＳ法により厚さ５００ｎｍのフ
ィールド酸化膜２を形成したのち厚さ２０ｎｍのゲート
酸化膜３を形成する。つぎにＣＶＤ法により厚さ３００
ｎｍのポリシリコンを堆積したのち、燐を拡散して濃度
１×１０19ｃｍ-3のＮ型ポリシリコン４を形成する。つ
ぎにＣＶＤ法により厚さ２００ｎｍの窒化シリコン膜５
を堆積する。つぎにレジスト（図示せず）をマスクとし
て窒化シリコン膜５およびＮ型ポリシリコン４をエッチ
ングしたのちレジストを除去する。つぎに燐を加速エネ
ルギー３０ｋｅＶで注入量（ドース）３×１０13ｃｍ-2
イオン注入して、Ｎ型ＬＤＤ層６を形成する。つぎにＣ
ＶＤ法により厚さ２００ｎｍの酸化シリコン膜７を堆積
する。
リコン基板１にＬＯＣＯＳ法により厚さ５００ｎｍのフ
ィールド酸化膜２を形成したのち厚さ２０ｎｍのゲート
酸化膜３を形成する。つぎにＣＶＤ法により厚さ３００
ｎｍのポリシリコンを堆積したのち、燐を拡散して濃度
１×１０19ｃｍ-3のＮ型ポリシリコン４を形成する。つ
ぎにＣＶＤ法により厚さ２００ｎｍの窒化シリコン膜５
を堆積する。つぎにレジスト（図示せず）をマスクとし
て窒化シリコン膜５およびＮ型ポリシリコン４をエッチ
ングしたのちレジストを除去する。つぎに燐を加速エネ
ルギー３０ｋｅＶで注入量（ドース）３×１０13ｃｍ-2
イオン注入して、Ｎ型ＬＤＤ層６を形成する。つぎにＣ
ＶＤ法により厚さ２００ｎｍの酸化シリコン膜７を堆積
する。
【００１１】つぎに図１（ｂ）に示すように、異方性エ
ッチングにより酸化シリコン膜７をエッチバックしてＮ
型ポリシリコン４および窒化シリコン膜５の側面に酸化
シリコン膜７からなる側壁８を形成する。ここでＮ型Ｌ
ＤＤ層６上の酸化シリコン膜７も除去される。
ッチングにより酸化シリコン膜７をエッチバックしてＮ
型ポリシリコン４および窒化シリコン膜５の側面に酸化
シリコン膜７からなる側壁８を形成する。ここでＮ型Ｌ
ＤＤ層６上の酸化シリコン膜７も除去される。
【００１２】つぎにＮ型ポリシリコン４上の窒化シリコ
ン膜５をエッチングする。このとき窒化シリコン膜５の
膜厚の分だけ、Ｎ型ポリシリコン４上面から側壁８が突
出している。つぎにスパッタ法により厚さ１００ｎｍの
チタン９を堆積する。
ン膜５をエッチングする。このとき窒化シリコン膜５の
膜厚の分だけ、Ｎ型ポリシリコン４上面から側壁８が突
出している。つぎにスパッタ法により厚さ１００ｎｍの
チタン９を堆積する。
【００１３】つぎに図１（ｃ）に示すように、６５０℃
の窒素雰囲気でアニール（熱処理）してＮ型ポリシリコ
ン４上面およびＮ型ＬＤＤ層６上面にチタンシリサイド
１０ａ，１０ｂ，１０ｃを形成してＮ型ポリシリコン４
およびチタンシリサイド１０ａからなるゲート電極を形
成する。そのあと未反応のチタン９を除去する。
の窒素雰囲気でアニール（熱処理）してＮ型ポリシリコ
ン４上面およびＮ型ＬＤＤ層６上面にチタンシリサイド
１０ａ，１０ｂ，１０ｃを形成してＮ型ポリシリコン４
およびチタンシリサイド１０ａからなるゲート電極を形
成する。そのあと未反応のチタン９を除去する。
【００１４】つぎにフィールド酸化膜２、ゲート電極
４，１０ａおよび側壁８をマスクとして砒素を加速エネ
ルギー７０ｋｅＶで注入量（ドース）５×１０15ｃｍ-2
イオン注入したのち、８５０℃の窒素雰囲気で２０分間
アニールしてＮ+ 型ソース・ドレイン１１を形成する。
つぎに層間絶縁膜１２を堆積したのち、コンタクトを開
口してからアルミニウム配線１３を形成してＭＯＳＦＥ
Ｔの素子部が完成する。
４，１０ａおよび側壁８をマスクとして砒素を加速エネ
ルギー７０ｋｅＶで注入量（ドース）５×１０15ｃｍ-2
イオン注入したのち、８５０℃の窒素雰囲気で２０分間
アニールしてＮ+ 型ソース・ドレイン１１を形成する。
つぎに層間絶縁膜１２を堆積したのち、コンタクトを開
口してからアルミニウム配線１３を形成してＭＯＳＦＥ
Ｔの素子部が完成する。
【００１５】本実施例ではＰ型シリコン基板にＮチャネ
ルＭＯＳＦＥＴを形成した。Ｐ型シリコン基板にＮウェ
ルを形成すればＰチャネルＭＯＳＦＥＴを形成すること
ができる。
ルＭＯＳＦＥＴを形成した。Ｐ型シリコン基板にＮウェ
ルを形成すればＰチャネルＭＯＳＦＥＴを形成すること
ができる。
【００１６】さらにＮ型シリコン基板にＰチャネルＭＯ
ＳＦＥＴを形成し、Ｎ型シリコン基板に形成したＰウェ
ルにＮチャネルＭＯＳＦＥＴを形成することもできる。
つぎに本発明の第２の実施例について、図２（ａ）お
よび（ｂ）を参照して説明する。
ＳＦＥＴを形成し、Ｎ型シリコン基板に形成したＰウェ
ルにＮチャネルＭＯＳＦＥＴを形成することもできる。
つぎに本発明の第２の実施例について、図２（ａ）お
よび（ｂ）を参照して説明する。
【００１７】本実施例では図２（ａ）に示すように、Ｎ
型ポリシリコン４の上にノンドープポリシリコン４ａを
形成する。
型ポリシリコン４の上にノンドープポリシリコン４ａを
形成する。
【００１８】そのため図２（ｂ）に示すように、アニー
ル工程でＮ型ポリシリコン４よりもノンドープポリシリ
コン４ａとチタン９の方がシリサイド化し易く、均一な
チタンシリサイド１０ａが形成されて、ゲート電極の抵
抗を低減することができる。
ル工程でＮ型ポリシリコン４よりもノンドープポリシリ
コン４ａとチタン９の方がシリサイド化し易く、均一な
チタンシリサイド１０ａが形成されて、ゲート電極の抵
抗を低減することができる。
【００１９】このあと第１の実施例と同様にしてＭＯＳ
ＦＥＴの素子部が完成する。
ＦＥＴの素子部が完成する。
【００２０】
【発明の効果】ポリシリコンの上に絶縁膜を重ねた２層
膜をパターニングしたのち、その側面に側壁を形成して
からポリシリコン上の絶縁膜を除去する。その結果、ポ
リシリコンの側面が完全に側壁で覆われているので、そ
のあと高融点金属を堆積してからアニールしたとき、ポ
リシリコンの側面からシリサイド化が進む恐れがなくな
った。
膜をパターニングしたのち、その側面に側壁を形成して
からポリシリコン上の絶縁膜を除去する。その結果、ポ
リシリコンの側面が完全に側壁で覆われているので、そ
のあと高融点金属を堆積してからアニールしたとき、ポ
リシリコンの側面からシリサイド化が進む恐れがなくな
った。
【００２１】ゲート電極の形状が改善され、ソース・ド
レインとのショート不良を解消することができた。
レインとのショート不良を解消することができた。
【図１】本発明の第１の実施例を工程順に示す断面図で
ある。
ある。
【図２】本発明の第２の実施例を工程順に示す断面図で
ある。
ある。
【図３】従来のサリサイド構造のゲート電極を有するＭ
ＯＳＦＥＴの製造方法を示す断である。
ＯＳＦＥＴの製造方法を示す断である。
１ Ｐ型シリコン基板 ２ フィールド酸化膜 ３ ゲート酸化膜 ４ Ｎ型ポリシリコン ４ａ ノンドープポリシリコン ５ 窒化シリコン膜 ６ Ｎ型ＬＤＤ層 ７ 酸化シリコン膜 ８ 側壁（サイドウォール） ９ チタン １０ａ，１０ｂ，１０ｃ チタンシリサイド １１ Ｎ+ 型ソース・ドレイン １２ 層間絶縁膜 １３ アルミニウム配線
Claims (1)
- 【請求項１】 一導電型半導体基板の一主面上にゲート
酸化膜を形成する工程と、全面にポリシリコンを堆積し
てから逆導電型不純物を拡散したのち、第１の絶縁膜を
形成する工程と、前記第１の絶縁膜および前記ポリシリ
コンをパターニングして、前記ポリシリコンからなるゲ
ート電極を形成する工程と、前記ゲート電極をマスクと
して逆導電型不純物をイオン注入して前記一導電型半導
体基板表面に逆導電型層を形成する工程と、全面に第２
の絶縁膜を堆積したのち、エッチバックして前記ゲート
電極の側面に前記第２の絶縁膜からなる側壁を形成する
工程と、前記第１の絶縁膜をエッチングして前記ポリシ
リコン表面を露出させたのち、全面に高融点金属を堆積
する工程と、窒素雰囲気で熱処理して前記ポリシリコン
および前記逆導電型層の表面に前記高融点金属のシリサ
イド層を形成する工程と、未反応の前記高融点金属をエ
ッチングしたのち、前記ゲート電極および前記側壁をマ
スクとして逆導電型不純物をイオン注入して前記一導電
型半導体基板表面に逆導電型高濃度層を形成する工程と
を含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20281692A JPH0653236A (ja) | 1992-07-30 | 1992-07-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20281692A JPH0653236A (ja) | 1992-07-30 | 1992-07-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653236A true JPH0653236A (ja) | 1994-02-25 |
Family
ID=16463679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20281692A Withdrawn JPH0653236A (ja) | 1992-07-30 | 1992-07-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653236A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100272276B1 (ko) * | 1997-11-19 | 2000-12-01 | 김영환 | 반도체디바이스의제조방법 |
| KR100504192B1 (ko) * | 2000-08-28 | 2005-07-28 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
-
1992
- 1992-07-30 JP JP20281692A patent/JPH0653236A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100272276B1 (ko) * | 1997-11-19 | 2000-12-01 | 김영환 | 반도체디바이스의제조방법 |
| KR100504192B1 (ko) * | 2000-08-28 | 2005-07-28 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2751895B2 (ja) | 半導体装置の製造方法 | |
| JPH10284728A (ja) | コバルトシリサイド膜を有するｍｏｓｆｅｔの製造方法 | |
| US5705417A (en) | Method for forming self-aligned silicide structure | |
| US5726081A (en) | Method of fabricating metal contact of ultra-large-scale integration metal-oxide semiconductor field effect transistor with silicon-on-insulator structure | |
| JPH09199723A (ja) | 半導体装置の製造方法 | |
| JPH05326552A (ja) | 半導体素子およびその製造方法 | |
| KR100187729B1 (ko) | 균일한 두께를 갖는 고융점 금속 실리사이드 막의 형성 공정 | |
| JP2000232075A (ja) | 半導体装置の製造方法 | |
| JPH11186545A (ja) | シリサイド及びｌｄｄ構造を有する半導体デバイスの製造方法 | |
| JP3003796B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP3190858B2 (ja) | 半導体装置およびその製造方法 | |
| JP3129867B2 (ja) | 半導体装置の製造方法 | |
| JP3496723B2 (ja) | 半導体装置の製造方法 | |
| US6368960B1 (en) | Double sidewall raised silicided source/drain CMOS transistor | |
| JPH07153950A (ja) | 半導体装置の製造方法 | |
| JPH0653236A (ja) | 半導体装置の製造方法 | |
| JPH08204193A (ja) | 半導体装置の製造方法 | |
| JP2910064B2 (ja) | 半導体装置の製造方法 | |
| JPH06310666A (ja) | デュアルゲート構造ｃｍｏｓ型半導体装置の製造方法 | |
| JPH07263690A (ja) | サリサイド構造を有する半導体装置とその製造方法 | |
| KR100267398B1 (ko) | 실리사이드 형성 방법 및 이를 이용한 반도체소자 제조 방법 | |
| JPH0831949A (ja) | デュアルゲート構造ｃｍｏｓ半導体装置とその製造方法 | |
| JP2950244B2 (ja) | 半導体装置の製造方法 | |
| JPH07201777A (ja) | 半導体装置の製造方法 | |
| JP2004228351A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |